CN116092922A - 碳化硅晶圆沟槽刻蚀方法 - Google Patents

碳化硅晶圆沟槽刻蚀方法 Download PDF

Info

Publication number
CN116092922A
CN116092922A CN202310052664.1A CN202310052664A CN116092922A CN 116092922 A CN116092922 A CN 116092922A CN 202310052664 A CN202310052664 A CN 202310052664A CN 116092922 A CN116092922 A CN 116092922A
Authority
CN
China
Prior art keywords
silicon carbide
etching
hard mask
mask layer
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310052664.1A
Other languages
English (en)
Other versions
CN116092922B (zh
Inventor
单双
薄洪生
徐永斌
冯东明
王哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Xingan Technology Co ltd
Original Assignee
Jiangsu Xingan Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Xingan Technology Co ltd filed Critical Jiangsu Xingan Technology Co ltd
Priority to CN202310052664.1A priority Critical patent/CN116092922B/zh
Publication of CN116092922A publication Critical patent/CN116092922A/zh
Application granted granted Critical
Publication of CN116092922B publication Critical patent/CN116092922B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475Changing the shape of the semiconductor body, e.g. forming recesses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种碳化硅晶圆沟槽刻蚀方法,属于半导体器件制造技术领域,该方法包括:形成图形化硬掩膜层;采用包含SF6、O2和H2的刻蚀气体通过图形化硬掩膜层进行预定时间的干法刻蚀形成初步碳化硅沟槽;通过包含O2和H2的清洗气体对初步碳化硅沟槽进行清洗处理;重复以上步骤对碳化硅衬底进行周期性刻蚀直到形成预定深度的碳化硅沟槽。本申请提供的方法通过采用SF6+O2+H2的气体组合刻蚀碳化硅沟槽,刻蚀‑清洗‑刻蚀周期性循环进行,直至达到预设刻蚀深度,每个循环步中设置合理的时间,使刻蚀和清除达到一个平衡,另外刻蚀气体中引入氢气,来调节沟槽侧壁以及底部生成的聚合物层的厚度,改善沟槽侧壁以及底部的粗糙度,可得到平滑的沟槽表面。

Description

碳化硅晶圆沟槽刻蚀方法
技术领域
本发明涉及半导体器件制造技术领域,尤其涉及一种碳化硅晶圆沟槽刻蚀方法。
背景技术
碳化硅沟槽刻蚀是碳化硅MOSFET器件沟槽工艺的关键步骤,解决沟槽刻蚀问题可为开发碳化硅MOSFET器件沟槽工艺奠定基础,使开发碳化硅沟槽工艺器件成为可能。
碳化硅材料的硬度很高,化学性质十分稳定,一般采用干法刻蚀对碳化硅晶圆进行沟槽刻蚀,通常来说,在碳化硅晶圆沟槽刻蚀过程中,容易出现沟槽的测壁粗糙及侧壁损伤的情况,在这种情况下,沟槽的侧壁粗糙度较大,导致后续工艺氧化层生长质量不好,这会导致器件漏电,从而容易损坏器件。
发明内容
本发明意在提供一种碳化硅晶圆沟槽刻蚀方法,以解决现有技术中存在的不足,本发明要解决的技术问题通过以下技术方案来实现。
本发明提供的碳化硅晶圆沟槽刻蚀方法,包括:
步骤S1:提供具有外延层的碳化硅衬底,在所述碳化硅衬底上形成图形化硬掩膜层;
步骤S2:以所述图形化硬掩膜层作为掩膜对所述碳化硅衬底进行预定时间的干法刻蚀形成初步碳化硅沟槽,其中所述干法刻蚀中采用刻蚀气体包含SF6、O2和H2
步骤S3:对所述初步碳化硅沟槽进行清洗处理,所述清洗处理采用的清洗气体包含O2和H2
步骤S4:重复所述步骤S2和步骤S3对所述碳化硅衬底进行周期性刻蚀直到形成预定深度的碳化硅沟槽。
在上述的方案中,在干法刻蚀过程中,SF6与O2的流量比为2∶1至1∶1,SF6与H2的流量比2∶1。
在上述的方案中,在干法刻蚀过程中,刻蚀的射频功率为800W-1200W。
在上述的方案中,在干法刻蚀过程中,刻蚀的偏压100V-600V。
在上述的方案中,周期性刻蚀过程中,每次的刻蚀时间为1-5s。
在上述的方案中,碳化硅沟槽的预定深度为大于2μm。
在上述的方案中,周期性刻蚀过程中,形成的碳化硅沟槽的内侧壁以及底部生成聚合物层。
在上述的方案中,在所述碳化硅衬底上形成图形化硬掩膜层包括:
在所述碳化硅衬底上形成硬掩膜层,在所述硬掩膜层上涂布光刻胶层,通过对所述光刻胶层进行进行曝光处理以及显影处理获取光刻胶图形,将光刻胶图形作为掩膜对所述硬掩膜层进行刻蚀,形成图形化硬掩膜层,并去除所述光刻胶图形。
在上述的方案中,所述硬掩膜层为氧化层,采用反应离子刻蚀工艺对所述硬掩膜层进行刻蚀。
在上述的方案中,在形成图形化硬掩膜层后通过包括机械手臂的传入机构将表面具有图形化硬掩膜层的碳化硅衬底传入至刻蚀工艺腔室中的静电吸盘上。
本发明实施例包括以下优点:
本发明实施例提供的碳化硅晶圆沟槽刻蚀方法,通过使用SF6+O2+H2的气体组合刻蚀碳化硅沟槽,进行刻蚀-清洗-刻蚀周期性循环,直至达到预设刻蚀深度,每个循环步中设置对应的时间,使刻蚀和清除达到一个平衡,既不会过刻蚀也不会刻蚀停止,另外刻蚀气体中引入氢气,来调节沟槽侧壁以及底部生成的聚合物层的厚度,改善沟槽侧壁以及底部的粗糙度,以至于得到平滑的沟槽表面。
附图说明
图1是本发明的一种碳化硅晶圆沟槽刻蚀方法实施例的步骤流程图。
图2是本发明的提供衬底及形成硬掩膜层的工艺示意图。
图3是本发明的涂布光刻胶层的工艺示意图。
图4是本发明的获取光刻胶图形的工艺示意图。
图5是本发明的形成图形化硬掩膜层的工艺示意图。
图6是本发明的获取初步碳化硅沟槽的工艺示意图。
图7是本发明的获取最终碳化硅沟槽的工艺示意图。
附图标记:碳化硅衬底1,硬掩膜层2,光刻胶层3,初步碳化硅沟槽4,最终碳化硅沟槽5。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
如图1所示,本发明提供一种碳化硅晶圆沟槽刻蚀方法,包括:
步骤S1:提供具有外延层的碳化硅衬底1,在所述碳化硅衬底1上形成图形化硬掩膜层。
在本实施例中,在所述碳化硅衬底1上形成图形化硬掩膜层包括:
在所述碳化硅衬底1上形成硬掩膜层2,在所述硬掩膜层2上涂布光刻胶层3,通过对所述光刻胶层3进行进行曝光处理以及显影处理获取光刻胶图形,将光刻胶图形作为掩膜对所述硬掩膜层2进行刻蚀,形成图形化硬掩膜层,并去除所述光刻胶图形。
如图2所示,在具有外延层的碳化硅衬底1生长一层氧化层作为硬掩膜层2。
如图3所示,在所述硬掩膜层2上涂布光刻胶层3,所述光刻胶层3的材料为正光阻材料或负光阻材料。
如图4所示,若光刻胶层3的材料为正光阻材料时,曝光区域的光刻胶层的材料性能发生变化,非曝光区域的光刻胶层的材料性能保持不变,对经过曝光处理的光刻胶层3进行显影处理时,由于光刻胶层3的材料为正光阻材料,曝光区域的光刻胶层的材料为易溶于显影液,而非曝光区域的光刻胶层的材料不会在显影液中溶解,经过显影液的浸泡处理,曝光区域的光刻胶层被去除,获取光刻胶图形;若光刻胶层3的材料为负光阻材料时,非曝光区域的光刻胶层的材料性能发生变化,曝光区域的光刻胶层的材料性能保持不变,对经过曝光处理的光刻胶层3进行显影处理时,由于光刻胶层3的材料为负光阻材料,非曝光区域的光刻胶层为易溶于显影液,而曝光区域的光刻胶层的材料不会在显影液中溶解,经过显影液的浸泡处理,非曝光区域的光刻胶层被去除,获取光刻胶图形。
如图5所示,将光刻胶图形作为掩膜采用反应离子刻蚀工艺对所述硬掩膜层2进行刻蚀,形成图形化硬掩膜层,并去除所述光刻胶图形。
步骤S2:以所述图形化硬掩膜层作为掩膜对所述碳化硅衬底1进行预定时间的干法刻蚀形成初步碳化硅沟槽4,其中所述干法刻蚀中采用刻蚀气体包含SF6、O2和H2
在本实施例中,通过包括机械手臂的传入机构将表面具有图形化硬掩膜层的碳化硅衬底传入至刻蚀工艺腔室中的静电吸盘上,这样碳化硅衬底被吸附固定,便于对碳化硅衬底后续刻蚀工作的进行。
在本实施例中,在将表面具有图形化硬掩膜层的碳化硅衬底传入至刻蚀工艺腔室中后,以所述图形化硬掩膜层作为掩膜,根据设置的预定时间通过包含SF6、O2和H2的气体组合干法刻蚀所述碳化硅衬底1,获取初步碳化硅沟槽4,初步碳化硅沟槽4的内侧壁以及底部生成第一聚合物层。
如图6所示,通过包含SF6、O2和H2的气体组合干法刻蚀所述碳化硅衬底1,获取内侧壁以及底部生成第一聚合物层的初步碳化硅沟槽4,反应方程式:6SF6+3SiC=3SiF4(气)+2CF4(气)+4SF4(气)+CS2,C原子的刻蚀去除是以生成CS2的方式,经由液体而沸腾蒸发成为气体后被带走,同时还有生成CFn气体被真空泵抽走,当刻蚀气体通入O2后,含C刻蚀产物除CS2、CFn气体外,还同时生成CO和CO2等气体,这就使得SiC的刻蚀速率得以明显增大,并且,在刻蚀过程中会在碳化硅沟槽内侧壁以及底部生成聚合物层,此外,刻蚀气体中引入H2的作用为:调节碳化硅沟槽侧壁和底部生成的聚合物层的厚度,改善沟槽侧壁和底部的粗糙度,以至于得到平滑的沟槽表面。
步骤S3:对所述初步碳化硅沟槽4进行清洗处理,所述清洗处理采用的清洗气体包含O2和H2
在本实施例中,采用包含O2和H2的气体组合进行清洗处理,清除所述初步碳化硅沟槽4内侧壁以及底部生成第一聚合物层,使得沟槽的内侧壁以及底部更光滑。
步骤S4:重复所述步骤S2和步骤S3对所述碳化硅衬底进行周期性刻蚀直到形成预定深度的碳化硅沟槽。
在本实施例中,通过包含SF6、O2和H2的气体组合干法刻蚀所述初步碳化硅沟槽4,获取改进的碳化硅沟槽,所述碳化硅沟槽的内侧壁以及底部生成第二聚合物层。
在本实施例中,周期性刻蚀过程中,每次的刻蚀时间为1-5s。
在本实施例中,根据预定深度以及设置的每次的刻蚀时间获取周期性刻蚀过程中循环的次数,并根据循环的次数重复以上清洗处理、干法刻蚀步骤直至获取达到预设刻蚀深度的最终碳化硅沟槽5,获取达到预设刻蚀深度的最终碳化硅沟槽5后,通过湿法清洗去除所述碳化硅衬底1上的图形化硬掩膜层。
如图7所示,重复清洗处理、干法刻蚀步骤获取最终碳化硅沟槽5,其中,碳化硅沟槽的预定深度为大于2μm,通过预设刻蚀深度和设置的每次的刻蚀时间,获取总共需要刻蚀的次数,即周期循环的次数,从而,通过多次短时间的干法刻蚀,并在每次刻蚀完成之后清洗碳化硅沟槽的内侧壁以及底部生成的聚合物层,从而,获取达到预设刻蚀深度的最终碳化硅沟槽5,在获取达到预设刻蚀深度的最终碳化硅沟槽5后,通过湿法清洗去除所述碳化硅衬底1上的图形化硬掩膜层。
在本实施例中,在干法刻蚀过程中,SF6与O2的流量比为2∶1至1∶1,SF6和H2的流量比2∶1,刻蚀的射频功率为800W-1200W,刻蚀的偏压100V-600V。
在本实施例中,可改变气体组合,使用CL2、Ar、SiCL4等气体,采用不同的温度、刻蚀功率、压力、流量等重复多次干法刻蚀以及清洗处理过程,也可得到光滑的碳化硅沟槽结构。
应该指出,上述详细说明都是示例性的,旨在对本申请提供进一步的说明。除非另有指明,本文使用的所有技术和科学术语均具有与本申请所属技术领域的普通技术人员的通常理解所相同的含义。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式。此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
需要说明的是,本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的术语在适当情况下可以互换,以便这里描述的本申请的实施方式能够以除了在这里图示或描述的那些以外的顺序实施。
此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含。例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位,如旋转90度或处于其他方位,并且对这里所使用的空间相对描述作出相应解释。
在上面详细的说明中,参考了附图,附图形成本文的一部分。在附图中,类似的符号典型地确定类似的部件,除非上下文以其他方式指明。在详细的说明书、附图及权利要求书中所描述的图示说明的实施方案不意味是限制性的。在不脱离本文所呈现的主题的精神或范围下,其他实施方案可以被使用,并且可以作其他改变。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种碳化硅晶圆沟槽刻蚀方法,其特征在于,所述方法包括:
步骤S1:提供具有外延层的碳化硅衬底(1),在所述碳化硅衬底(1)上形成图形化硬掩膜层;
步骤S2:以所述图形化硬掩膜层作为掩膜对所述碳化硅衬底(1)进行预定时间的干法刻蚀形成初步碳化硅沟槽(4),其中所述干法刻蚀中采用刻蚀气体包含SF6、O2和H2
步骤S3:对所述初步碳化硅沟槽(4)进行清洗处理,所述清洗处理采用的清洗气体包含O2和H2
步骤S4:重复所述步骤S2和步骤S3对所述碳化硅衬底进行周期性刻蚀直到形成预定深度的碳化硅沟槽。
2.根据权利要求1所述的碳化硅晶圆沟槽刻蚀方法,其特征在于,在干法刻蚀过程中,SF6与O2的流量比为2∶1至1∶1,SF6与H2的流量比2∶1。
3.根据权利要求2所述的碳化硅晶圆沟槽刻蚀方法,其特征在于,在干法刻蚀过程中,刻蚀的射频功率为800W-1200W。
4.根据权利要求3所述的碳化硅晶圆沟槽刻蚀方法,其特征在于,在干法刻蚀过程中,刻蚀的偏压100V-600V。
5.根据权利要求1所述的碳化硅晶圆沟槽刻蚀方法,其特征在于,周期性刻蚀过程中,每次的刻蚀时间为1-5s。
6.根据权利要求5所述的碳化硅晶圆沟槽刻蚀方法,其特征在于,碳化硅沟槽的预定深度为大于2μm。
7.根据权利要求1所述的碳化硅晶圆沟槽刻蚀方法,其特征在于,周期性刻蚀过程中,形成的碳化硅沟槽的内侧壁以及底部生成聚合物层。
8.根据权利要求1所述的碳化硅晶圆沟槽刻蚀方法,其特征在于,在所述碳化硅衬底(1)上形成图形化硬掩膜层包括:
在所述碳化硅衬底(1)上形成硬掩膜层(2),在所述硬掩膜层(2)上涂布光刻胶层(3),通过对所述光刻胶层(3)进行进行曝光处理以及显影处理获取光刻胶图形,将光刻胶图形作为掩膜对所述硬掩膜层(2)进行刻蚀,形成图形化硬掩膜层,并去除所述光刻胶图形。
9.根据权利要求8所述的碳化硅晶圆沟槽刻蚀方法,其特征在于,所述硬掩膜层(2)为氧化层,采用反应离子刻蚀工艺对所述硬掩膜层(2)进行刻蚀。
10.根据权利要求8所述的碳化硅晶圆沟槽刻蚀方法,其特征在于,在形成图形化硬掩膜层后通过包括机械手臂的传入机构将表面具有图形化硬掩膜层的碳化硅衬底传入至刻蚀工艺腔室中的静电吸盘上。
CN202310052664.1A 2023-02-02 2023-02-02 碳化硅晶圆沟槽刻蚀方法 Active CN116092922B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310052664.1A CN116092922B (zh) 2023-02-02 2023-02-02 碳化硅晶圆沟槽刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310052664.1A CN116092922B (zh) 2023-02-02 2023-02-02 碳化硅晶圆沟槽刻蚀方法

Publications (2)

Publication Number Publication Date
CN116092922A true CN116092922A (zh) 2023-05-09
CN116092922B CN116092922B (zh) 2024-01-23

Family

ID=86213535

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310052664.1A Active CN116092922B (zh) 2023-02-02 2023-02-02 碳化硅晶圆沟槽刻蚀方法

Country Status (1)

Country Link
CN (1) CN116092922B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116936351A (zh) * 2023-09-18 2023-10-24 苏州长光华芯光电技术股份有限公司 一种刻蚀方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6103590A (en) * 1997-12-12 2000-08-15 Texas Instruments Incorporated SiC patterning of porous silicon
CN103413779A (zh) * 2013-08-09 2013-11-27 中微半导体设备(上海)有限公司 硅通孔刻蚀方法
CN106128942A (zh) * 2016-08-26 2016-11-16 株洲中车时代电气股份有限公司 一种消除碳化硅器件终端刻蚀中微掩膜的方法
CN107342221A (zh) * 2017-06-22 2017-11-10 成都海威华芯科技有限公司 一种SiC基GaN晶体的深孔刻蚀方法
CN109461648A (zh) * 2018-10-31 2019-03-12 秦皇岛京河科学技术研究院有限公司 一种碳化硅器件制造方法
CN110277315A (zh) * 2019-05-13 2019-09-24 全球能源互联网研究院有限公司 一种碳化硅浅沟槽刻蚀方法
CN110534424A (zh) * 2018-07-31 2019-12-03 北京北方华创微电子装备有限公司 SiC衬底的刻蚀方法
CN111403263A (zh) * 2020-03-24 2020-07-10 青岛佳恩半导体有限公司 一种低温制备碳化硅外延用衬底的方法
CN112071740A (zh) * 2019-06-11 2020-12-11 重庆伟特森电子科技有限公司 一种用皮秒激光照射制备碳化硅结构的方法
CN112509914A (zh) * 2020-11-10 2021-03-16 中国电子科技集团公司第五十五研究所 一种改善碳化硅栅沟槽质量的方法
CN115376909A (zh) * 2022-08-29 2022-11-22 北京北方华创微电子装备有限公司 刻蚀方法和碳化硅电子器件

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6103590A (en) * 1997-12-12 2000-08-15 Texas Instruments Incorporated SiC patterning of porous silicon
CN103413779A (zh) * 2013-08-09 2013-11-27 中微半导体设备(上海)有限公司 硅通孔刻蚀方法
CN106128942A (zh) * 2016-08-26 2016-11-16 株洲中车时代电气股份有限公司 一种消除碳化硅器件终端刻蚀中微掩膜的方法
CN107342221A (zh) * 2017-06-22 2017-11-10 成都海威华芯科技有限公司 一种SiC基GaN晶体的深孔刻蚀方法
CN110534424A (zh) * 2018-07-31 2019-12-03 北京北方华创微电子装备有限公司 SiC衬底的刻蚀方法
CN109461648A (zh) * 2018-10-31 2019-03-12 秦皇岛京河科学技术研究院有限公司 一种碳化硅器件制造方法
CN110277315A (zh) * 2019-05-13 2019-09-24 全球能源互联网研究院有限公司 一种碳化硅浅沟槽刻蚀方法
CN112071740A (zh) * 2019-06-11 2020-12-11 重庆伟特森电子科技有限公司 一种用皮秒激光照射制备碳化硅结构的方法
CN111403263A (zh) * 2020-03-24 2020-07-10 青岛佳恩半导体有限公司 一种低温制备碳化硅外延用衬底的方法
CN112509914A (zh) * 2020-11-10 2021-03-16 中国电子科技集团公司第五十五研究所 一种改善碳化硅栅沟槽质量的方法
CN115376909A (zh) * 2022-08-29 2022-11-22 北京北方华创微电子装备有限公司 刻蚀方法和碳化硅电子器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116936351A (zh) * 2023-09-18 2023-10-24 苏州长光华芯光电技术股份有限公司 一种刻蚀方法
CN116936351B (zh) * 2023-09-18 2023-12-19 苏州长光华芯光电技术股份有限公司 一种刻蚀方法

Also Published As

Publication number Publication date
CN116092922B (zh) 2024-01-23

Similar Documents

Publication Publication Date Title
KR100738850B1 (ko) 플라즈마 에칭 챔버에 대한 다단계 세정
KR101299661B1 (ko) 정규형 저유전율 유전체 재료 및/또는 다공형 저유전율유전체 재료의 존재 시 레지스트 스트립 방법
US11658036B2 (en) Apparatus for processing substrate
CN102165565B (zh) 用以使穿过衬底的过孔侧壁及其它深蚀刻特征部光滑的后蚀刻反应等离子体研磨
KR101904576B1 (ko) 플라즈마 에칭 방법
US7074723B2 (en) Method of plasma etching a deeply recessed feature in a substrate using a plasma source gas modulated etchant system
Tao et al. Facile fabrication of single-crystal-diamond nanostructures with ultrahigh aspect ratio
US20140357083A1 (en) Directed block copolymer self-assembly patterns for advanced photolithography applications
KR20010032030A (ko) 자체 세정가능한 에칭 공정
IL186629A (en) The process of forming a conversion coating appears chromate-free to magnesium and magnesium alloys
WO1999056310A2 (en) Method for etching low k dielectric layers
JP7357688B2 (ja) 多重スペーサパターニングのスキーム
CN116092922B (zh) 碳化硅晶圆沟槽刻蚀方法
WO2015122981A1 (en) Cleaning process for cleaning amorphous carbon deposition residuals using low rf bias frequency applications
US6900133B2 (en) Method of etching variable depth features in a crystalline substrate
US6150762A (en) Method of manufacturing cathode for plasma etching apparatus using chemical surface treatment with potassium hydroxide (KOH), and cathode manufactured thereby
TW200823968A (en) Etch-enhanced technique for lift-off patterning
TW202004902A (zh) 基板處理方法及基板處理裝置
US7425510B2 (en) Methods of cleaning processing chamber in semiconductor device fabrication equipment
CN112635317B (zh) 蚀刻方法、损伤层的去除方法和存储介质
US20010006761A1 (en) Method and apparatus for resist planarization
CN107359113B (zh) 一种使用RIE设备刻蚀InP材料的方法及刻蚀InP材料
KR20070044374A (ko) 반도체 장치의 제조 방법, 반도체 장치의 제조 장치, 제어프로그램 및 컴퓨터 기억 매체
TW201729286A (zh) 蝕刻方法
JP3080860B2 (ja) ドライエッチング方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant