CN116936351B - 一种刻蚀方法 - Google Patents
一种刻蚀方法 Download PDFInfo
- Publication number
- CN116936351B CN116936351B CN202311197945.2A CN202311197945A CN116936351B CN 116936351 B CN116936351 B CN 116936351B CN 202311197945 A CN202311197945 A CN 202311197945A CN 116936351 B CN116936351 B CN 116936351B
- Authority
- CN
- China
- Prior art keywords
- photoresist layer
- etching method
- etching
- top region
- base structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005530 etching Methods 0.000 title claims abstract description 64
- 238000000034 method Methods 0.000 title claims abstract description 43
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 100
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000009832 plasma treatment Methods 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims abstract description 18
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 150000001875 compounds Chemical class 0.000 claims abstract description 8
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 230000008569 process Effects 0.000 claims description 18
- 238000009616 inductively coupled plasma Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 98
- 239000007789 gas Substances 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 6
- 229920006037 cross link polymer Polymers 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000011112 process operation Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明揭示了一种刻蚀方法，包括：步骤S1：提供基底结构，所述基底结构的材料为Ⅲ‑Ⅴ族化合物半导体材料；步骤S2：在所述基底结构上形成初始光刻胶层；步骤S3：对所述初始光刻胶层图形化以形成光刻胶层，所述光刻胶层包括顶部区域；步骤S4：采用碳氟基气体对光刻胶层的顶部区域进行等离子处理，以使光刻胶层的顶部区域的硬度大于所述顶部区域下方的光刻胶层的硬度；步骤S5：等离子处理之后，以光刻胶层为掩膜刻蚀基底结构；步骤S6：重复步骤S4和步骤S5直至在基底结构中形成目标凹槽。所述刻蚀方法具有高的刻蚀选择比。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种刻蚀方法。
背景技术
在半导体微纳制造中，通过光刻技术将掩模版上的图案转移到光刻胶上，然后利用干法刻蚀将光刻胶上的图案转移到半导体衬底上，是一种广泛被用来制造各种微纳器件的通用方法。Ⅲ-Ⅴ族化合物半导体材料如GaAs、GaN和InP等半导体在以光刻后的光刻胶作为掩膜图案进行干法刻蚀时，其选择比通常较低，难以在一定光刻胶厚度下实现较深的半导体材料刻蚀，也就是说刻蚀图形的高宽比较小。目前为了提高光刻胶和Ⅲ-Ⅴ族化合物半导体材料的刻蚀选择比，经常通过增加一层介质层如SiN、SiO2和Al2O3等硬膜进行掩膜刻蚀，然而上述的方法会导致器件的制备工艺流程复杂、成本增加并且产品的生产效率及良率降低，且刻蚀图形的高宽比还有待提高。
发明内容
因此，本发明要解决的技术问题在于刻蚀图形的高宽比较小的问题，从而提供一种刻蚀方法。
本发明提供一种刻蚀方法，包括：步骤S1：提供基底结构，所述基底结构的材料为Ⅲ-Ⅴ族化合物半导体材料；步骤S2：在所述基底结构上形成初始光刻胶层；步骤S3：对所述初始光刻胶层图形化以形成光刻胶层，所述光刻胶层包括顶部区域；步骤S4：采用碳氟基气体对光刻胶层的顶部区域进行等离子处理，以使光刻胶层的顶部区域的硬度大于所述顶部区域下方的光刻胶层的硬度；步骤S5：等离子处理之后，以光刻胶层为掩膜刻蚀基底结构；步骤S6：重复步骤S4和步骤S5直至在基底结构中形成目标凹槽。
可选的，重复步骤S4和步骤S5的次数为1次~20次。
可选的，在步骤S3中，顶部区域的高度为10nm~100nm。
可选的，所述等离子处理采用的等离子体设备为反应离子刻蚀机、电感耦合等离子刻蚀机、电子回旋共振等离子体刻蚀机。
可选的，所述碳氟基气体包括CF4、CHF3或C4F8。
可选的，所述等离子处理采用的射频功率为500W~2000W。
可选的，所述等离子处理采用的温度为20℃-80℃。
可选的，所述等离子处理采用的时间范围为1s-3600s。
可选的，步骤S4和步骤S5在同一工艺腔室内进行。
本发明技术方案提供具有以下有益效果：
本发明技术方案提供的刻蚀方法，采用碳氟基气体对光刻胶层的顶部区域进行等离子处理，以使光刻胶层的顶部区域的硬度大于所述顶部区域下方的光刻胶层的硬度，所述光刻胶层的顶部区域为碳化交联聚合物硬壳。以光刻胶层为掩膜刻蚀基底结构。重复步骤S4和步骤S5直至在基底结构中形成目标凹槽。这样使得光刻胶层和基底结构的刻蚀选择比提高，目标凹槽的深度提高，目标凹槽的高宽比较大。重复刻蚀多次的好处包括：目标凹槽的深度提高时，重复刻蚀多次能够能使每次刻蚀持续的时间降低，避免刻蚀时间过长导致基底结构的温度升高很多，进而避免影响光刻胶层的形貌，避免影响目标凹槽的刻蚀形貌，这种重复刻蚀过程能够有利于刻蚀过程中基底结构的温度的控制和目标凹槽形貌的保持。光刻胶层的重复硬化都只发生在光刻胶层的顶部，不会影响重复刻蚀后剩余光刻胶层的去除，且在碳氟基气体的等离子处理过程中，光刻胶层的侧壁形貌保持稳定。重复刻蚀能够在以光刻胶层为掩膜前提下实现较大的深宽比刻蚀，能够解决生产过程中刻蚀选择比低及刻蚀深度不足的问题。
进一步，重复步骤S4和步骤S5在同一工艺腔室内进行，不会增加工艺操作上的复杂程度，降低生产过程中成本高、流程复杂等问题。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的一种刻蚀方法的流程图；
图2至图7为本发明一实施例的刻蚀方法的结构示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
本实施例提供一种刻蚀方法，参考图1，包括：
步骤S1：提供基底结构，所述基底结构的材料为Ⅲ-Ⅴ族化合物半导体材料；
步骤S2：在所述基底结构上形成初始光刻胶层；
步骤S3：对所述初始光刻胶层图形化以形成光刻胶层，所述光刻胶层包括顶部区域；
步骤S4：采用碳氟基气体对光刻胶层的顶部区域进行等离子处理，以使光刻胶层的顶部区域的硬度大于所述顶部区域下方的光刻胶层的硬度；
步骤S5：等离子处理之后，以光刻胶层为掩膜刻蚀基底结构；
步骤S6：重复步骤S4和步骤S5直至在基底结构中形成目标凹槽。
本实施例中，采用碳氟基气体对光刻胶层的顶部区域进行等离子处理，以使光刻胶层的顶部区域的硬度大于所述顶部区域下方的光刻胶层的硬度，所述光刻胶层的顶部区域为碳化交联聚合物硬壳。以光刻胶层为掩膜刻蚀基底结构。重复步骤S4和步骤S5直至在基底结构中形成目标凹槽。这样使得光刻胶层和基底结构的刻蚀选择比提高，目标凹槽的深度提高，目标凹槽的高宽比较大。重复刻蚀多次的好处包括：目标凹槽的深度提高时，重复刻蚀多次能够能使每次刻蚀持续的时间降低，避免刻蚀时间过长导致基底结构的温度升高很多，进而避免影响光刻胶层的形貌，避免影响目标凹槽的刻蚀形貌，这种重复刻蚀过程能够有利于刻蚀过程中基底结构的温度的控制和目标凹槽形貌的保持。光刻胶层的重复硬化都只发生在光刻胶层的顶部，不会影响重复刻蚀后剩余光刻胶层的去除，且在碳氟基气体的等离子处理过程中，光刻胶层的侧壁形貌保持稳定。重复刻蚀能够在以光刻胶层为掩膜前提下实现较大的深宽比刻蚀，能够解决生产过程中刻蚀选择比低及刻蚀深度不足的问题。
下面结合参考图2至图7详细介绍本实施例的刻蚀方法。
参考图2，提供基底结构100，所述基底结构100的材料为Ⅲ-Ⅴ族化合物半导体材料。
所述基底结构100为单层结构或者多层结构。
当所述基底结构100为单层结构时，所述基底结构的材料为掺杂的或未掺杂的GaAs、GaN或InP。
当所述基底结构100为多层结构时，在一个实施例中，所述基底结构包括半导体衬底层、位于半导体衬底层上依次层叠的下限制层、下波导层、有源层、上波导层和上限制层。在一个实施例中，下限制层和上限制层的材料为掺杂的InP，上波导层和下波导层的材料为掺杂的InGaAs。
参考图3，在所述基底结构100上形成初始光刻胶层110。
具体的，在所述基底结构100的表面形成初始光刻胶层110，初始光刻胶层110与基底结构100的表面接触。
在所述基底结构100上形成初始光刻胶层110的方法包括旋涂工艺。
参考图4，对所述初始光刻胶层110图形化以形成光刻胶层1101，所述光刻胶层1101包括顶部区域。
在一个实施例中，顶部区域的高度为10nm~100nm。
本实施例中，光刻胶层1101与基底结构100的表面接触。
参考图5，采用碳氟基气体对光刻胶层1101的顶部区域进行等离子处理，以使光刻胶层的顶部区域110a的硬度大于所述顶部区域110a下方的光刻胶层110b的硬度。
所述等离子处理采用的等离子体设备为反应离子刻蚀机、电感耦合等离子刻蚀机、电子回旋共振等离子体刻蚀机。
所述碳氟基气体为CF4、CHF3或C4F8。所述碳氟基气体对基底结构100的好处包括：等离子处理光刻胶层的过程中不会使光刻胶层的侧壁形貌及基底结构100的表面形貌发生明显变化，光刻胶层侧壁形貌保持稳定。
在一个实施例中，所述等离子处理采用的射频功率为500W~2000W。好处在于：等离子体设备采用高射频功率能够使等离子体的密度增大并增加等离子体和光刻胶层的反应速率，使光刻胶层的顶部区域快速形成碳化交联聚合物硬壳。若在低射频功率下对光刻胶层进行等离子处理时，光刻胶层的顶部区域不仅难以形成碳化交联聚合物硬壳，反而会在等离子处理过程中被碳氟基气体不断消耗。
在一个实施例中，所述等离子处理采用的温度为20℃-80℃。好处在于：光刻胶层不会因过温度不适而产生形貌变化，光刻胶层在等离子体处理过程中侧壁形貌始终保持稳定，为基底结构100的刻蚀形貌提供一定保障。
在一个实施例中，所述等离子处理采用的时间范围为1s-3600s。
参考图6，等离子处理之后，以光刻胶层为掩膜刻蚀基底结构。
以光刻胶层为掩膜刻蚀基底结构采用的工艺为干刻工艺，例如等离子体干法刻蚀工艺。
现有技术中，未经过硬化的光刻胶层为掩膜刻蚀基底结构时，未经过硬化的光刻胶层和基底结构的刻蚀选择比为1:1-20:1。
本实施例，光刻胶层的顶部区域硬化后的，光刻胶层和基底结构的刻蚀选择比能够显著增加，光刻胶层和基底结构的刻蚀选择比超过100:1，例如110：1，120：1，或130：1。
参考图7，重复步骤S4和步骤S5直至在基底结构中形成目标凹槽120。
在一个实施例中，重复步骤S4和步骤S5的次数为1次~20次，例如2次、5次、8次、10次、15次或20次。
在一个实施例中，目标凹槽120的高宽比为10:1~100:1。
进一步，重复步骤S4和步骤S5在同一工艺腔室内进行，不会增加工艺操作上的复杂程度，降低生产过程中成本高、流程复杂等问题。
形成目标凹槽之后，去除光刻胶层。
实施例2
本实施例还提供一种刻蚀方法，包括：步骤S1：提供基底结构，所述基底结构的材料为Ⅲ-Ⅴ族化合物半导体材料；步骤11：在基底结构的表面形成介质膜层；步骤S2：在介质膜层背离所述基底结构的一侧形成初始光刻胶层；步骤S3：对所述初始光刻胶层图形化以形成光刻胶层，所述光刻胶层包括顶部区域；步骤S4：采用碳氟基气体对光刻胶层的顶部区域进行等离子处理，以使光刻胶层的顶部区域的硬度大于所述顶部区域下方的光刻胶层的硬度；步骤S41：等离子处理之后，以光刻胶层为掩膜刻蚀介质膜层；步骤S5：等离子处理之后，以光刻胶层为掩膜刻蚀基底结构；步骤S6：重复步骤S4和步骤S5直至在基底结构中形成目标凹槽。
在第一次执行步骤S5时，步骤S5在步骤S41之后进行。
在重复步骤S4和步骤S5时，步骤S5直接在步骤S4之后进行，不需在步骤S41之后进行。
形成目标凹槽之后，去除光刻胶层和介质膜层。
本实施例的好处在于：通过介质膜层的去除能将光刻胶层完全剥离；当光刻胶层被消耗完之后，还能以介质膜层为掩膜继续刻蚀基底结构，提高目标凹槽的深度。
进一步，重复步骤S4和步骤S5在同一工艺腔室内进行，不会增加工艺操作上的复杂程度，降低生产过程中成本高、流程复杂等问题。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (9)
1.一种刻蚀方法，其特征在于，包括：
步骤S1：提供基底结构，所述基底结构的材料为Ⅲ-Ⅴ族化合物半导体材料；
步骤S2：在所述基底结构上形成初始光刻胶层；
步骤S3：对所述初始光刻胶层图形化以形成光刻胶层，所述光刻胶层包括顶部区域；
步骤S4：采用碳氟基气体对光刻胶层的顶部区域进行等离子处理，以使光刻胶层的顶部区域的硬度大于所述顶部区域下方的光刻胶层的硬度；
步骤S5：等离子处理之后，以光刻胶层为掩膜刻蚀基底结构；
步骤S6：重复步骤S4和步骤S5直至在基底结构中形成目标凹槽。
2.根据权利要求1所述的刻蚀方法，其特征在于，重复步骤S4和步骤S5的次数为1次~20次。
3.根据权利要求1所述的刻蚀方法，其特征在于，在步骤S3中，顶部区域的高度为10nm~100nm。
4.根据权利要求1所述的刻蚀方法，其特征在于，所述等离子处理采用的等离子体设备为反应离子刻蚀机、电感耦合等离子刻蚀机、电子回旋共振等离子体刻蚀机。
5.根据权利要求1所述的刻蚀方法，其特征在于，所述碳氟基气体包括CF4、CHF3或C4F8。
6.根据权利要求1所述的刻蚀方法，其特征在于，所述等离子处理采用的射频功率为500W~2000W。
7.根据权利要求1所述的刻蚀方法，其特征在于，所述等离子处理采用的温度为20℃-80℃。
8.根据权利要求1所述的刻蚀方法，其特征在于，所述等离子处理采用的时间范围为1s-3600s。
9.根据权利要求1所述的刻蚀方法，其特征在于，步骤S4和步骤S5在同一工艺腔室内进行。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311197945.2A CN116936351B (zh) | 2023-09-18 | 2023-09-18 | 一种刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311197945.2A CN116936351B (zh) | 2023-09-18 | 2023-09-18 | 一种刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116936351A CN116936351A (zh) | 2023-10-24 |
| CN116936351B true CN116936351B (zh) | 2023-12-19 |
Family
ID=88381099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311197945.2A Active CN116936351B (zh) | 2023-09-18 | 2023-09-18 | 一种刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116936351B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107564803A (zh) * | 2017-08-31 | 2018-01-09 | 京东方科技集团股份有限公司 | 刻蚀方法、工艺设备、薄膜晶体管器件及其制造方法 |
| CN111403270A (zh) * | 2019-01-03 | 2020-07-10 | 中芯国际集成电路制造(上海)有限公司 | 光刻胶图形及其形成方法 |
| CN116092922A (zh) * | 2023-02-02 | 2023-05-09 | 江苏昕感科技有限责任公司 | 碳化硅晶圆沟槽刻蚀方法 |
-
2023
- 2023-09-18 CN CN202311197945.2A patent/CN116936351B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107564803A (zh) * | 2017-08-31 | 2018-01-09 | 京东方科技集团股份有限公司 | 刻蚀方法、工艺设备、薄膜晶体管器件及其制造方法 |
| CN111403270A (zh) * | 2019-01-03 | 2020-07-10 | 中芯国际集成电路制造(上海)有限公司 | 光刻胶图形及其形成方法 |
| CN116092922A (zh) * | 2023-02-02 | 2023-05-09 | 江苏昕感科技有限责任公司 | 碳化硅晶圆沟槽刻蚀方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116936351A (zh) | 2023-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4657458B2 (ja) | 低容量の誘電体層をエッチングするための技術 | |
| US5843226A (en) | Etch process for single crystal silicon | |
| KR100274080B1 (ko) | 드라이에칭방법 | |
| TW200823998A (en) | Self-aligned contact etch with high sensitivity to nitride shoulder | |
| KR100255405B1 (ko) | 드라이에칭방법 | |
| KR20010079655A (ko) | 수소-질소 플라즈마를 사용하여 저용량 유전체 레이어를에칭하는 방법 | |
| KR101249611B1 (ko) | 실리콘 산화막의 형성 방법, 기억 매체, 및 플라즈마 처리 장치 | |
| JP2013030778A (ja) | 二層レジストプラズマエッチングの方法 | |
| CN108206131B (zh) | 半导体结构以及半导体结构的形成方法 | |
| KR20150068920A (ko) | 고 모서리 선택도로 자가-정렬된 컨택트들/비아들을 형성하기 위한 방법 | |
| KR100743873B1 (ko) | 플라즈마 처리 챔버 내에서의 에칭을 개선하기 위한 기술 | |
| JPH09283503A (ja) | 高密度プラズマエッチング装置を用いた半導体のスロープコンタクトホール形成方法 | |
| US8946091B2 (en) | Prevention of line bending and tilting for etch with tri-layer mask | |
| CN116936351B (zh) | 一种刻蚀方法 | |
| US5968278A (en) | High aspect ratio contact | |
| CN107689319B (zh) | 半导体装置及其制造方法 | |
| KR100549204B1 (ko) | 실리콘 이방성 식각 방법 | |
| US11984352B2 (en) | Formation method of semiconductor structure | |
| JP2004500696A (ja) | 半導体デバイスのためのセルフアライメントコンタクト | |
| JPH1126578A (ja) | 微細接続孔の形成方法 | |
| KR101711647B1 (ko) | 도전성 라인 사이의 유전 물질 제거 방법 | |
| CN104701242B (zh) | 接触孔的刻蚀方法 | |
| JPH10144633A (ja) | 半導体装置の製造方法 | |
| KR102535484B1 (ko) | 유기 층 에칭시 수직 프로파일들을 생성하기 위한 방법 | |
| US20040171261A1 (en) | Method of etching a silicon nitride film and method of manufacturing a semiconductor device using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |