CN102386127A

CN102386127A - 制作半导体器件结构的方法

Info

Publication number: CN102386127A
Application number: CN2010102751365A
Authority: CN
Inventors: 黄敬勇; 韩秋华
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2010-09-03
Filing date: 2010-09-03
Publication date: 2012-03-21
Anticipated expiration: 2030-09-03
Also published as: CN102386127B

Abstract

本发明提出了一种制作半导体器件结构的方法，包括提供前端器件层结构，具有衬底和位于该衬底上方的栅极结构，栅极结构两侧的衬底中形成有有源区，所述衬底的表面依序形成有刻蚀停止层、层间介质层和图案化的掩膜层，该图案化的掩膜层具有对应于需要制备位线接触孔的第一开口，且该第一开口暴露出所述层间介质层的表面；以所述图案化的掩膜层为掩膜，对所述第一开口下方的层间介质层进行第一刻蚀，再对剩余的所述层间介质层进行第二刻蚀以将其全部去除，以暴露出所述有源区和所述栅极结构上方的所述刻蚀停止层；对所述暴露出的刻蚀停止层进行第三刻蚀以将其全部去除，形成位线接触孔。本发明的方法可证接触孔具有理想的外形轮廓。

Description

制作半导体器件结构的方法

技术领域

本发明涉及半导体制作工艺，特别涉及制作半导体器件结构的方法。

背景技术

随着超大规模集成电路的迅速发展，芯片的集成度越来越高，器件结构的尺寸越来越小，因器件结构的高密度、小尺寸引发的各种效应对半导体工艺制作结果的影响也日益突出。以刻蚀形成接触孔的工艺制作为例，在同一衬底上制作接触孔，因具体功能不同，各接触孔的大小、形状及分布密度可能会不同，经过刻蚀工艺后形成的接触孔的结果就可能会不相同。而在半导体集成电路制造过程中，接触孔的形成是技术上重要的一环。接触孔是连接前道晶体管单元和后道金属配线的通道，既要连接晶体管的栅极，又要连接到源/漏极，因此形成均匀一致的接触孔成为器件性能的重要指标。以下以制作位线接触孔为例进行说明。

现有技术中制作位线接触孔的方法是，采用干法刻蚀方式刻蚀图案化的光刻胶层下方的掩膜层和层间介质层，进而形成位线接触孔(Contact toBit-Line)。由于该干法刻蚀的刻蚀速率对于掩膜层和层间介质层的刻蚀过程中会发生变化，由此会导致形成位线接触孔的过程中，掩膜层或层间介质层刻蚀不干净的现象出现。例如，常选择较好的刻蚀速率比值去除掩膜层，之后再进一步去除层间介质层，却可能导致掩膜层刻蚀不干净，并且残余的掩膜层可能作为层间介质层的刻蚀阻挡，使得最后获取的位线接触孔的侧壁的层间介质层发生突起或凹陷的现象，侧壁不陡直。另外，该侧面还可能积聚较多的聚合物(Polymer)，导致最后获取的半导体器件结构的位接触孔不符合要求，常常导致器件失效。如下图1A至图1C所示的现有技术的方法制备半导体器件结构的位线接触孔的剖面图。

如图1A所示，提供具有栅极结构102的前端器件层结构100。在前端器件层结构100中，栅极结构102两侧的衬底上分别形成有有源区101，以及所述衬底的表面分别形成有刻蚀停止层103、层间介质层104、掩膜层105和光刻胶层106。图案化所述光刻胶层106，使其暴露出位线接触孔的位置107。

参照图1B所示，接着以图案化的光刻胶层为掩膜，采用干法刻蚀方式对位线接触孔的位置107下方的掩膜层105进行刻蚀，以打开掩膜层105，形成具有第一开口108的掩膜层105’即图案化的掩膜层105’，该第一开口108的下方暴露出层间介质层104的表面。其中在该图1B所示步骤的刻蚀过程中，光刻胶层106作为掩膜被完全消耗，使得层间介质层104的上方形成图案化的掩膜层105’。另外，上述干法刻蚀过程中，在图案化的掩膜层105’的表面会残余少许的突起，该突起可能是掩膜层的残余物，或者可能是干法刻蚀过程中形成的聚合物。干法刻蚀过程中还会在第一开口108的侧壁和底部形成类似突起的聚合物，该聚合物为干法刻蚀过程中的附产物，其成分中包含C、H、O、F等元素。

接着，参照图1C所示，以图案化的掩膜层105’为掩膜，刻蚀第一开口108下方的层间介质层104和刻蚀停止层103，形成暴露有源区和该有源区相邻的栅极结构的位线接触孔开口109，获得具有位线接触孔开口109的半导体器件结构。图1C所示步骤中的刻蚀方式为干法刻蚀方式，其刻蚀气体为包含氧气的刻蚀气体。然而，实际工艺中的干法刻蚀会因为前述图1B所示步骤中残留的聚合物而导致形成位线接触孔开口109的过程中的刻蚀速率不均匀，使得获取的该位线接触孔开口109的剖面结构中的侧壁不陡直，如图1C所示的侧壁110。

此外，在上述工艺过程中，形成第一开口108的非有源区的表面会出现较多的突起201，如图2所示，其原因可能是在掩膜层的刻蚀过程中，刻蚀速率或刻蚀气体的变化导致在掩膜层没有完全的刻蚀干净，在图案化的掩膜层105’的表面遗留有部分的突起。进而，再进一步刻蚀层间介质层的过程中，其所述突起部分会影响位线接触孔开口109的整体刻蚀速率，导致最后刻蚀形成的位线接触孔开口109的侧壁不陡直，出现突起/凹陷的现象，进而导致最后的半导体器件结构在后续的使用过程中容易发生短路现象。图1C中示出了实际的侧壁110的剖面结构(图1C中虚线110’为版图设计时的侧壁的剖面结构)，可以很明显的看出，位线接触孔开口109的截面形状是完全不符合工艺设计要求。在实际的金属线层互连中，采用上述半导体器件结构的位线接触孔进行后续工艺时，容易出现短路现象。

因此，需要一种改进的形成位线接触孔的方法以使位线接触孔符合实际的工艺设计要求，即保证接触孔具有理想的外形轮廓，从而避免上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决上述的问题，本发明提出了一种制作半导体器件结构的方法，所述方法包括下列步骤：提供前端器件层结构，该前端器件层结构具有衬底和位于该衬底上方的栅极结构，所述栅极结构两侧的所述衬底中形成有有源区，所述衬底的表面依序形成有刻蚀停止层、层间介质层和图案化的掩膜层，该图案化的掩膜层具有对应于需要制备位线接触孔的第一开口，且该第一开口暴露出所述层间介质层的表面；以所述图案化的掩膜层为掩膜，对所述第一开口下方的层间介质层进行第一刻蚀，直至暴露所述栅极上方的所述刻蚀停止层；对剩余的所述层间介质层进行第二刻蚀以将其全部去除，以暴露出所述有源区和所述栅极结构上方的所述刻蚀停止层；对所述暴露出的刻蚀停止层进行第三刻蚀以将其全部去除，在所述半导体器件结构中形成位线接触孔。

根据本发明的另一个方面，所述第一刻蚀的刻蚀气体为碳氟气体。

根据本发明的另一个方面，所述第二刻蚀的刻蚀气体为包含氧气的刻蚀气体。

根据本发明的另一个方面，所述第一刻蚀的电源功率为800W至1200W，偏压功率为50W至200W。

根据本发明的另一个方面，所述第一刻蚀、所述第二刻蚀和第三刻蚀分别是干法刻蚀。

根据本发明的另一个方面，所述第三刻蚀的刻蚀气体为CHF₃、CH₂F₂和CH₃F中的一种或多种。

根据本发明的另一个方面，所述掩膜层为部分的ODL层、ODL层、以及部分的抗反射层和ODL层的组合。

根据本发明的另一个方面，所述位线接触孔的直径为50nm至40nm。

根据本发明的另一个方面，所述半导体器件结构中位线接触孔的深度为2000埃至3500埃。

由此，采用本发明中形成位线接触孔的方法，能够制备出符合实际工艺需求的位线接触孔，本发明中获取的位线接触孔的侧面是均匀陡直的结构。进一步，采用本发明的方法获取的半导体器件结构的位线接触孔之间的间距符合工艺需求，且能够有效地避免半导体器件结构失效的问题，有效地提高了制备半导体器件结构的良品率。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，

图1A至图1C为使用现有技术的方法制备具有位线接触孔的半导体器件结构的剖面图；

图2为使用现有技术的方法制备具有位线接触孔的半导体器件结构的SEM图；

图3A至图3E是根据本发明的方法的一个实施例制备具有位线接触孔的半导体器件结构的示意图；

图4为通过本发明的方法制备具有位线接触孔的半导体器件结构的步骤流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底了解本发明，将在下列的描述中提出详细的步骤。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

图3A至图3E是根据本发明的方法的一个实施例制备具有位线接触孔的半导体器件结构的示意图。如图3A所示，提供具有栅极结构302的第一前端器件层结构300。在第一前端器件层结构300中，栅极结构302两侧的衬底上分别形成有有源区301。所述衬底的表面依序形成有刻蚀停止层303和层间介质层304。该前端器件层结构300的层间介质层304的表面具有掩膜层305和光刻胶层306。图案化所述光刻胶层306，使其暴露出位线接触孔的位置307。其中，刻蚀停止层303的厚度为300埃至500埃，材料可为SiO₂。层间介质层(ILD)304的厚度为2500埃至3500埃，材料可以是氟代二氧化硅、TEOS、SiON或其它低k的介电层材料。掩膜层305可包括ODL层305A和为BARC层305B，该ODL层305A的厚度为1500埃至3000埃，BARC层305B的厚度为500埃至1000埃，并且该BARC层305B位于掩膜层305的最上方直接接触光刻胶层306。上述光刻胶层306的厚度为1500埃至3000埃。位线接触孔的位置307的直径为55nm至40nm之间，且该位线接触孔的位置307的下方暴露出掩膜层305的表面。

参考图3B所示，以图案化的光刻胶层306为掩膜，刻蚀所述第一前端器件层结构300的掩膜层305，即形成图案化的掩膜层305’，该图案化的掩膜层305’具有对应于需要制备位线接触孔的所述有源区的第一开口308，且该第一开口308的下方暴露出所述层间介质层304的表面。具体地，以光刻胶层306为掩膜，以干法刻蚀工艺打开BARC层305B。此时，光刻胶层被完全消耗或部分消耗掉。接着，以BARC层305B为掩膜，刻蚀ODL层，进而以所述以干法刻蚀工艺打开ODL层，形成第一开口308。在形成第一开口308的刻蚀过程中，掩膜层305部分被消耗，其层间介质层304的上方还剩余有部分的掩膜层305’(为描述方便，以下称为图案化的掩膜层305’)。该图案化的掩膜层305’可为部分的ODL层305A或ODL层305A、以及部分的BARC层305B’和ODL层305A的组合。优选地，本实施例中，图案化的掩膜层305’为部分的BARC层305B’和ODL层(抗反射层)305A的组合。此外，上述形成第一开口308的过程中，刻蚀掩膜层305的刻蚀气体可以选择CHF₃、CH₂F₂、CH₃F的中一种或多种组合。类似于现有技术中刻蚀掩膜层305或出现的问题，在该步骤的刻蚀过程中，会在第一开口的侧壁、底部形成类似突起的聚合物，该聚合物为干法刻蚀过程中的附产物，其成分中包含C、H、O、F等元素。

参照图3C所示，以所述图案化的掩膜层305’为掩膜，对所述第一开口308下方的层间介质层304进行第一刻蚀，以刻蚀掉部分的层间介质层304，直至暴露出所述栅极结构302上方的所述刻蚀停止层303停止，形成第二开口309在所述需要制备位线接触孔的所述有源区上方的所述层间介质层304中；例如，可以采用类似碳氟气体(C_xF_y)的第一刻蚀气体进行对所述第一开口308下方的层间介质层304进行第一刻蚀，形成第二开口309。当所述第二开口309接触到栅极结构302上方的刻蚀停止层303时停止刻蚀，该第二开口309与所述有源区301之间还剩余有所述刻蚀停止层303和部分的层间介质层304。该第一刻蚀主要是用于将图3B步骤中残余在第一开口的侧壁和底部的聚合物给予清除，以及将图案化的掩膜层305’表面残余的没有完全刻蚀掉的突起一并消除。此时，在非有源区的结构上方，该图案化的掩膜层305’可能被完全消耗掉，露出层间介质层304的表面，或者，层间介质层304的上方还剩余有部分的图案化的掩膜层305’。需要知道的是，该层间介质层304的表面或部分的图案化的掩膜层305’的表面是相对比较平整的，即采用第一刻蚀将上述步骤中残余的突起完全清除。该第一刻蚀的刻蚀方式为干法刻蚀，其方向为竖直向下。第一刻蚀的刻蚀气体即第一刻蚀气体可为碳氟气体(C_xF_y，如可以是C₄F₈、C₄F₆)的刻蚀气体，该第一刻蚀气体中不包含氧气，其中，压力在10至30mT，电源功率800-1200W，偏压50至200W，刻蚀时间是5～10秒，其主要是通过控制电源功率可以控制第一刻蚀的刻蚀速率，即电源偏压使电场方向垂直于衬底方向，且包含第一刻蚀气体的等离子体在电场的作用下主要沿平行电场方向运动，轰击被图案化的掩膜层305’的表面，是向衬底的有源区的方向刻蚀。优选地，在本实施例中，第一开口的直径在50nm至40nm的范围内。

然后，参照图3D所示，对所述第二开口309下方的所述层间介质层304进行第二刻蚀，以完全刻蚀掉所述层间介质层304，形成第三开口310，所述第三开口310的下方完全暴露出所述有源区301和所述栅极结构302上方的所述刻蚀停止层303，即有源区201和栅极202上方只剩余刻蚀停止层(CESL)303。例如，采用包含氧气的第二刻蚀气体对上述第二开口309进行第二刻蚀，使所述第二开口309下方的所述部分的层间介质层进行完全刻蚀。本实施例中的第三开口310具有陡直的侧面结构。上述第二刻蚀的刻蚀方式可为干法刻蚀，其方向为竖直向下，其第二刻蚀的刻蚀气体即第二刻蚀气体可为包含O₂的刻蚀气体。第二刻蚀气体压力在10至30mT，电源功率800-1200W，偏压50至200W，刻蚀时间是5至10秒。第三开口310的直径和第二开口309的直径是一致的。

其次，参照图3E所示，去除所述第三开口310下方的所述刻蚀停止层303，形成所述半导体器件结构中所述有源区301和所述栅极结构302的位线接触孔311。本实施例中是采用第三刻蚀气体对所述刻蚀停止层303进行完全刻蚀，得到具有位线接触孔311的半导体器件结构。图3E所示步骤的刻蚀过程中以部分的层间介质层304为掩膜，刻蚀所述刻蚀停止层303，进而会消耗掉部分的层间介质层304，最后该半导体器件结构中的层间介质层304’的厚度为1800埃至3000埃，其位线接触孔311的深度大约为2000埃至3500埃。该第三刻蚀气体的刻蚀方式可为干法刻蚀，其方向为竖直向下，使用的气体可以是CHF₃、CH₂F₂或CH₃F。最后获取的位线接触孔的直径在50nm至40nm的范围内。并且，该位线接触孔311的侧面是均匀一致的，无任何的突起，其对于半导体器件结构的后续工艺中互连线的操作不会发生短路现象，亦该半导体器件结构的电路失效几率较小。

本实施例中的位线接触孔可以同时暴露出有源区的栅极和源极/漏极(该处不会过刻蚀到栅极结构的侧壁结构)，其目的是为后续制备多层的互连层工艺使用。

参照图4所示，图4为通过本发明的方法制备具有接触孔的半导体器件结构的步骤流程图，具体步骤包括：

步骤401：提供前端器件层结构，该前端器件层结构具有衬底和位于该衬底上方的栅极结构，栅极结构两侧的衬底中形成有有源区，衬底的表面依序形成有刻蚀停止层、层间介质层和图案化的掩膜层，该图案化的掩膜层具有对应于需要制备位线接触孔的第一开口，且该第一开口暴露出层间介质层的表面；

步骤402：以图案化的掩膜层为掩膜，对第一开口下方的层间介质层进行第一刻蚀，直至暴露栅极上方的刻蚀停止层；

步骤403：对剩余的层间介质层进行第二刻蚀以将其全部去除，以暴露出有源区和栅极结构上方的刻蚀停止层；

步骤404：对暴露出的刻蚀停止层进行第三刻蚀以将其全部去除，在半导体器件结构中形成位线接触孔。

根据如上所述的实施例制作的半导体器件结构可应用于多种集成电路(IC)中。根据本发明的IC例如是存储器电路，如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、或只读存储器(ROM)、射频电路等等。根据本发明的IC还可以是逻辑器件，如可编程逻辑阵列(PLA)、专用集成电路(ASIC)、合并式DRAM逻辑集成电路(掩埋式DRAM)或任意其他电路器件。根据本发明的IC芯片可用于例如用户电子产品，如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中，尤其是射频产品中。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种制作半导体器件结构的方法，其特征在于：

提供前端器件层结构，该前端器件层结构具有衬底和位于该衬底上方的栅极结构，所述栅极结构两侧的所述衬底中形成有有源区，所述衬底的表面依序形成有刻蚀停止层、层间介质层和图案化的掩膜层，该图案化的掩膜层具有对应于需要制备位线接触孔的第一开口，且该第一开口暴露出所述层间介质层的表面；

以所述图案化的掩膜层为掩膜，对所述第一开口下方的层间介质层进行第一刻蚀，直至暴露所述栅极上方的所述刻蚀停止层；

对剩余的所述层间介质层进行第二刻蚀以将其全部去除，以暴露出所述有源区和所述栅极结构上方的所述刻蚀停止层；

对所述暴露出的刻蚀停止层进行第三刻蚀以将其全部去除，在所述半导体器件结构中形成位线接触孔。

2.如权利要求1所述的方法，其特征在于，所述第一刻蚀的刻蚀气体为碳氟气体。

3.如权利要求1所述的方法，其特征在于，所述第二刻蚀的刻蚀气体为包含氧气的刻蚀气体。

4.如权利要求2或3所述的方法，其特征在于，所述第一刻蚀的电源功率为800W至1200W，偏压功率为50W至200W。

5.如权利要求2或3所述的方法，其特征在于，所述第一刻蚀、所述第二刻蚀和第三刻蚀分别是干法刻蚀。

6.如权利要求1所述的方法，其特征在于，所述第三刻蚀的刻蚀气体为CHF₃、CH₂F₂和CH₃F中的一种或多种。

7.如权利要求1所述的方法，其特征在于，所述掩膜层为部分的ODL层、ODL层、以及部分的抗反射层和ODL层的组合。

8.如权利要求1所述的方法，其特征在于，所述位线接触孔的直径为50nm至40nm。

9.如权利要求1所述的方法，其特征在于，所述半导体器件结构中位线接触孔的深度为2000埃至3500埃。