CN100468702C - 制作深沟渠电容和蚀刻深沟渠开口的方法 - Google Patents
制作深沟渠电容和蚀刻深沟渠开口的方法 Download PDFInfo
- Publication number
- CN100468702C CN100468702C CNB2006100051865A CN200610005186A CN100468702C CN 100468702 C CN100468702 C CN 100468702C CN B2006100051865 A CNB2006100051865 A CN B2006100051865A CN 200610005186 A CN200610005186 A CN 200610005186A CN 100468702 C CN100468702 C CN 100468702C
- Authority
- CN
- China
- Prior art keywords
- layer
- etching
- silicon nitride
- deep channel
- etch process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 238000005530 etching Methods 0.000 title claims abstract description 65
- 239000003990 capacitor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 32
- 239000010703 silicon Substances 0.000 claims abstract description 32
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 52
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 52
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 40
- 229920005591 polysilicon Polymers 0.000 claims description 40
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 25
- 238000003860 storage Methods 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 239000007789 gas Substances 0.000 claims description 11
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 11
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 239000000428 dust Substances 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 6
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 6
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 6
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 2
- 229910018503 SF6 Inorganic materials 0.000 claims 3
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 30
- 150000004767 nitrides Chemical class 0.000 abstract 3
- 238000005516 engineering process Methods 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 239000001307 helium Substances 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
提供一衬底，其上有氧化硅层、第一氮化硅层、浅沟隔离、第二氮化硅层，形成图案化多晶硅层于第二氮化硅层上，利用图案化多晶硅层进行蚀刻，以形成深沟渠开口，蚀刻去除图案化多晶硅层，同时蚀刻衬底以加深深沟渠开口以及填入一电容结构于深沟渠开口中。
Description
技术领域
本发明涉及一种制作深沟渠电容和蚀刻深沟渠开口的方法，尤其涉及一种先制作浅沟渠隔离层再蚀刻深沟渠开口的方法。
背景技术
随着各种电子产品朝小型化发展的趋势，现今制作半导体集成电路的趋势是将动态随机存取存储器(dynamic random access memory，DRAM)的存储单元(memorycell)与高速逻辑电路元件(high speed logic circuit elements)进行整合，同时制作在一个芯片(chip)上，形成一种同时结合了存储阵列(memory array)以及逻辑电路(logic circuits)的嵌入式动态随机存取存储器(Embedded dynamic random access memory，EDRAM)，以大幅节省面积并加快信号的处理速度。
此外，动态随机存取存储器元件的设计也必须符合高集成度、高密度的要求，因此目前业界便广泛采用深沟渠电容(capacitor deep trench)的架构来制作高密度动态随机存取存储器。其是先在半导体基材中蚀刻出所需的深沟渠(deep trench，DT)，并于其内形成埋入电极(buried plate)、电容介电层以及多晶硅导电层，以制作出深沟渠电容；而为了使得深沟渠电容与相连的深沟渠电容绝缘，两两深沟渠电容之间又另具有浅沟隔离(Shallow TrenchIsolation，STI)以让相邻的深沟渠电容彼此绝缘相隔离，因而可有效缩小存储单元的尺寸，妥善利用芯片空间。
请参阅图1至图4，图1至图4为现有技术中制作深沟渠电容和浅沟隔离的示意图。如图1所示，半导体芯片10分为逻辑区域(logic area)16以及存储阵列区域(memory array area)14。图1中，半导体芯片10的存储阵列区域14内已制作有多个深沟渠电容18。一般而言，深沟渠电容18的制作是先在硅衬底12中，通过氧化硅层19和氮化硅层20所形成的硬掩模(hardmask)蚀刻出深沟渠开口(未示出)，然后利用砷硅玻璃(arsenic silicate glass，ASG)扩散技术，于开口的硅衬底12内形成埋入电极(buried plate)(未示出)，用来作为深沟渠电容18的储存电极(storage node)以储存电子或空穴，接着再利用沉积、热氧化等工艺，于开口内的硅衬底12表面形成电容介电层22，最后填入导电层当作电容下电极24，即形成深沟渠电容18，其中电容介电层22是为氧化硅、氮化硅、氧化硅(ONO)材质所构成，而电容下电极24则是多晶硅材质填入深沟渠开口(未示出)所形成。
接着，如图2所示，于氮化硅层20上涂布一光致抗蚀剂层，随后将光致抗蚀剂层以现有技艺的黄光工艺加以微影成像，并加以烘烤后形成定义有存储阵列区域14的浅沟隔离光致抗蚀剂开口30以及定义有逻辑区域16的浅沟隔离光致抗蚀剂开口32的光致抗蚀剂掩模28。
如图3所示，进行一等离子体干蚀刻工艺。例如将蚀刻机(etcher)设定为上电源功率600瓦(W)、下电源功率100瓦，并以每分钟通入80标准毫升(standard cubic centimeter per minute，sccm)的四氟化碳(CF4)作为反应气体，再利用光致抗蚀剂掩模28作为蚀刻掩模，经由浅沟隔离光致抗蚀剂开口30、32向下蚀刻氮化硅层20。接着，调整蚀刻机内的反应条件设定为上电源功率500瓦、下电源功率60瓦，并以每分钟通入18标准毫升的六氟化硫(SF6)作为反应气体，再另外通入每分钟14标准毫升的氧气(O2)和每分钟100标准毫升的氦气(He)帮助反应进行，继续利用浅沟隔离光致抗蚀剂开口30、32向下蚀刻氧化硅层19、硅衬底12、部分的电容下电极24以及部分的电容介电层22，以在存储阵列区域14中形成所需的浅沟隔离开口34，同时在逻辑区域16形成浅沟隔离开口36。值得一提的是，在蚀刻氧化硅层19、硅衬底12和部分深沟渠电容18结构时，可利用氦气去除蚀刻时产生的聚合物(polymer)，以避免聚合物影响蚀刻的效果。
最后，如图4所示，于存储阵列区域14的浅沟隔离开口34以及逻辑区域16的浅沟隔离开口36内填入沟渠绝缘材料，并利用化学机械抛光(CMP)工艺加以平坦化，即完成深沟渠电容18的浅沟隔离38的制作。
请参考图5，图5是现有技术中电容介电层蚀刻不完全的示意图。如图5所示，由于在形成浅沟隔离开口34时，必须先蚀刻掉氮化硅层20、氧化硅层19、硅衬底12、部分的电容下电极24以及部分的电容介电层22，才能于硅衬底12中蚀刻出浅沟隔离开口34。但是，因为电容介电层22是由氧化硅、氮化硅、氧化硅(ONO)材质所构成，然而用来当作深沟渠开口的蚀刻硬掩模也是由氮化硅所构成，所以对于氧化硅、氮化硅、氧化硅(ONO)材质的电容介电层22的蚀刻效果不佳，常常会发生有部分的电容介电层22蚀刻不完全的情况，造成电容介电层残留52，破坏了浅沟隔离开口34的制作。
此外，上述利用现有技术制作深沟渠电容和浅沟隔离的方法，是先制作深沟渠电容再形成浅沟隔离，但是，因为现有半导体芯片上逻辑区域以及存储阵列区域的浅沟隔离开口是通过相同蚀刻工艺一起制作，又逻辑区域欲形成浅沟隔离开口的区域仅存在有硅衬底，而存储阵列区域要形成浅沟隔离开口的区域却必须蚀刻掉部分结构复杂的深沟渠电容，所以更加使得浅沟隔离开口的等离子体蚀刻工艺控制不易，而发生电容介电层残留的现象，或是造成逻辑区域以及存储阵列区域在同时进行浅沟隔离开口蚀刻时，逻辑区域的浅沟隔离开口的蚀刻均匀度和位置受到严重影响，故需要通过繁复的计算机程式运算来修改蚀刻工艺，甚至须进行多道蚀刻步骤，才能分别完成逻辑区域以及存储阵列区域的浅沟隔离开口蚀刻工艺。
因为现有技术有上述的缺点，所以如何研发出一种较佳的蚀刻工艺来制作逻辑区域以及存储阵列区域的浅沟隔离开口，实为该领域的重要课题。
发明内容
本发明是提供一种制作深沟渠电容和蚀刻深沟渠开口的方法，以解决上述现有技术的问题。
本发明的优选实施例是提供一种制作深沟渠电容的方法，包括:提供一衬底，其上有氧化硅层、第一氮化硅层、浅沟隔离、第二氮化硅层；形成图案化多晶硅层于第二氮化硅层上；利用图案化多晶硅层进行蚀刻，以形成深沟渠开口；蚀刻去除图案化多晶硅层，同时蚀刻衬底以加深深沟渠开口；以及填入一电容结构于深沟渠开口中。
本发明的另一优选实施例是提供一种蚀刻深沟渠开口的方法，其是提供浅沟隔离于硅衬底、氧化硅层和氮化硅层的堆叠结构之间，以图案化多晶硅层当作掩模进行第一蚀刻工艺，同时蚀刻氮化硅层、氧化硅层、浅沟隔离和衬底以形成深沟渠开口。
相较于现有技术，本发明是先制作浅沟隔离再制作深沟渠电容，不同于现有技术先制作深沟渠电容再制作浅沟隔离的作法，所以本发明不会发生浅沟隔离开口有电容介电层残留的问题，所以，本发明无须像现有技术一样，通过多道蚀刻步骤或者计算机程式运算来修改蚀刻工艺。另外，本发明利用图案化多晶硅层作为同时蚀刻氧化硅层和两层氮化硅层的硬掩模，又利用去除图案化多晶硅层的工艺，以氮化硅层作为蚀刻硅衬底的硬掩模，使得深沟渠开口更深入硅衬底，不仅简化工艺，同时更使得本发明的深沟渠电容具有较大的电容面积。
附图说明
图1至图4为现有技术中制作深沟渠电容和浅沟隔离的示意图；
图5为现有技术中电容介电层蚀刻不完全的示意图；
图6至图9是本发明制作深沟渠开口的示意图；
图10是本发明中深沟渠开口的扫描式电子显微镜照片。
主要元件符号说明
10、60 半导体芯片
12、62 硅衬底
14、70 存储阵列区域
16、72 逻辑区域
18 深沟渠电容
19、64 氧化硅层
20、66、74 氮化硅层
22 电容介电层
24 电容下电极
28 光致抗蚀剂掩模
30、32 浅沟隔离光致抗蚀剂开口
34、36 浅沟隔离开口
38、68 浅沟隔离
52 介电层残留
76 图案化多晶硅层
82、84 深沟渠开口
具体实施方式
请参考图6至图9，图6至图9是本发明制作深沟渠开口的示意图。如图6所示，提供一衬底，例如一硅覆绝缘(SOI)衬底或一半导体芯片60，半导体芯片60分为逻辑区域72和存储阵列区域70，而逻辑区域72和存储阵列区域70都已具有浅沟隔离68。一般来说，浅沟隔离68的制作是先在半导体芯片60的硅衬底62上沉积氧化硅层64、氮化硅层66，再利用一光掩模和黄光蚀刻工艺，蚀刻出浅沟隔离68的开口后，再填入介电物质，并利用化学机械抛光(CMP)工艺完成了如图6所示的浅沟隔离68的制作。此为本领域技术人员所熟知，在此不多加赘述。
接着，如图7所示，在硅衬底62上依序沉积一氮化硅层74和一多晶硅层(未显示)，并涂布一光致抗蚀剂层(未显示)于该多晶硅层上，随后将此光致抗蚀剂层以现有黄光工艺加以微影成像，形成一定义有存储阵列区域70的深沟渠开口82的图案化光致抗蚀剂层(未显示)。此外，在另一优选实施例中，为了加强光致抗蚀剂层被曝光的效果，可以于多晶硅层上方再沉积一层底抗反射层(bottom anti reflective coating，BARC)(未显示)。
请继续参考图7，为了形成图案化多晶硅层76，需预先以摄氏15度至45度的温度烘烤用来作为多晶硅层蚀刻掩模的图案化光致抗蚀剂层，在蚀刻机内通入每分钟100至250标准毫升的溴化氢(HBr)、5至15标准毫升的六氟化硫、3至9标准毫升的四氟化碳作为蚀刻反应气体，而蚀刻机的上电源功率则维持为500至1500瓦的功率来进行蚀刻，利用氮化硅层74作为蚀刻停止层，以形成图案化多晶硅层76，待图案化多晶硅层76完成即可去除图案化光致抗蚀剂层(未显示)。
接着如图8所示，利用图案化多晶硅层76作为蚀刻氮化硅层74、66和氧化硅层64的硬掩模，亦即当作蚀刻深沟渠开口82的硬掩模。于蚀刻机内通入每分钟40至120标准毫升的四氟化碳、50至150标准毫升的三氟甲烷(CHF3)作为蚀刻反应气体，使得氮化硅层74、66、氧化硅层64、硅衬底62和浅沟隔离68皆被蚀刻掉，形成如图7的深沟渠开口82。值得一提的是，为加强深沟渠开口82的蚀刻效果，除了进行上述的蚀刻条件外，另外可接续再进行一利用每分钟55至165标准毫升的四氟化碳、每分钟35至105标准毫升的三氟甲烷(CHF3)作为蚀刻反应气体的蚀刻工艺，也就是利用更高浓度的四氟化碳去蚀刻氮化硅层74、66、氧化硅层64、硅衬底62和浅沟隔离68，以去除蚀刻产生的残余物并且使得深沟渠开口82被蚀刻得更深入。
请参考图9，随后再进行一干蚀刻工艺以去除图案化多晶硅层76并加深已经蚀刻出的深沟渠开口82。因为硅衬底62和图案化多晶硅层76是相同属性的材质，可被相同的干蚀刻工艺蚀刻，所以用来去除图案化多晶硅层76的干蚀刻工艺也可再同时蚀刻硅衬底62，以加深深沟渠开口82的深度。去除图案化多晶硅层76的干蚀刻工艺的蚀刻条件，是蚀刻机设定为上电源功率300至900瓦、下电源功率50至150瓦，并通入每分钟40至120标准毫升的四氟化碳作为反应气体，先进行一突破(break through)性质的蚀刻工艺，以去除之前蚀刻工艺所残留的含氮残留物，再将蚀刻机设定为上电源功率250至750瓦、下电源功率30至90瓦，并通入每分钟9至27标准毫升的六氟化硫作为反应气体，可加入每分钟7至21标准毫升的氧气加速反应进行，以蚀刻去除图案化多晶硅层76并加深深沟渠开口82。另外，在此阶段的干蚀刻工艺中，也可于蚀刻工艺进行至一阶段后，先利用氦气来去除蚀刻时产生的聚合物，再继续该蚀刻工艺以去除图案化多晶硅层76并加深深沟渠开口82形成深沟渠开口84，其中氦气可以避免蚀刻残余聚合物影响蚀刻效果。最后，深沟渠开口84可依照不同产品考量进行砷硅玻璃(arsenic silicate glass，ASG)扩散技术或离子注入等工艺，于深沟渠开口84的硅衬底62内形成埋入电极(buried plate)(未示出)，用来作为深沟渠电容的储存电极(storage node)以储存电子或空穴，接着再利用沉积、热氧化等工艺，于深沟渠开口84内的硅衬底62表面形成ONO等的电容介电层(未示出)并填入多晶硅层等导电层，形成深沟渠电容(未示出)。
值得一提的是，浅沟隔离68、氮化硅层66、74和图案化多晶硅层76在本优选实施例中皆有一适当的厚度范围，例如浅沟隔离68的厚度是3000埃至5000埃之间，氮化硅层66、74的厚度是1000埃至3000埃之间，而图案化多晶硅层76的厚度是1000埃至3000埃之间，其中氮化硅层74沉积在氮化硅层66和浅沟隔离68之上的目的，是因为深沟渠电容的制作包括化学机械抛光(chemical mechanical polish，CMP)步骤，若不再沉积氮化硅层74在氮化硅层66上方的话，氮化硅层66的厚度不足够供给深沟渠电容的化学机械抛光步骤抛光，所以必须再沉积一定厚度的氮化硅层74。又各层的厚度关系到蚀刻工艺中蚀刻的深度，故浅沟隔离68、氮化硅层66、74和图案化多晶硅层76各层的厚度需依照各工艺不同来设计，此处例举陈述的各数据范围仅为本发明的一优选实施例，用以说明本发明工艺的考量点，并非为本发明的唯一参数而局限本发明。
请参考图10，图10是本发明的深沟渠开口的扫描式电子显微镜照片。如图10所示，硅衬底62上方堆叠着氧化硅层64、氮化硅层66、74，而两个深沟渠开口84夹着一个浅沟隔离68，且因为本发明是先完成浅沟隔离68之后再蚀刻出深沟渠开口84所致，故完全没有发生电容介电层残留的现象。另外，本发明还利用图案化多晶硅层76作为同时蚀刻氧化硅层64和氮化硅层74、66的硬掩模，实为简化深沟渠开口蚀刻工艺的发明，因为本发明在去除图案化多晶硅层76时，又可利用氮化硅层74、66作为蚀刻硅衬底62的硬掩模，使得深沟渠开口82更深入硅衬底62中，简化工艺，同时更使得本发明的深沟渠电容具有较大的电容面积。
相较于现有技术，本发明是先制作浅沟隔离再制作深沟渠电容，不同于现有技术先制作深沟渠电容再制作浅沟隔离的作法，所以本发明不会发生浅沟隔离开口有电容介电层残留的问题，所以，本发明无须像现有技术一样，通过多道蚀刻步骤或者计算机程式运算来修改蚀刻工艺。另外，本发明利用图案化多晶硅层作为同时蚀刻氧化硅层和两层氮化硅层的硬掩模，又利用去除图案化多晶硅层的工艺，以氮化硅层作为蚀刻硅衬底的硬掩模，使得深沟渠开口更深入硅衬底，不仅简化工艺，同时更使得本发明的深沟渠电容具有较大的电容面积。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (22)
1.一种制作深沟渠电容的方法，包括:
提供一衬底，其上有氧化硅层、一第一氮化硅层、一浅沟隔离于该衬底、该氧化硅层、该第一氮化硅层之间；
形成一第二氮化硅层于该氧化硅层、该第一氮化硅层和该浅沟隔离上；
形成一图案化多晶硅层于该第二氮化硅层上；
利用该图案化多晶硅层对该第二氮化硅层、该第一氮化硅层、该氧化硅层、该浅沟隔离进行蚀刻，以形成一深沟渠开口；
蚀刻去除该图案化多晶硅层，并同时蚀刻该衬底以加深该深沟渠开口；以及
填入一电容结构于该深沟渠开口中。
2.如权利要求1所述的方法，其中形成该浅沟隔离的方法包括:
蚀刻该衬底、该氧化硅层、该第一氮化硅层；
填入一介电层；以及
施以一化学机械抛光工艺于该介电层。
3.如权利要求2所述的方法，其中该第一氮化硅层的厚度介于1000埃至3000埃之间。
4.如权利要求3所述的方法，其中该第二氮化硅层的厚度介于1000埃至3000埃之间。
5.如权利要求4所述的方法，其中该浅沟隔离的厚度介于3000埃至5000埃之间。
6.如权利要求5所述的方法，其中该图案化的多晶硅层的厚度介于1000埃至3000埃之间。
7.如权利要求1所述的方法，其中该图案化多晶硅层是通过一图案化光致抗蚀剂层作为一掩模而蚀刻完成。
8.如权利要求7所述的方法，其中利用该图案化光致抗蚀剂层作为该掩模蚀刻出该图案化多晶硅层的蚀刻工艺是以该第二氮化硅层作为一蚀刻停止层。
9.如权利要求1所述的方法，其中该电容结构包括:
一储存电极于该衬底中；
氧化硅、氮化硅、氧化硅介电层于该深沟渠开口内；以及
一导电层于该氧化硅、氮化硅、氧化硅介电层内。
10.一种蚀刻深沟渠开口的方法，是提供一浅沟隔离于一硅衬底、氧化硅层和一氮化硅层的堆叠结构之间，以一图案化多晶硅层当作一掩模进行一第一蚀刻工艺，同时蚀刻该氮化硅层、该氧化硅层、该浅沟隔离和该衬底以形成该深沟渠开口。
11.如权利要求10所述的方法，其中该图案化多晶硅层是通过一第二蚀刻工艺形成。
12.如权利要求11所述的方法，其中该第二蚀刻工艺包括一图案化光致抗蚀剂层作为一蚀刻掩模。
13.如权利要求12所述的方法，其中该第二蚀刻工艺包括利用四氟化碳、溴化氢、六氟化硫气体其中之一以及其组合来进行蚀刻。
14.如权利要求13所述的方法，其中该第二蚀刻工艺是利用该氮化硅层作为一蚀刻停止层。
15.如权利要求10所述的方法，其中该第一蚀刻工艺包括使用四氟化碳气体来进行蚀刻。
16.如权利要求10所述的方法，其中该第一蚀刻工艺包括使用三氟甲烷气体来进行蚀刻。
17.如权利要求10所述的方法，其中该第一蚀刻工艺包括使用四氟化碳和三氟甲烷气体来进行蚀刻。
18.如权利要求10所述的方法，其中该第一蚀刻工艺形成该深沟渠开口后包括进行一第三蚀刻工艺以去除该图案化多晶硅层。
19.如权利要求18所述的方法，其中该第三蚀刻工艺也蚀刻该硅衬底以加深该深沟渠开口。
20.如权利要求19所述的方法，其中该第三蚀刻工艺包括利用四氟化碳气体来进行蚀刻。
21.如权利要求19所述的方法，其中该第三蚀刻工艺包括利用六氟化硫气体来进行蚀刻。
22.如权利要求19所述的方法，其中该第三蚀刻工艺包括利用四氟化碳、六氟化硫气体来进行蚀刻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100051865A CN100468702C (zh) | 2006-01-13 | 2006-01-13 | 制作深沟渠电容和蚀刻深沟渠开口的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100051865A CN100468702C (zh) | 2006-01-13 | 2006-01-13 | 制作深沟渠电容和蚀刻深沟渠开口的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101000894A CN101000894A (zh) | 2007-07-18 |
| CN100468702C true CN100468702C (zh) | 2009-03-11 |
Family
ID=38692793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100051865A Active CN100468702C (zh) | 2006-01-13 | 2006-01-13 | 制作深沟渠电容和蚀刻深沟渠开口的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100468702C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102280402A (zh) | 2010-06-12 | 2011-12-14 | 上海华虹Nec电子有限公司 | 刻蚀和填充深沟槽的方法 |
| CN105679781B (zh) * | 2014-11-18 | 2018-09-07 | 中芯国际集成电路制造(上海)有限公司 | 电容的制造方法、以及cmos图像传感器的制造方法 |
-
2006
- 2006-01-13 CN CNB2006100051865A patent/CN100468702C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101000894A (zh) | 2007-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7344954B2 (en) | Method of manufacturing a capacitor deep trench and of etching a deep trench opening | |
| CN100539067C (zh) | 制造半导体装置的方法 | |
| US7033908B2 (en) | Methods of forming integrated circuit devices including insulation layers | |
| CN112466888B (zh) | 半导体器件结构中多晶硅材料填充及3d nand存储器制备方法 | |
| CN100394586C (zh) | 分离栅极快闪元件与其制造方法 | |
| KR20010062744A (ko) | 고선택비의 에칭이 가능한 드라이 에칭 방법 및 반도체장치의 제조 방법 | |
| US20030013270A1 (en) | High aspect ratio high density plasma (HDP) oxide gapfill method in a lines and space pattern | |
| KR100442962B1 (ko) | 반도체소자의 금속배선 콘택플러그 형성방법 | |
| CN100468702C (zh) | 制作深沟渠电容和蚀刻深沟渠开口的方法 | |
| JPH10294367A (ja) | 半導体装置の製造方法 | |
| CN115810578A (zh) | 半导体结构及其形成方法 | |
| CN100517648C (zh) | 用于蚀刻的系统和方法 | |
| US20220384191A1 (en) | Dynamic random access memory and method for forming the same | |
| US20220278107A1 (en) | Method for manufacturing semiconductor structure and same | |
| CN101521176B (zh) | 沟槽电容结构的制作方法 | |
| KR100480806B1 (ko) | 플래시 메모리 및 그의 제조 방법 | |
| KR20030048957A (ko) | 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법 | |
| CN1937204A (zh) | 沟槽电容结构及其制作方法 | |
| CN116193854A (zh) | 动态随机存取存储器及其形成方法 | |
| TWI284384B (en) | Method of manufacturing a capacitor deep trench and of etching a deep trench opening | |
| CN101118853A (zh) | 浮置栅极与非挥发性存储器的制造方法 | |
| KR20000003940A (ko) | 화학적기계적연마를 통한 폴리실리콘 플러그 형성방법 | |
| KR20050067566A (ko) | 반도체소자의 셀콘택 분리 방법 | |
| JP2002368131A (ja) | 活性領域と深トレンチの自動アライメント方法 | |
| KR20040060218A (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |