CN101118853A - 浮置栅极与非挥发性存储器的制造方法 - Google Patents
浮置栅极与非挥发性存储器的制造方法 Download PDFInfo
- Publication number
- CN101118853A CN101118853A CNA2006101084141A CN200610108414A CN101118853A CN 101118853 A CN101118853 A CN 101118853A CN A2006101084141 A CNA2006101084141 A CN A2006101084141A CN 200610108414 A CN200610108414 A CN 200610108414A CN 101118853 A CN101118853 A CN 101118853A
- Authority
- CN
- China
- Prior art keywords
- layer
- manufacture method
- mask layer
- isolation structure
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 51
- 238000007667 floating Methods 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 93
- 239000004020 conductor Substances 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000002955 isolation Methods 0.000 claims description 68
- 239000000463 material Substances 0.000 claims description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 238000001039 wet etching Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- 238000003701 mechanical milling Methods 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 239000004576 sand Substances 0.000 claims description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000000926 separation method Methods 0.000 abstract 4
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 230000008878 coupling Effects 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Element Separation (AREA)
Abstract
一种浮置栅极的制造方法，此方法例如是先提供基底，基底上已形成有介电层、第一导体层与掩模层。在掩模层、第一导体层、介电层与基底中形成多个隔离结构。之后，进行掩模层部分移除步骤，此步骤包括：移除部分掩模层，并且移除部分隔离结构，这些隔离结构的顶面高于第一导体层顶面。继而，移除剩余的掩模层。然后在基底上形成第二导体层，填满这些隔离结构之间的间隙。
Description
技术领域
本发明涉及一种半导体元件的制造方法，特别是涉及一种浮置栅极与非挥发性存储器的制造方法。
背景技术
在各种非挥发性存储器产品中，具有可进行多次数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失之优点的可电抹除且可程序只读存储器(EEPROM)，已成为个人计算机和电子设备所广泛采用的一种非挥发性存储器。
典型的可电抹除且可程序只读存储器以掺杂的多晶硅制作浮置栅极(floating gate)与控制栅极(control gate)。一般来说，浮置栅极与控制栅极之间的栅极耦合率(gate-coupling ratio，GCR)愈大，其操作所需的工作电压将愈低，而存储器的操作速度与效率会随之提高。由于栅极耦合率是指浮置栅极、控制栅极之间的电容值与存储器总电容值的比率，因此，增加浮置栅极与控制栅极之间的等效电容面积，将有助于增加栅极耦合率。
然而在集成电路持续追求高集成度的趋势下，存储器每一个存储单元所占的面积却因而必须缩减，元件的线宽同样随之缩小。如此一来，浮置栅极与控制栅极之间的栅极耦合率也会跟着下降，非挥发性存储器所需的操作电压将会被迫提高。这对于将非挥发性存储器应用在低耗能需求的可携式电子产品领域，相当不利。
此外，在基底上形成隔离结构的时候，由于基底的存储单元区的图案较密集，周边电路区的图案较稀疏，因此，在蚀刻沟槽以形成隔离结构的过程中，存储单元区的硬掩模层会比周边电路区的硬掩模层低。如此一来，填入沟槽中的二氧化硅会残留在存储单元区的硬掩模层上，而无法经由化学机械研磨工艺而移除，这将造成后续工艺上的麻烦。
故而，如何在有限的芯片面积下，利用简单的制造方法制作出具有高耦合率的非挥发性存储器，并且减轻存储单元区与周边电路区之间所发生的硬掩模层高度差的影响，将是目前极为重要的课题。
发明内容
鉴于此，本发明的目的就是提供一种浮置栅极与非挥发性存储器的制造方法，可以提高非挥发性存储器的栅极耦合率，增进存储器的操作效能。
本发明的另一目的就是提供一种浮置栅极与非挥发性存储器的制造方法，可以减轻存储单元区与周边电路区之间所发生的硬掩模层高度差的影响。
本发明提出一种浮置栅极的制造方法，此方法例如是先提供基底，基底上已形成有介电层、第一导体层与掩模层。在掩模层、第一导体层、介电层与基底中形成多个隔离结构。之后，进行掩模层部分移除步骤，此步骤包括：移除部分掩模层，以及移除部分隔离结构，这些隔离结构的顶面高于第一导体层顶面。继而，移除剩余的掩模层，并在基底上形成第二导体层，填满这些隔离结构之间的间隙。
上述浮置栅极的制造方法中，还包括在移除剩余的掩模层之前，重复上述掩模层部分移除步骤多数次。
上述浮置栅极的制造方法中，移除部分掩模层的方法包括湿式蚀刻法。
上述浮置栅极的制造方法中，移除部分隔离结构的方法包括以剩余的掩模层为掩模，进行湿式蚀刻法。
上述浮置栅极的制造方法中，还包括在形成第二导体层之后移除部分隔离结构，使隔离结构的顶面低于第二导体层顶面。
上述浮置栅极的制造方法中，形成第二导体层的方法包括先在基底上形成导体材料层，覆盖住这些隔离结构，然后移除这些隔离结构上的导体材料层。其中，移除这些隔离结构上的导体材料层的方法还包括以这些隔离结构为蚀刻终止层，进行化学机械研磨工艺。
上述浮置栅极的制造方法中，掩模层的厚度为1000埃左右。
上述浮置栅极的制造方法中，第一导体层的材料包括非晶硅，第二导体层的材料包括掺杂多晶硅，掩模层的材料包括氮化硅、碳化硅或氮碳化硅。
本发明提出一种非挥发性存储器的制造方法，先提供基底，基底上已形成有介电层、第一导体层与掩模层。在掩模层、第一导体层、介电层与基底中形成多个隔离结构。之后，进行掩模层部分移除步骤，此步骤包括：移除部分掩模层，并且以剩余的掩模层为掩模，移除部分隔离结构，这些隔离结构的顶面高于该第一导体层顶面。接着，移除剩余的掩模层，并在基底上形成第二导体层，填满这些隔离结构之间的间隙。然后在第二导体层上形成栅间介电层，再于基底上形成第三导体层。
上述非挥发性存储器的制造方法中，还包括在移除剩余的掩模层之前，重复掩模层部分移除步骤多数次。
上述非挥发性存储器的制造方法中，移除部分掩模层的方法包括湿式蚀刻法。
上述非挥发性存储器的制造方法中，移除部分隔离结构的方法包括湿式蚀刻法。
上述非挥发性存储器的制造方法中，还包括在形成第二导体层之后、形成栅间介电层之前，移除部分隔离结构，使隔离结构的顶面低于第二导体层顶面。
上述非挥发性存储器的制造方法中，形成第二导体层的方法包括：先在基底上形成导体材料层，覆盖住这些隔离结构，然后，移除这些隔离结构上的导体材料层。
上述非挥发性存储器的制造方法中，移除这些隔离结构上的导体材料层的方法还包括以隔离结构为蚀刻终止层，进行化学机械研磨工艺。
上述非挥发性存储器的制造方法中，掩模层的厚度为1000埃左右。
上述非挥发性存储器的制造方法中，掩模层的材料包括氮化硅、碳化硅或氮碳化硅，第一导体层的材料包括非晶硅，栅间介电层的材料包括氧化硅-氮化硅-氧化硅。
上述非挥发性存储器的制造方法，先移除部分掩模层，并以其为掩模来移除部分隔离结构，不但可以减轻现有因存储单元区与周边电路区的掩模层高度落差，所导致后续工艺上的影响，还可以增大浮置栅极的尺寸，提高浮置栅极与控制栅极之间的栅极耦合率。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举实施例，并结合附图作详细说明。
附图说明
图1A至图1F是展示本发明实施例的非挥发性存储器的制造流程的剖面图。
简单符号说明
100：基底
110：介电层
120、140、160：导体层
123、123a：掩模层
125：沟槽
130：隔离结构
131：凹陷
150：栅间介电层
具体实施方式
图1A至图1F是展示本发明实施例的非挥发性存储器的制造流程的剖面图。请先参照图1A，此非挥发性存储器的制造方法例如是先提供基底100，并在基底100上依次形成介电层110、导体层120与掩模层123。其中，基底100例如是硅基底。介电层110的材料例如是氧化硅，其形成方法例如是热氧化法或化学气相沉积法。在实施例中，介电层110的厚度约为120埃。导体层120的材料例如是非晶硅，其形成方法例如是化学气相沉积法。至于掩模层123的材料例如是氮化硅、碳化硅或氮碳化硅，其形成方法例如是化学气相沉积法。其中，掩模层123的厚度例如是1000埃。
之后，请继续参照图1A，移除部分掩模层123、导体层120、介电层110与基底100，以形成多个沟槽125。移除这些膜层的方法例如是先在掩模层123上形成一层图案的光致抗蚀剂层(未展示)，接着以此图案的光致抗蚀剂层为掩模，利用反应性离子蚀刻法移除裸露出的掩模层123，和其下方的导体层120、介电层110与基底100，然后再移除图案的光致抗蚀剂层以形成之。
继而，请参照图1B，在沟槽125中填入绝缘材料以形成隔离结构130。隔离结构130的形成方法例如是先在基底100上形成一层绝缘材料，绝缘材料例如是氧化硅，其形成方法例如是高密度等离子体化学气相沉积法。当然，刚沉积形成的绝缘材料会覆盖住掩模层123，因此需要以掩模层123为终止层，平坦化绝缘材料而形成顶面平坦的隔离结构130。平坦化绝缘材料的方法例如是化学机械研磨法或回蚀刻工艺。
然后，请参照图1C，进行掩模层部分移除步骤，此步骤例如是先移除部分掩模层123，使隔离结构130的部分侧壁裸露出来，继而再移除部分隔离结构130，在各隔离结构130两侧分别形成凹陷131，隔离结构130的顶面高于导体层120的顶面。
移除部分掩模层123的方法例如是湿式蚀刻法，其例如是以磷酸为蚀刻剂。而移除部分隔离结构130的方法例如是以剩余的掩模层123a为掩模，进行湿式蚀刻法以移除之，其例如是以氢氟酸为蚀刻剂。
在实施例中，可以是多次重复上述部分移除步骤，如此一来，则隔离结构130侧壁将会形成多个凹陷，进而可以加大后续浮置栅极的横向尺寸。另一方面，由于先移除了部分的掩模层123，因此可以减轻存储单元区与周边电路区掩模层123高度落差的影响，而提高化学机械研磨工艺的工艺余量。
接着，请参照图1D，在掩模层部分移除步骤之后，移除剩余的掩模层123，移除的方法例如是湿式蚀刻法。然后，在基底100上形成导体层140，填满隔离结构130之间的间隙与凹陷131。导体层140的材料例如是掺杂多晶硅，其形成方法例如是先在基底100上形成一层导体材料层(未展示)，覆盖住这些隔离结构130，然后移除这些隔离结构130上的导体材料层。其中，移除这些隔离结构130上的导体材料层的步骤例如是以这些隔离结构130为蚀刻终止层，利用化学机械研磨工艺以移除之。导体层140与导体层120即用以作为非挥发性存储器的浮置栅极。
接下来，请参照图1E，移除部分隔离结构130，使隔离结构130的顶面低于导体层140的顶面。移除部分隔离结构130的方法例如是干式蚀刻法或湿式蚀刻法。如此一来，则导体层140的部分侧壁便会裸露出来。也就是说，导体层140(浮置栅极)与后续完成的控制栅极之间的等效电容面积会因而增加。
之后，请参照图1F，在导体层140上形成一层栅间介电层150。栅间介电层150例如是由氧化硅-氮化硅-氧化硅堆栈而成的复合介电层，或者也可以是氧化硅、氮化硅等介电材料。这些介电材料如氧化硅、氮化硅的形成方法例如是化学气相沉积法。
尔后，在栅间介电层150上形成一层导体层160。导体层160的材料例如是掺杂多晶硅，其形成方法例如采用临场注入掺杂的方式，以化学气相沉积法形成之。这一层导体层160便是作为此非挥发性存储器的控制栅极。
至于后续完成此非挥发性存储器的方法，如形成源极、漏极、接触窗与导线等步骤，应为本领域的技术人员所熟知，在此不赘述。
上述实施例中，先移除部分掩模层123，而以其为掩模来移除部分隔离结构130，如此一来，将可以减轻现有因存储单元区与周边电路区的掩模层高度落差，而导致后续工艺上的问题，并且可以提高化学机械研磨工艺的工艺余量。
此外，由于在隔离结构130顶部两侧形成了凹陷131，因此加大了浮置栅极(导体层140)的横向尺寸。而移除部分隔离结构130，裸露出浮置栅极(导体层140)的侧壁，也会提升浮置栅极与控制栅极(导体层160)之间的电容面积，进而提高栅极耦合率，达到降低操作电压、增进非挥发性存储器效能的优点。
虽然本发明已以实施例揭示如上，然而其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，可对其进行些许的更动与修改，因此本发明的保护范围以所附权利要求所界定的为准。
Claims (22)
1.一种浮置栅极的制造方法，包括：
提供基底，该基底上已形成有介电层、第一导体层与掩模层；
在该掩模层、该第一导体层、该介电层与该基底中形成多个隔离结构；
进行掩模层部分移除步骤，该步骤包括：
移除部分该掩模层；
移除部分该隔离结构，该隔离结构的顶面高于该第一导体层顶面；
移除剩余的该掩模层；并且
在该基底上形成第二导体层，填满该隔离结构之间的间隙。
2.如权利要求1所述的浮置栅极的制造方法，还包括在移除剩余的该掩模层之前，重复该掩模层部分移除步骤多数次。
3.如权利要求1所述的浮置栅极的制造方法，其中移除部分该掩模层的方法包括湿式蚀刻法。
4.如权利要求1所述的浮置栅极的制造方法，其中移除部分该隔离结构的方法包括以剩余的该掩模层为掩模，进行湿式蚀刻法。
5.如权利要求1所述的浮置栅极的制造方法，还包括在形成该第二导体层之后，移除部分该些隔离结构，使该隔离结构的顶面低于该第二导体层顶面。
6.如权利要求1所述的浮置栅极的制造方法，其中形成该第二导体层的方法包括：
在该基底上形成导体材料层，覆盖住该些隔离结构；并且
移除该隔离结构上的该导体材料层。
7.如权利要求6所述的非挥发性存储器的制造方法，其中移除该隔离结构上的该导体材料层的方法还包括以该隔离结构为蚀刻终止层，进行化学机械研磨工艺。
8.如权利要求1所述的浮置栅极的制造方法，其中该掩模层的厚度为1000埃左右。
9.如权利要求1所述的浮置栅极的制造方法，其中该掩模层的材料包括氮化硅、碳化硅或氮碳化硅。
10.如权利要求1所述的浮置栅极的制造方法，其中该第一导体层的材料包括非晶硅。
11.如权利要求1所述的浮置栅极的制造方法，其中该第二导体层的材料包括掺杂多晶硅。
12.一种非挥发性存储器的制造方法，包括：
提供基底，该基底上已形成有介电层、第一导体层与掩模层；
在该掩模层、该第一导体层、该介电层与该基底中形成多个隔离结构；
进行掩模层部分移除步骤，该步骤包括：
移除部分该掩模层；
以剩余的该掩模层为掩模，移除部分该隔离结构，该隔离结构的顶面高于该第一导体层顶面；
移除剩余的该掩模层；
在该基底上形成第二导体层，填满该隔离结构之间的间隙；
在该第二导体层上形成栅间介电层；并且
在该基底上形成第三导体层。
13.如权利要求12所述的非挥发性存储器的制造方法，还包括在移除剩余的该掩模层之前，重复该掩模层部分移除步骤多数次。
14.如权利要求12所述的非挥发性存储器的制造方法，其中移除部分该掩模层的方法包括湿式蚀刻法。
15.如权利要求12所述的非挥发性存储器的制造方法，其中移除部分该隔离结构的方法包括湿式蚀刻法。
16.如权利要求12所述的非挥发性存储器的制造方法，还包括在形成该第二导体层之后、形成该栅间介电层之前，移除部分该隔离结构，使该隔离结构的顶面低于该第二导体层顶面。
17.如权利要求12所述的非挥发性存储器的制造方法，其中形成该第二导体层的方法包括：
在该基底上形成导体材料层，覆盖住该隔离结构；并且
移除该隔离结构上的该导体材料层。
18.如权利要求17所述的非挥发性存储器的制造方法，其中移除该隔离结构上的该导体材料层的方法还包括以该隔离结构为蚀刻终止层，进行化学机械研磨工艺。
19.如权利要求12所述的非挥发性存储器的制造方法，其中该掩模层的厚度为1000埃左右。
20.如权利要求12所述的非挥发性存储器的制造方法，其中该掩模层的材料包括氮化硅、碳化硅或氮碳化硅。
21.如权利要求12所述的非挥发性存储器的制造方法，其中该第一导体层的材料包括非晶硅。
22.如权利要求12所述的非挥发性存储器的制造方法，其中该栅间介电层的材料包括氧化硅-氮化硅-氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2006101084141A CN101118853A (zh) | 2006-08-02 | 2006-08-02 | 浮置栅极与非挥发性存储器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2006101084141A CN101118853A (zh) | 2006-08-02 | 2006-08-02 | 浮置栅极与非挥发性存储器的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101118853A true CN101118853A (zh) | 2008-02-06 |
Family
ID=39054886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006101084141A Pending CN101118853A (zh) | 2006-08-02 | 2006-08-02 | 浮置栅极与非挥发性存储器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101118853A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109767981A (zh) * | 2018-12-27 | 2019-05-17 | 上海华力微电子有限公司 | 台阶状ono薄膜的刻蚀方法 |
-
2006
- 2006-08-02 CN CNA2006101084141A patent/CN101118853A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109767981A (zh) * | 2018-12-27 | 2019-05-17 | 上海华力微电子有限公司 | 台阶状ono薄膜的刻蚀方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7344954B2 (en) | Method of manufacturing a capacitor deep trench and of etching a deep trench opening | |
| KR20150134995A (ko) | 반도체 소자의 제조 방법 | |
| CN100517637C (zh) | 形成半导体装置的隔离结构的方法 | |
| CN101599419B (zh) | 沟槽的形成方法 | |
| CN104752361A (zh) | 半导体结构的形成方法 | |
| KR20130134139A (ko) | 반도체 소자 및 그 형성 방법 | |
| CN101924078B (zh) | 快闪存储器的制造方法 | |
| CN103178019B (zh) | 嵌入式闪存的字线的制造方法 | |
| CN101414573A (zh) | 一种可改善微笑效应的沟槽隔离结构制作方法 | |
| CN101312148A (zh) | 浅沟渠隔离结构及浮置栅极的制作方法 | |
| CN105633021A (zh) | 半导体元件的制造方法 | |
| CN101118853A (zh) | 浮置栅极与非挥发性存储器的制造方法 | |
| CN101174576A (zh) | 隔离结构的制造方法 | |
| CN100508168C (zh) | 快闪存储器的制作方法 | |
| CN110416218B (zh) | 存储元件的制造方法 | |
| CN100468702C (zh) | 制作深沟渠电容和蚀刻深沟渠开口的方法 | |
| CN100517581C (zh) | 用于制造闪存单元的方法 | |
| CN100481391C (zh) | 快闪存储器及其制造方法 | |
| CN100481398C (zh) | 存储器的制造方法及半导体元件的制造方法 | |
| CN101005049A (zh) | 非挥发性存储器与浮置栅极层的制造方法 | |
| CN113066795B (zh) | 一种半导体器件及其制备方法 | |
| CN100444337C (zh) | 用于制造半导体装置的方法 | |
| CN101207029A (zh) | 浮置栅极的制造方法及存储器的制造方法 | |
| CN101179052A (zh) | 高耦合比的非挥发性存储器的制造方法 | |
| CN101005047A (zh) | 非挥发性存储器的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| AD01 | Patent right deemed abandoned | ||
| C20 | Patent right or utility model deemed to be abandoned or is abandoned |