CN100444337C - 用于制造半导体装置的方法 - Google Patents
用于制造半导体装置的方法 Download PDFInfo
- Publication number
- CN100444337C CN100444337C CNB2005100974480A CN200510097448A CN100444337C CN 100444337 C CN100444337 C CN 100444337C CN B2005100974480 A CNB2005100974480 A CN B2005100974480A CN 200510097448 A CN200510097448 A CN 200510097448A CN 100444337 C CN100444337 C CN 100444337C
- Authority
- CN
- China
- Prior art keywords
- substrate
- depression
- exposed
- device isolation
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 238000002955 isolation Methods 0.000 claims abstract description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 14
- 238000000059 patterning Methods 0.000 claims abstract description 9
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 4
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 4
- 239000011248 coating agent Substances 0.000 claims description 32
- 238000000576 coating method Methods 0.000 claims description 32
- 239000007789 gas Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 4
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract 5
- 239000006117 anti-reflective coating Substances 0.000 abstract 2
- 238000005516 engineering process Methods 0.000 description 15
- 238000003860 storage Methods 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical group [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002113 chemopreventative effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Plasma & Fusion (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
提供了一种用于制造半导体装置的方法。该方法包括：在基片上形成装置隔离层；在基片上顺序形成防反射涂层和光刻胶层；图案化防反射涂层和光刻胶层以暴露在其中形成金属氧化物半导体(MOS)晶体管的有源区的基片区；通过添加氧气，以高于所述装置隔离层的蚀刻速率的蚀刻速率，以预定厚度使所暴露的基片区凹陷，其中图案化步骤和凹陷步骤在同一室中进行。
Description
技术领域
本发明涉及用于制造半导体装置的方法；并且更具体地，涉及用于制造能有效延展金属氧化物半导体(MOS)晶体管沟道的半导体装置的方法。
背景技术
用以在基片上形成半导体电路的第一工艺是将装置相互隔离的装置隔离层的形成工艺。
最初，装置隔离层通过硅的局部氧化(LOCOS)方法而形成；然而，由于半导体装置的集成度已增加，装置隔离层已通过在集成上更有利的浅沟槽隔离(STI)方法而形成。
同时，由于半导体装置已高度集成，MOS晶体管的设计规则已减少，并且因此，栅图案的大小也已减小。相应地，沟道长度减少得更多，从而带来很多限制。
作为解决前述限制的方法之一，提出了一种方法，其使将在其中形成源/漏区的基片的部分凹陷并人工地增加沟道长度。
图1是说明用于制造半导体存储装置的传统方法的截面视图。
预定的沟槽区形成于基片10上，并且STI类型的装置隔离层11通过利用绝缘层来填充沟槽区而形成。此时，装置隔离层11使用高密度等离子体(HDP)以氧化物层而形成。
随后，防反射涂层12和光刻胶(photoresist)层13顺序沉积在基片10整个表面上。
在用于图案化氧化物层的室中，形成于MOS晶体管的源区即有源区中的防反射涂层12和光刻胶层13将被选择性地去除，存储节点接触塞将与所述有源区接触。
在用于图案化多晶硅的另一室中，通过经图案化的防反射涂层12和经图案化的光刻胶层13而暴露的基片区X被去除。假定基片区X与存储节点接触塞接触。
使基片区X凹陷的原因如下。由于半导体装置的集成度已增加，沟道长度由于减少的设计规则而减小。相应地，为解决很多限制，如刷新时间的减少，沟道长度需要通过使基片区X凹陷而人工地增加。
此时，在两个分离的室中执行图案化防反射涂层12和光刻胶层13的工艺以及使基片区X凹陷的工艺的原因是，因为如果在一个室中执行两个工艺，可出现其它问题。
首先，若以上两个工艺在同一室中执行以图案化氧化物层，由HDP氧化物层制成的装置隔离层11则可被过度蚀刻。若在被过度蚀刻的装置隔离层11上执行后清洗(post-cleaning)工艺，则个体装置隔离层11的高度变得低于有源区的高度。装置隔离层11降低的高度可导致缺点。
此时，存在高的可能性，即由于清洗工艺而引起的装置隔离层11的损坏所导致的高度差产生用于栅的多晶硅的残余或有效fOX高度(EFH)的改变，从而诱发半导体存储装置中的缺陷。
图2是说明通过以上传统方法所引起的前述限制的截面视图。高密度等离子体(HDP)氧化物层被用于形成装置隔离层21，并如所示，当在用于图案化氧化物层即HDP氧化物层的同一室中凹陷硅基片20时，HDP氧化物层被过度蚀刻。参考符号Y示出被过度蚀刻的装置隔离层21。
由于HDP氧化物层被过度蚀刻，可产生用于栅的多晶硅的残余，或可改变有效fox高度(EFH)。相应地，存在高的可能性，即所述残余或有效fox高度(EFH)的改变可成为用于在半导体存储装置中产生缺陷的因素。
此外，如果图案化防反射涂层22和光刻胶层23的工艺和使硅基片21凹陷的工艺在用于图案化多晶硅的同一室中执行，由于关于反射阻挡层12蚀刻比率的降级，不可能获得足够的蚀刻选择性。因此，防反射涂层12不能稳定地图案化。
相应地，当与存储节点接触塞接触的基片区基于传统方法而被凹陷时，可增加MOS晶体管的沟道长度，从而改进半导体装置的工作特性。然而，由于以上图案化工艺在两个分离的室中执行，当晶片从一个室移到另一室时，可产生粒子，并且需添加各种其它工艺，从而使制造工艺更复杂。
发明内容
因而，本发明的目的是提供一种用于制造半导体装置的方法，其通过在一个室中执行存储节点接触塞将连接到的基片所采用的凹陷工艺来减少工艺步骤。
根据本发明的一个方面，提供了用于制造半导体装置的方法，包括：在基片上形成装置隔离层；在基片上顺序形成防反射涂层和光刻胶层；图案化防反射涂层和光刻胶层以暴露在其中形成金属氧化物半导体(MOS)晶体管的有源区的基片区；通过添加氧气，以高于所述装置隔离层的蚀刻速率的蚀刻速率，以预定厚度使所暴露的基片区凹陷，其中图案化步骤和凹陷步骤在同一室中进行。
附图说明
关于以下结合附图给出的优选实施例的描述，本发明的以上及其它目的和特征将变得更好理解，其中：
图1是说明用于制造半导体存储装置的传统方法的截面视图；
图2是说明由用于制造半导体存储装置的传统方法所引起的限制的截面视图；以及
图3是说明根据本发明特定实施例用于制造半导体存储装置的方法的截面视图。
具体实施方式
下文中，将参考附图提供对本发明优选实施例的详细描述。
图3是说明根据本发明特定实施例用于制造半导体存储装置的方法的截面视图。应注意，相同的参考数字用于图2中所述的同一元素。
参考图3，首先，多个预定的沟槽区形成于基片20上，并且然后，所述沟槽区被填充以绝缘层，从而形成浅沟槽隔离(STI)类型的装置隔离层21。装置隔离层21包括使用高密度等离子体(HDP)的氧化物层。
防反射涂层22和光刻胶层23沉积在基片20的整个表面上。
在用于图案化氧化物层的室中，在MOS晶体管源/漏区中的防反射涂层22和光刻胶层23被选择性地去除，所述MOS晶体管源/漏区即将与存储节点接触塞接触的有源区。
在以上同一室中，执行将与存储节点接触的基片区A所经受的凹陷工艺。如在传统方法中所解释的，如果在用于图案化氧化物层的室中使基片凹陷，HDP氧化物层将被过度蚀刻。参考符号B示出所述HDP氧化物层被过度蚀刻。因此，通常需要在另一不同的室中执行以上凹陷工艺。
使基片区A凹陷的原因如下。因为半导体存储装置的集成度已增大，沟道长度也已减小。相应地，为了解决由刷新时间减少所引起的很多限制，通过使基片区A凹陷，沟道长度已人工地被增加。
尽管根据本发明特定实施例在用于图案化氧化物层的同一室内执行所述凹陷工艺，工艺条件应被设置以不将HDP氧化物层蚀刻到其最大范围。
此时，经蚀刻的装置隔离层21的高度被形成得高于基片20的有源区的高度。因此，尽管装置隔离层21的预定部分被后清洗工艺所损坏，装置隔离层21的高度应保持与经凹陷的基片20的有源区的高度相同。
更详细地关于在用于图案化氧化层的室中所执行的工艺，防反射涂层22通过使用射频(RF)等离子体设备而图案化。
随后，关于基片20的蚀刻速率被设置得比关于HDP氧化物层的蚀刻速率更快。因此，在使基片20凹陷的工艺期间，有可能防止HDP氧化物层的过度蚀刻。
使基片20凹陷所需的工艺条件如下表1：
表1
当所述工艺基于表1所示的工艺条件而被执行时，尤其当用于形成装置隔离层21的HDP氧化物层的蚀刻速率比硅基片20的蚀刻速率相对更低时，有可能防止装置隔离层21的损坏。
通过使用为硅蚀刻气体的四氟甲烷(CF4)气体和三氟甲烷(CHF3)气体的氟组(fluorine group)，连同添加氧(O2)气，表1中所示工艺条件被设置以控制氧化物层和硅基片20的凹陷比，所述氧化物层即HDP氧化物层。
由HDP氧化物层制成的装置隔离层21对硅基片20的蚀刻比应保持在约1∶1.5到约1∶2.5之间。此外，尽管CF4气体和CHF3气体优选地以约7份CF4对约1份CHF3的比来混合，也可能以约2∶1及约10∶1之间的比来混合CF4气体和CHF3气体。约5sccm到约30sccm的O2气体被添加。
此外，优选的是使用如表1所示的RF等离子体功率和室压；然而，可使用范围从约200W到约700W的RF等离子体功率以及范围从约25mT到约350mT的室压。
CF4气体和CHF3气体的氟离子与氧化物层内的硅(Si)和硅基片20内的Si起反应，所述氧化物层即HDP氧化物层，从而，以易挥发的SixFy形式而被蚀刻。
典型地，硅-硅(Si-Si)具有比氧化硅(SiO2)更坚固的晶格结构，并且因此，Si-Si比SiO2蚀刻得慢。然而，根据本发明的特定实施例，在凹陷工艺期间以适当量添加了氧(O2)气。结果，削弱了SiO2和氟组间的反应，从而，减小了装置隔离层21的蚀刻速率。
即，当O2气体的流量增加时，硅的蚀刻比得以保持；然而，基于氧化物的装置隔离层21的蚀刻比减小。
与通常在两个室中执行的传统凹陷工艺相比，以上所具体化的使将与存储节点接触塞接触的基片区凹陷的工艺可在一个室中执行。相应地，工艺步骤大大减少，从而，减少了半导体装置制造工艺的成本和时间。
本发明所包含的主题涉及2004年12月28日提交于韩国专利局的韩国专利申请No.KR 2004-0114172，其全部内容在此引入作为参考。
尽管已关于某些优选实施例对本发明给予了描述，但对于本领域的技术人员将显而易见的是，可进行各种变化和修改而不背离所附权利要求中所限定的本发明的精神和范围。
Claims (8)
1.一种用于制造半导体装置的方法，包括：
在基片上形成装置隔离层；
在所述基片上顺序形成防反射涂层和光刻胶层；
图案化所述防反射涂层和所述光刻胶层以暴露在其中形成金属氧化物半导体(MOS) 晶体管的有源区的基片区；以及
通过添加氧气，以高于所述装置隔离层的蚀刻速率的蚀刻速率，以预定厚度使所暴露的基片区凹陷，
其中图案化步骤和凹陷步骤在同一室中进行。
2.如权利要求1的方法，其中在所述基片上形成的所述装置隔离层是基于氧化物的层。
3.如权利要求1的方法，其中所述被暴露的基片区的凹陷通过使用四氟甲烷(CF4)气体和三氟甲烷(CHF3)气体而执行。
4.如权利要求1的方法，其中所述氧(O2)气以范围从5sccm到30sccm的量而被添加。
5.如权利要求1的方法，其中在所述被暴露的基片区的凹陷期间，所述装置隔离层对所述基片的蚀刻比保持在1∶1.5和1∶2.5之间。
6.如权利要求1的方法，其中在所述被暴露的基片区的凹陷期间，CF4气体对CHF3气体的比在2∶1和10∶1之间。
7.如权利要求1的方法，其中所述被暴露的基片区的凹陷通过使用范围从200W到700W的等离子体功率而执行。
8.如权利要求1的方法，其中所述被暴露的基片区的凹陷以范围从25mT到350mT的室压而执行。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040114172A KR100733429B1 (ko) | 2004-12-28 | 2004-12-28 | 반도체 장치의 제조방법 |
| KR1020040114172 | 2004-12-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1822335A CN1822335A (zh) | 2006-08-23 |
| CN100444337C true CN100444337C (zh) | 2008-12-17 |
Family
ID=36612307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100974480A Expired - Fee Related CN100444337C (zh) | 2004-12-28 | 2005-12-28 | 用于制造半导体装置的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7790620B2 (zh) |
| JP (1) | JP2006191020A (zh) |
| KR (1) | KR100733429B1 (zh) |
| CN (1) | CN100444337C (zh) |
| TW (1) | TWI271818B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102482061B1 (ko) | 2016-12-16 | 2022-12-27 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6153494A (en) * | 1999-05-12 | 2000-11-28 | Taiwan Semiconductor Manufacturing Company | Method to increase the coupling ratio of word line to floating gate by lateral coupling in stacked-gate flash |
| US6194285B1 (en) * | 1999-10-04 | 2001-02-27 | Taiwan Semiconductor Manufacturing Company | Formation of shallow trench isolation (STI) |
| US20010046775A1 (en) * | 2000-05-23 | 2001-11-29 | Dae-Hee Weon | Method for forming semiconductor device to prevent electric field concentration from being generated at corner of active region |
| US20030042465A1 (en) * | 2001-08-30 | 2003-03-06 | Micron Technology, Inc. | Etchant gas composition |
| CN1404128A (zh) * | 2001-09-06 | 2003-03-19 | 旺宏电子股份有限公司 | 一种浅沟槽的形成方法 |
| CN1549324A (zh) * | 2003-05-23 | 2004-11-24 | 上海宏力半导体制造有限公司 | 可减少角落凹陷的沟道式隔离组件的形成方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100213212B1 (ko) | 1996-08-30 | 1999-08-02 | 윤종용 | 식각방법 |
| KR100312656B1 (ko) * | 1999-12-16 | 2001-11-03 | 박종섭 | 비씨-에스오아이 소자의 제조방법 |
| JP3538108B2 (ja) * | 2000-03-14 | 2004-06-14 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| KR100831978B1 (ko) * | 2002-07-19 | 2008-05-26 | 주식회사 하이닉스반도체 | 반사방지막을 이용한 비트라인콘택홀 형성 방법 |
| KR100474508B1 (ko) * | 2002-11-07 | 2005-03-11 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
| US7012027B2 (en) * | 2004-01-27 | 2006-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Zirconium oxide and hafnium oxide etching using halogen containing chemicals |
-
2004
- 2004-12-28 KR KR1020040114172A patent/KR100733429B1/ko not_active IP Right Cessation
-
2005
- 2005-12-12 JP JP2005357739A patent/JP2006191020A/ja active Pending
- 2005-12-14 TW TW094144181A patent/TWI271818B/zh not_active IP Right Cessation
- 2005-12-20 US US11/311,985 patent/US7790620B2/en not_active Expired - Fee Related
- 2005-12-28 CN CNB2005100974480A patent/CN100444337C/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6153494A (en) * | 1999-05-12 | 2000-11-28 | Taiwan Semiconductor Manufacturing Company | Method to increase the coupling ratio of word line to floating gate by lateral coupling in stacked-gate flash |
| US6194285B1 (en) * | 1999-10-04 | 2001-02-27 | Taiwan Semiconductor Manufacturing Company | Formation of shallow trench isolation (STI) |
| US20010046775A1 (en) * | 2000-05-23 | 2001-11-29 | Dae-Hee Weon | Method for forming semiconductor device to prevent electric field concentration from being generated at corner of active region |
| US20030042465A1 (en) * | 2001-08-30 | 2003-03-06 | Micron Technology, Inc. | Etchant gas composition |
| CN1404128A (zh) * | 2001-09-06 | 2003-03-19 | 旺宏电子股份有限公司 | 一种浅沟槽的形成方法 |
| CN1549324A (zh) * | 2003-05-23 | 2004-11-24 | 上海宏力半导体制造有限公司 | 可减少角落凹陷的沟道式隔离组件的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200623315A (en) | 2006-07-01 |
| US7790620B2 (en) | 2010-09-07 |
| US20060141797A1 (en) | 2006-06-29 |
| KR20060075392A (ko) | 2006-07-04 |
| KR100733429B1 (ko) | 2007-06-29 |
| CN1822335A (zh) | 2006-08-23 |
| JP2006191020A (ja) | 2006-07-20 |
| TWI271818B (en) | 2007-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6207532B1 (en) | STI process for improving isolation for deep sub-micron application | |
| KR100459724B1 (ko) | 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법 | |
| CN100440517C (zh) | 具有增加的沟道长度的半导体器件及其制造方法 | |
| US8377829B2 (en) | Method of manufacturing a capacitor deep trench and of etching a deep trench opening | |
| US5930644A (en) | Method of forming a shallow trench isolation using oxide slope etching | |
| CN100530681C (zh) | 具有阶梯栅的半导体器件及其制造方法 | |
| CN100444337C (zh) | 用于制造半导体装置的方法 | |
| KR20060094707A (ko) | 반도체 소자의 패턴 형성방법 | |
| US6924217B2 (en) | Method of forming trench in semiconductor device | |
| KR101032115B1 (ko) | 반도체 소자의 플러그 형성방법 | |
| KR100451494B1 (ko) | 반도체소자의소자분리막형성방법 | |
| KR20050012584A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100682189B1 (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR100608328B1 (ko) | 반도체 소자의 제조방법 | |
| KR100876874B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100606915B1 (ko) | 반도체 소자의 격리막 형성방법 | |
| TW202213628A (zh) | 減少淺溝渠隔離結構邊緣凹陷的方法 | |
| KR100456530B1 (ko) | 반도체 소자의 샬로우 트렌치 아이솔레이션 형성 방법 | |
| CN101118853A (zh) | 浮置栅极与非挥发性存储器的制造方法 | |
| KR20060113297A (ko) | 에스티에이알 공정을 이용한 반도체장치의 제조방법 | |
| CN101207030A (zh) | 浮置栅极的制造方法及存储器的制造方法 | |
| KR20050019616A (ko) | 집적 회로 소자 리세스 트랜지스터의 제조방법 및 이에의해 제조된 집적 회로 소자의 리세스 트랜지스터 | |
| KR20050022169A (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| KR20050011870A (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| JPH11186521A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081217 Termination date: 20131228 |