TW202213628A - 減少淺溝渠隔離結構邊緣凹陷的方法 - Google Patents
減少淺溝渠隔離結構邊緣凹陷的方法 Download PDFInfo
- Publication number
- TW202213628A TW202213628A TW109132833A TW109132833A TW202213628A TW 202213628 A TW202213628 A TW 202213628A TW 109132833 A TW109132833 A TW 109132833A TW 109132833 A TW109132833 A TW 109132833A TW 202213628 A TW202213628 A TW 202213628A
- Authority
- TW
- Taiwan
- Prior art keywords
- shallow trench
- oxide layer
- trench isolation
- isolation structure
- substrate
- Prior art date
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
一種減少淺溝渠隔離結構邊緣凹陷的方法,包含提供一基底,該基底上具有多個主動區、位於該些主動區上的氧化層以及介於該些主動區之間的淺溝渠隔離結構、以及進行一濕蝕刻製程移除該氧化層,其中該濕蝕刻製程為將該基底浸泡在完全靜止不流動的蝕刻液中。
Description
本發明與一種半導體製程有關,更具體言之,其係關於一種可減少淺溝渠隔離結構邊緣處的邊緣凹陷(divot)的方法。
在250奈米以下的半導體電路製程中,傳統的局部矽氧化(LOCOS)方法因為其鳥嘴效應以及表面不平整的問題,其通常會以淺溝渠隔離方法來取代。然而,儘管淺溝渠隔離結構(STI)可以增強半導體元件的整合度,它同時也衍生出了一些需要解決的問題,以避免其在電性與對元件的隔離效能方面的劣化。
習知技術中,如第1圖所示,在移除淺溝渠隔離結構10鄰近的主動區20上的墊氧化層與墊氮化層以及進行濕蝕刻製程移除後續主動區20上所形成的犧牲性氧化層步驟期間,淺溝渠隔離結構10的邊緣部位容易受到過度蝕刻而產生邊緣凹陷(divot)30特徵。當閘極結構越過淺溝渠隔離結構10的邊界時,該閘極導體部位會陷入該邊緣凹陷30中,導致該部位的局部電場增加並過早誘發該元件邊緣處的電晶體特性,這樣會導致次臨界區域的Id-Vg對數曲線出現突峰(hump)現象。再者,隨著該邊緣凹陷30部位的擴大,後續在閘極製作期間閘極材料容易殘留在該邊緣凹陷30中。
上述現象會隨著半導體元件尺寸的微縮與通道寬度的減少而變得更加明顯,對元件的臨界電壓與汲極飽和電流造成影響。故此,本領域的技術人士仍須進一步改良現有的淺溝渠隔離方法,以解決上述淺溝渠隔離結構邊緣凹陷的習知問題。
有鑑於前述淺溝渠隔離結構的邊緣凹陷(divot)特徵會影響元件電性的習知問題,本發明特此提出了一種新穎的半導體製程,其透過改變濕蝕刻製程的做法來減少淺溝渠隔離製程期間蝕刻製程對於淺溝渠隔離結構的影響。
本發明的目的為提出一種減少淺溝渠隔離結構邊緣凹陷的方法,其步驟包含提供一基底,該基底上具有多個主動區、位於該些主動區上的氧化層以及介於該些主動區之間的淺溝渠隔離結構、以及進行一濕蝕刻製程移除該氧化層,其中該濕蝕刻製程為將該基底浸泡在完全靜止不流動的蝕刻液中。
本發明的這類目的與其他目的在閱者讀過下文中以多種圖示與繪圖來描述的較佳實施例之細節說明後應可變得更為明瞭顯見。
現在下文將詳細說明本發明的示例性實施例,其會參照附圖示出所描述之特徵以便閱者理解並實現技術效果。閱者將可理解文中之描述僅透過例示之方式來進行,而非意欲要限制本案。本案的各種實施例和實施例中彼此不衝突的各種特徵可以以各種方式來加以組合或重新設置。在不脫離本發明的精神與範疇的情況下,對本案的修改、等同物或改進對於本領域技術人員來說是可以理解的,並且旨在包含在本案的範圍內。
閱者應能容易理解,本案中的「在…上」、「在…之上」和「在…上方」的含義應當以廣義的方式被解讀,以使得「在…上」不僅表示「直接在」某物「上」而且還包括在某物「上」且其間有居間特徵或層的含義,並且「在…之上」或「在…上方」不僅表示「在」某物「之上」或「上方」的含義,而且還可以包括其「在」某物「之上」或「上方」且其間沒有居間特徵或層(即,直接在某物上)的含義。
此外,諸如「在…之下」、「在…下方」、「下部」、「在…之上」、「上部」等空間相關術語在本文中為了描述方便可以用於描述一個元件或特徵與另一個或多個元件或特徵的關係,如在附圖中示出的。
如本文中使用的,術語「基底」是指向其上增加後續材料的材料。可以對基底自身進行圖案化。增加在基底的頂部上的材料可以被圖案化或可以保持不被圖案化。此外,基底可以包括廣泛的半導體材料,例如矽、鍺、砷化鎵、磷化銦等。或者,基底可以由諸如玻璃、塑膠或藍寶石晶圓的非導電材料製成。
如本文中使用的,術語「層」是指包括具有厚度的區域的材料部分。層可以在下方或上方結構的整體之上延伸,或者可以具有小於下方或上方結構範圍的範圍。此外,層可以是厚度小於連續結構的厚度的均質或非均質連續結構的區域。例如,層可以位於在連續結構的頂表面和底表面之間或在頂表面和底表面處的任何水平面對之間。層可以水準、豎直和/或沿傾斜表面延伸。基底可以是層,其中可以包括一個或多個層,和/或可以在其上、其上方和/或其下方具有一個或多個層。層可以包括多個層。例如,互連層可以包括一個或多個導體和接觸層(其中形成觸點、互連線和/或通孔)和一個或多個介電層。
現在下文的實施例將根據第2圖至第9圖所示的截面結構來說明本發明的淺溝渠隔離結構的製作方法。須注意本發明的重點在於說明並解決淺溝渠隔離結構(STI)與主動區交界處的邊緣凹陷(divot)問題,為了避免模糊焦點之故,圖中僅會示出淺溝渠隔離結構與主動區等部件,半導體製程中會形成的其他部件,如閘極、接觸件以及金屬導線等,在圖中將不予示出。
首先請參照第2圖,本發明的半導體製程從基底開始進行。首先提供一基底100,如一p型摻雜的單晶矽基底,其上可劃分有不同的區域,如邏輯區域與記憶單元區域等。基本上,各個不同區域上都會為其元件或功能部件界定出個別的主動區,並透過製作出淺溝渠隔離結構來分隔該些主動區。為了要界定出主動區,首先在基底100上依序形成一墊氧化層102與一墊氮化層104。墊氧化層102的材質為氧化矽,其可以熱氧化方式形成,墊氮化層104的材質為氮化矽,其可以任何可用的沉積方式形成。其中,墊氧化層102係作為墊氮化層104與基底100之間的應力緩衝層,也可在後續製程中作為蝕刻停止層之用,墊氮化層104則將在後續製程中作為研磨停止層之用。
請參照第3圖。在墊氧化層102與墊氮化層104形成後,接下來進行一光刻製程圖案化基底100、墊氧化層102以及墊氮化層104,以形成多個由溝渠108分隔的主動區。此光刻製程可為異向性蝕刻製程,如一反應性離子蝕刻(RIE)製程,其步驟包含先在墊氮化層104上依序形成一硬遮罩層以及界定有主動區圖案的光阻(未圖示),之後以該光阻為蝕刻遮罩蝕刻該硬遮罩層將主動區圖案轉移到該硬遮罩層,最後再以該硬遮罩層為蝕刻遮罩蝕刻下方的基底100、墊氧化層102以及墊氮化層104,如此形成溝渠108以及由該些溝渠108所分隔界定出的主動區106。
請參照第4圖。在形成溝渠108以及界定出主動區106之後,接下來在溝渠108中填入介電材質來形成淺溝渠隔離結構110。填入的介電材質可選用四乙氧基矽烷(TEOS)或未摻雜矽玻璃(USG),其可透過高密度電漿化學氣相沉積(HDP-CVD)製程來沉積並填滿各個溝渠108,之後再以墊氮化層104為研磨停止層進行一化學機械平坦化(CMP)製程移除位於墊氮化層104的高度以上多餘的介電材質以及前述步驟中可能形成的硬遮罩層,如此形成僅位於溝渠108中的淺溝渠隔離結構110。
請參照第5圖。在淺溝渠隔離結構110形成後,接下來移除淺溝渠隔離結構110之間的墊氮化層104,其可透過使用對氮化矽有蝕刻選擇性的熱磷酸為蝕刻液的濕蝕刻製程來為之。墊氮化層104移除後淺溝渠隔離結構110看起來是從基底面突出,其間形成有凹槽111並裸露出下方的墊氧化層102。
在某些實施例的場合,墊氧化層102會被移除並形成新的犧牲性氧化層來在後續製程中發揮作用。請參照第6圖。在墊氮化層104移除後,接下來移除淺溝渠隔離結構110之間裸露出的墊氧化層102,其可透過使用對氧化矽有蝕刻選擇性的稀釋氫氟酸(HF)為蝕刻液的濕蝕刻製程來為之,以避免對下方的主動區基底100造成損傷。由於在一般情況下,淺溝渠隔離結構110同樣也是採用以氧化矽為主的材質,此移除墊氧化層102的濕蝕刻製程同樣也會以等向性的方式移除部分周遭的淺溝渠隔離結構110。故此,此濕蝕刻製程過後,除了墊氧化層102被移除裸露出下方的基底100外,淺溝渠隔離結構110突出於基底100之上的角落邊緣部位也會受到蝕刻而呈現如圖中所示的凹陷,在此步驟中即有可能產生些微的邊緣凹陷(divot)缺陷特徵。
請參照第7圖。墊氧化層102移除後,基底100的上方會形成一層新的犧牲性氧化層112來移除基底100表面上的損傷和缺陷,有助於後續生成高品質的閘極氧化層,並作為一阻擋層避免後續進行離子佈植製程時發生通道穿隧效應。犧牲性氧化層112可以採用快速熱氧化製程或是臨場蒸氣生成製程來形成,其僅會形成在裸露的基底100表面上。
請參照第8圖。在犧牲性氧化層112形成後,接著進行一離子佈植製程在各個主動區106中界定出預定的摻雜區106a,例如在p型摻雜的單晶矽基底中佈植磷離子或砷離子來形成n型摻雜區或井區,其可包含高溫的爐管製程來擴散離子與回火修補晶格斷鍵。
請參照第9圖。在摻雜區106a形成後,與移除墊氧化層102的步驟相同,進行一濕蝕刻製程移除犧牲性氧化層112,其可使用對氧化矽有蝕刻選擇性的稀釋氫氟酸(HF)為蝕刻液的濕蝕刻製程來為之,以避免對下方的主動區基底100造成損傷。同樣地,此濕蝕刻製程同樣也會移除部分周遭氧化矽材質的淺溝渠隔離結構110。故此,在此步驟中即有可能產生或是加劇已有的邊緣凹陷(divot)缺陷特徵。
接下來請參照第10圖,其為習知技術與本發明的製作方法在邊緣凹陷部位的差異的截面示意圖。如前文說明所述,由於淺溝渠隔離結構110與墊氧化層102/犧牲性氧化層112都是採用氧化矽材質,上述的氧化層移除步驟不可避免地會移除非預定的淺溝渠隔離結構110部位,造成如圖中所示位淺溝渠隔離結構110與主動區106交界處的邊緣凹陷114缺陷,此邊緣凹陷114會造成後續所形成的元件電性發生突峰(hump)現象並對元件的臨界電壓(Vt)與汲極飽和電流(Ids)產生影響。特別是在淺溝渠隔離結構110與墊氧化層102/犧牲性氧化層112分別採用CVD與熱氧化等不同製程方式形成的場合,移除氧化層的濕蝕刻製程對兩者的蝕刻選擇比會變大,不容易控制蝕刻製程的參數與時間,使得此濕蝕刻製程會移除更多量的淺溝渠隔離結構110,造成邊緣凹陷114與周遭基底面的高低差加劇。
為了解決上述問題,本發明透過改變移除氧化層的濕蝕刻製程的做法,在該濕蝕刻製程時基底100(如晶圓)浸泡在蝕刻液(如稀釋氫氟酸)中的期間使得蝕刻液保持完全靜止、不流動,此舉有別於習知技術中濕蝕刻製程會開啟溢流模式使得蝕刻液在蝕刻槽中循環流動不同。如第10圖所示,第10圖的左半圖為習知技術中開啟溢流模式使蝕刻液循環流動的示意圖,從圖中可以看到在溢流模式下墊氧化層102/犧牲性氧化層112與淺溝渠隔離結構110表面上的蝕刻製程副產物116,如四氟矽酸、六氟矽酸或水等,會被溢流循環動作下的蝕刻液迅速帶走,如同圖中的箭頭方向所示。這類副產物116在此濕蝕刻製程中具有保護表面的效果,故此,在副產物被從蝕刻表面高速排除的環境下,淺溝渠隔離結構110容易受到過度蝕刻,使得邊緣凹陷114缺陷擴大加劇。
另一方面,在本發明實施例中,如第10圖的右半圖所示,完全靜止不流動狀態下的蝕刻液不會帶走蝕刻表面產生的副產物116,副產物116只會透過自然的擴散動力離開或接近蝕刻表面,如圖中的箭頭方向所示。這樣模式下的副產物116比較容易累積在蝕刻表面,特別是邊緣凹陷114部位,使得該部位由於副產物116的屏蔽而蝕刻速率變得較慢。如此,可以降低該濕蝕刻製程對於淺溝渠隔離結構110與墊氧化層102/犧牲性氧化層112的蝕刻選擇比,使得製程參數更好控制,最小化甚至避免淺溝渠隔離結構110邊緣凹陷114的形成。可以看到採用本發明方法所形成的邊緣凹陷114深度d2會小於採用習知做法所形成的邊緣凹陷114深度d1。
此外,在其他實施例中,除了濕蝕刻製程中不開啟蝕刻液溢流循環的做法,還可以透過一些做法來額外減少製程期間蝕刻液擾動,例如在蝕刻槽中安裝特定的導流鰭片來舒緩擾流等。這類做法都有助於減少淺溝渠隔離結構邊緣凹陷的產生。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
10:淺溝渠隔離結構
20:主動區
30:邊緣凹陷
100:基底
102:墊氧化層
104:墊氮化層
106:主動區
106a:摻雜區
108:溝渠
110:淺溝渠隔離結構
111:凹槽
112:犧牲性氧化層
114:邊緣凹陷
116:副產物
d1, d2:深度
本說明書含有附圖併於文中構成了本說明書之一部分,俾使閱者對本發明實施例有進一步的瞭解。該些圖示係描繪了本發明一些實施例並連同本文描述一起說明了其原理。在該些圖示中:
第1圖為習知技術中淺溝渠隔離結構邊緣凹陷(divot)的截面示意圖;
第2-9圖為根據本發明較佳實施例中一淺溝渠隔離結構製作方法的流程步驟的截面示意圖;以及
第10圖為習知技術與本發明的製作方法在邊緣凹陷部位的差異的截面示意圖。
須注意本說明書中的所有圖示皆為圖例性質,為了清楚與方便圖示說明之故,圖示中的各部件在尺寸與比例上可能會被誇大或縮小地呈現,一般而言,圖中相同的參考符號會用來標示修改後或不同實施例中對應或類似的元件特徵。
102:墊氧化層
106:主動區
110:淺溝渠隔離結構
112:犧牲性氧化層
114:邊緣凹陷
116:副產物
d1,d2:深度
Claims (7)
- 一種減少淺溝渠隔離結構邊緣凹陷的方法,包含: 提供一基底,該基底上具有多個主動區、位於該些主動區上的氧化層以及介於該些主動區之間的淺溝渠隔離結構;以及 進行一濕蝕刻製程移除該氧化層,其中該濕蝕刻製程為將該基底浸泡在完全靜止不流動的蝕刻液中。
- 如申請專利範圍第1項所述之減少淺溝渠隔離結構邊緣凹陷的方法,其中該蝕刻液為稀釋氫氟酸。
- 如申請專利範圍第1項所述之減少淺溝渠隔離結構邊緣凹陷的方法,其中該濕蝕刻製程中該蝕刻液對該氧化層與該淺溝渠隔離結構的蝕刻選擇比低於該蝕刻液在流動的狀態下對該氧化層與該淺溝渠隔離結構的蝕刻選擇比。
- 如申請專利範圍第1項所述之減少淺溝渠隔離結構邊緣凹陷的方法,其中該氧化層為墊氧化層,形成該些主動區與該些淺溝渠隔離結構的步驟包含: 提供該基底,並在該基底上依序形成該墊氧化層與一墊氮化層;以及 進行一光刻製程圖案化該基底、該墊氧化層以及該墊氮化層,以形成多個由溝渠分隔的主動區; 在該些溝渠中填入介電材質形成該些淺溝渠隔離結構;以及 移除該墊氮化層與該墊氧化層。
- 如申請專利範圍第1項所述之減少淺溝渠隔離結構邊緣凹陷的方法,其中該氧化層為犧牲性氧化層。
- 如申請專利範圍第5項所述之減少淺溝渠隔離結構邊緣凹陷的方法,更包含在形成該犧牲性氧化層後進行一離子佈植製程在該些主動區中形成摻雜區。
- 如申請專利範圍第6項所述之減少淺溝渠隔離結構邊緣凹陷的方法,更包含在該些摻雜區形成後進行該濕蝕刻製程移除該犧牲性氧化層。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109132833A TWI744004B (zh) | 2020-09-23 | 2020-09-23 | 減少淺溝渠隔離結構邊緣凹陷的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109132833A TWI744004B (zh) | 2020-09-23 | 2020-09-23 | 減少淺溝渠隔離結構邊緣凹陷的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI744004B TWI744004B (zh) | 2021-10-21 |
TW202213628A true TW202213628A (zh) | 2022-04-01 |
Family
ID=80782698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109132833A TWI744004B (zh) | 2020-09-23 | 2020-09-23 | 減少淺溝渠隔離結構邊緣凹陷的方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI744004B (zh) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6541351B1 (en) * | 2001-11-20 | 2003-04-01 | International Business Machines Corporation | Method for limiting divot formation in post shallow trench isolation processes |
-
2020
- 2020-09-23 TW TW109132833A patent/TWI744004B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI744004B (zh) | 2021-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI556441B (zh) | 場效電晶體結構及其製造方法 | |
KR100473733B1 (ko) | 반도체 소자 및 그의 제조방법 | |
US9601568B2 (en) | Semiconductor device including STI structure | |
TWI630705B (zh) | 半導體元件及其製造方法 | |
JP2008010806A (ja) | Nandフラッシュメモリ素子の製造方法 | |
US9799564B2 (en) | Semiconductor structure having contact holes between sidewall spacers and fabrication method there of | |
JP2008530792A (ja) | 電子デバイスにおけるsti領域形成方法 | |
JP2010171074A (ja) | 半導体装置 | |
TWI744004B (zh) | 減少淺溝渠隔離結構邊緣凹陷的方法 | |
KR100691939B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
CN114765171A (zh) | 半导体结构及其制作方法 | |
KR101032115B1 (ko) | 반도체 소자의 플러그 형성방법 | |
KR100403317B1 (ko) | 반도체소자의 제조방법 | |
CN105826200A (zh) | 晶体管及其形成方法 | |
JPH11195701A (ja) | 半導体装置及びその製造方法 | |
KR100420701B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR100958632B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
KR101075524B1 (ko) | 스파이크라디칼산화를 이용한 반도체장치 제조 방법 | |
KR100481987B1 (ko) | 반도체 소자의 mos 커패시터 형성 방법 | |
JP2007299972A (ja) | 半導体装置及びその製造方法 | |
KR20050052027A (ko) | 리세스된 게이트를 갖는 반도체소자 및 그 제조방법 | |
KR100770455B1 (ko) | 반도체소자의 제조방법 | |
KR100724473B1 (ko) | 실리콘 산화막으로 격리된 소오스/드레인 형성방법 | |
KR100606901B1 (ko) | 반도체 소자의 격리막 형성방법 | |
KR100327437B1 (ko) | 반도체 소자 및 그의 제조 방법 |