JP2008530792A - 電子デバイスにおけるｓｔｉ領域形成方法 - Google Patents

Abstract

本発明は、集積回路の製造方法、特に浅溝分離（ＳＴＩ）領域の形成方法に関する。本発明の方法は低減された狭幅効果及びエッジリークを有する電子デバイス及び集積回路をもたらす。これは、ＳＴＩ領域の形成後にＳＴＩ領域にエッジ部近くに追加のイオン注入ステップを実行することにより達成される。

Description

本発明は、半導体製造技術、特に集積回路の製造方法、特に浅溝分離（ＳＴＩ(Shallow Trench isolation)）領域の形成方法に関する。本発明の方法は改善された寄生エッジリーク及び狭幅効果を示す半導体デバイスをもたらす。

ＣＭＯＳ製造技術では、半導体基板上の種々のデバイス間を電気的に分離するために浅溝分離（ＳＴＩ）領域が形成される。このタイプの分離の利点は高い実装密度を実現できる点にある。しかし、ＳＴＩの欠点は、酸化層の薄層化、チャネル領域上のゲートの制御の２次元効果及びエッジ部におけるドーパント損失によって生じ得るトランジスタのエッジリークにある。更に、エッジリークは、半導体デバイスの幅が縮小されると、半導体デバイスの閾値電圧Ｖtの大きな低下をもたらす。

エッジリーク及び関連する狭幅効果を改善するいくつかの方法が存在する。その例には、エッジ部の酸化層の厚さを増大する方法、または、ＳＴＩトレンチの側壁にドーパントを注入する方法がある。前者の方法は、通常実装密度の低下をもたらし、後者の方法は注入されたドーパントがＳＴＩギャップフィルの通常高温度のステップ中に大きな区域に亘って拡散する欠点が有する。

特許文献１は、集積回路内にアクティブ領域を形成する方法を開示する。エッチ停止層が基板の上に形成され、凹部がエッチ停止層を貫通して基板内に形成される。開示の方法はエッチ停止層のエッチバックを含む。その後に、このエッチバックされたエッチ停止層を注入マスクとして用いてイオン注入を行い、アクティブ領域を形成する。

特許文献１に記載の方法の欠点は、エッチ停止層のエッチバックを行うことによって、この層の側面がエッチングされるだけでなく、この層の厚さもエッチングされ減少する。これはエッチ停止層の厚さの追加の変化を生じさせ、全体分離構造に悪影響を与える。ウェットエッチは、常に、エッチ停止層の側面からエッチ除去すべき量と該層の残存厚さとの相互作用である。薄すぎる窒化層は、分離構造に悪影響を与えるのに加えて、分離構造のエッジ部における追加のイオン注入に対する良好な阻止層にもならない。

上記の方法は、更に、エッチ停止層のエッチングバックは、エッチバック距離の制御が極めて難しいことを意味し、従って注入領域の最終位置の制御が極めて難しいという欠点を示す。更に、得られる寸法がエッチング速度と持続時間に依存する。これは、ウエファ内のエッチング速度の変動のために、ウエファ上の種々の位置における停止層の厚さに大きな変化をもたらすことになる。

米国特許第６，５６２，６９７号明細書

本願発明の目的は、電子デバイスの分離領域の形成方法及び該方法で製造されたデバイスを提供することにある。この方法は改善された特性を有するデバイスを生成する。

上記の目的は本発明の方法により達成される。

本発明の方法の利点は、改善された狭幅効果及びエッジリークを示すデバイスを製造することができることにある。

本願発明の特定の好適な態様は添付の特許請求の範囲の独立請求項及び従属請求項に記載されている。従属請求項の特徴は独立請求項の特徴および他の従属請求項の特徴と、単に特許請求の範囲に明記されているだけでなく、適宜に組み合わせることができる。

本発明は、電子デバイスの製造プロセスにおける分離領域の形成方法を提供する。この方法は、
側壁を有するパターン化されたマスク層と第１の層を基板上に形成し、
前記パターン化されたマスク層の側壁にスペーサを形成し、
前記パターン化されたとマスク層と前記スペーサをマスクとして用いて前記基板に溝を形成し、
前記溝を埋めて浅溝分離領域を形成し、
少なくとも前記パターン化されたマスク層をマスクとして用いて第１のイオン注入を行い、
前記パターン化されたマスク層を除去する、
ことを特徴とする。

この方法は、更に、第１のイオン注入の実行前に、前記スペーサを、少なくとも部分的に、即ち部分的にまたは完全に除去してもよい。除去するスペーサの量は、どの位の注入イオンが基板に到達するか及び基板のどこに到達するかを制御する注入パラメータの一つである。本発明の一実施例では、第１のイオン注入を実行する前に、スペーサを完全に除去する。

本発明の方法により製造される半導体デバイス、例えば集積回路は、広幅効果に影響を与えることなく、抑制された狭幅効果及びエッジリークを示す。更に、本発明の方法は、エッジ部の追加の注入が実行される領域の限界寸法（ＣＤ）の良好な制御を有する。スペーサの使用により、ＵＳ６，５６２，６９７のようにエッチバックマスク層を使用する場合より、はるかに良好に制御された領域を達成することができる。技術特徴部サイズはますます縮小されるので、このことはますます重要になる。

スペーサは、第１の層を堆積し、前記層をスペーサが形成されるようにエッチバックすることによって形成する。この第１の層は、例えばＴＥＯＳ（テトラエチル・オルトシリケート）又はＩＴＯ（高温酸化）酸化層とすることができる。重要なことは、第１の層４５の形成に使用する材料を、パターン化された窒化層及び基板に対して選択的にエッチングできるものとすることにある。スペーサの部分的除去はエッチング処理により実行できる。

本発明の一実施例では、基板は平面にあり、第1のイオン注入を基板の平面にほぼ垂直の方向に行う。ステップを実行する。他の実施例では、第１のイオン注入を基板の平面にほぼ垂直の方向と角度αをなす方向に行うことができる。角度αは代表的には０°と４５°の間トすることができる。ステップが注入前に除去されない場合には、注入は基板の平面にほぼ垂直の方向に対してゼロでない角度で行う必要がある。第１のイオン注入は、イオンを１ｅ１２−１ｅ１４ｃｍ^-3のドーズ及び１０−５０ｋｅＶのエネルギーで注入することによって行うことができる。

本発明によれば、上記の方法は更に第2のイオン注入ステップを具えることができる。

本発明のこれらの特徴及び他の特徴は、以下の詳細な説明を本発明の原理を例示する添付図面とともに参照すると明らかになる。

本発明を図面を参照して特定の実施例について説明するが、本発明はこれに限定されず、添付の特許請求の範囲によってのみ限定される。請求項内の参照符号は特許請求の範囲を限定するものではない。図面は概略を示すのみであって、これに限定されるものではない。図面において、いくつかの要素は図示のために拡大され、一定の寸法比で描かれていない。本明細書及び特許請求の範囲において、語「具える」は他の要素や手順を除外するものではない。また、数が特定されてない要素は、特に断らないかぎり、一つのことも複数のことも意味する。

更に、本明細書及び特許請求の範囲において使用されている「第１」、「第２」「第３」等の語は類似の要素を区別するために使用しており、必ずしも順序や時間的順番を示すために使用しているわけではない。これらの語は状況に応じて適宜交換可能であり、ここに記載される本発明の実施例はここに記載され示される順序と異なる順序で実施可能である。

更に、本明細書及び特許請求の範囲において使用される、「上面」、「底面」、「上」「下」等の語は、説明のために使用しており、必ずしも相対位置を記述しているわけではない。これらの語は状況に応じて適宜交換可能であり、ここに記載される本発明の実施例はここに記載され示される向きと異なる向きで実施可能である。

本発明は、集積回路のような電子デバイス内の分離領域の形成方法を提供する。以下に、本発明による方法の順次のステップを記載し検討する。

図１につき説明すると、第１のステップにおいて、基板４１を設ける。本発明の実施例では、語「基板」は、その上にデバイス、回路又はエピタキシャル層を形成できる任意の下部材料を含むことができる。他の実施例では、この「基板」は、例えばドープシリコン、砒化ガリウム（ＧａＡＳ）、砒化燐化ガリウム（ＧａＡｓＰ）、燐化インジウム（ＩｎＰ）、ゲルマニウム（Ｇｅ）、又はシリコンゲルマニウム（ＳｉＧｅ）基板のような半導体基板を含むことができる。「基板」は、半導体基板部分に加えて、例えばＳｉＯ_２又はＳｉ_３Ｎ_４層のような絶縁層を含むことができる。従って、語「基板」はシリコンオンガラス、シリコンオンサファイヤ基板も含む。従って、語「基板」は関心層又は関心部分の下にある層の元素を一般に特定するにために使用される。また、「基板」はその上にガラス又は金属層のような層が形成される他の基部とすることもできる。

基板４１の上に、第１の絶縁層、例えば酸化層４２を成長する。これは熱酸化により実行するのが好ましい。しかし、本発明では酸化層を形成する他の適切な方法を適用することもできる。第１の酸化層４２は代表的には５−１５ｎｍの範囲内の厚さにできる。第１の酸化層４２の上に、マスク層４３を堆積する。マスク層４３は窒化物を具えるものとするのが好ましいが、他の実施例では、他の適切な複数の材料を具えるものとすることができる。ただし、これらの材料は、ＣＭＰ（化学機械研磨）のような研磨工程に対する停止層として作用するとともに、第３絶縁層４８のエッチング、例えばウエット酸化物エッチングに耐性を示し且つ溝を形成する基板の異方性エッチング、例えばドライＳｉエッチングに耐性を示す特性とする必要がある（後記参照）。

しかし、以下の記載においては、マスク層４３は窒化層４３とみなす。これは単に説明を容易にするためであって、本発明を限定する意図はない点に注意されたい。窒化層４３は１００−２００ｎｍの厚さとすることができる。第１の酸化層４２及び窒化層４３を支持する基板４１を図１に示す。

次のステップにおいて、窒化層４３をエッチングしてパターン化された窒化層４４を形成する(図２)。これは、例えばそれ自体当業者に既知のフォトリソグラフィにより実行できる。フォトリソグラフィプロセスは、例えば次の工程を具える。最初に、基板４１上の酸化層４２の上にある窒化層４３の上に、フォトレジスト層を例えばスピンコーティングにより被着する。フォトレジスト層は、例えば数μｍの厚さを有し、フォトレジストとして使用できる適切なポリマ、例えばポリビニルシンナメート又はノボラックベースポリマからなるものとすることができる。その後に、マスクを基板４１上にパターンを合わせて被着する。次に、フォトレジスト層を、例えばＵＶ光で、マスクを通して照明してフォトレジストを現像し、使用フォトレジストのタイプに応じて、フォトレジスト（ポジレジスト）の照明部分又はフォトレジスト（ネガレジスト）の非照明部分を除去する。次に、現像したフォトレジスト層をマスクとして用いて、窒化層のパターン化を実行し、その後にフォトレジストの残存部分を、代表的には、有機溶剤を用いて除去する。その結果を図２に示す。

パターン化された窒化層４４の上に、第２の絶縁層４５を堆積する(図３参照)。第２の絶縁層４５は、例えばＴＥＯＳ又はＩＴＯ酸化層のような酸化層４５とすることができる。重要なことは、第２の絶縁層４５を形成する材料をパターン化された窒化層４４及び基板４１に対して選択的にエッチングできるものとすることにある。以下の記載においては、第２の層４５は第２の酸化層とみなす。しかし、これは単に説明を容易にするためであって、本発明を限定するものではない。第２の酸化層４５は２０−８０ｎｍの厚さとすることができる。次のステップにおいて、第２の酸化層４５を異方性エッチバックして、酸化物スペーサ４６を形成する(図４参照)。酸化物スペーサ４６の寸法は、これが作り出される第２の酸化層４５の厚さにより決まる。スペーサエッチは、例えば終点検出を用いて良好に制御できる。このようにして、エッチ速度の変化を補償することができる。本発明の方法と比較して、従来既知の方法の場合のようにウエットエッチで得られる寸法はエッチングのエッチ速度と持続時間に依存する。これは、ウエファ内のエッチ速度変化又はパターン密度の差によるエッチ速度差のために大きな変化を導く。

次に、パターン化された窒化層４４及びスペーサ４６（例えば本例では酸化物スペーサ）により覆われていない基板４１の位置に溝４７をエッチングする。このエッチングプロセスは、スペーサ４６が形成される材料、例えば酸化物及びマスク層４３を形成する材料、本例では窒化物、に対して選択的である任意の適切なエッチングプロセスとすることができる。このステップを図５に示す。

次のステップにおいて、基板４１内の溝４７を第３の絶縁層４８で満たす。これは、リニア酸化に続く酸化物充填により行うのが好ましい。酸化物充填は、プロセスの現時点までに得られた全体構造を覆う暑さを有する第３の酸化層４８を堆積することのより実行する。これを図６に示す。第３の酸化層４８の上面のピークはＨＤＰ（高密度プラズマ）酸化物の典型的な例であり、これはＨＤＰ酸化物堆積中における堆積とスパッタリングの複合作用による。しかし、第３の酸化層４８の堆積に他の方法を使用する場合には、第３の酸化層４８の上面は異なる形状になり得る。第３の酸化層４８は良好なギャップ充填性を有する必要がある。この後に、通常高温度の緻密化を行う。リニア酸化及び緻密化は１０００−１２００℃の温度で行うことができる。次に、第３の酸化層４８を平坦化する。これは研磨処理、例えば当業者に知られている化学−機械研磨（ＣＭＰ）により実行できる。平坦化後の構造を図７に示す。酸化物と窒化物との間に若干ＣＭＰプロセスの選択性があるため、研磨後の第３の酸化層４８のレベルとパターン化された窒化層４４のレベルは、図７に示すように、僅かに相違し得る。

更なるステップ（このステップは任意である）において、ウエット酸化物エッチングを実行する。このエッチングにより、図８に示すように、酸化物スペーサ４６を少なくとも部分的に、即ち部分的に又は完全に除去するとともに、第３の酸化層４８を部分的に除去し、浅溝分離（ＳＴＩ）領域４９を形成する。

次に、図9に示す第1の注入ステップを実行する。第1のイオン注入は少なくともパターン化された窒化層４４をマスクとして用いて実行する。これは、パターン化された窒化層４４により覆われていない又は他のイオン阻止層により覆われていない基板４１の部分のみにイオンが注入され、注入領域５１が形成されることを意味する。注入エネルギーは、注入種が代表的には１００−２００ｎｍの厚さである窒化物層を貫通することがないように調整する。しかし、このエネルギーは、基板の上に絶縁材料層、例えば酸化層が存在する場合には、注入種がこの層を貫通できるように十分高くする必要がある。注入領域を設けるべき位置に依然として存在する絶縁材料の厚さは、例えば０−６０ｎｍの範囲とし得る。更に、前ステップ中に任意に除去されるスペーサ材料の量も、基板内に注入される物質、即ちイオンの量及び位置を決定するパラメータの一つである。本発明で使用し得る代表的なエネルギー範囲は１０−５０ｋｅＶである。本発明の方法では、１ｅ１２−１ｅ１４ｃｍ^-3の範囲の代表的な注入イオンドーズを使用し得る。

図9に示す実施例では、イオン注入は矢印５０で示すように基板41の平面にほぼ垂直の方向に行われる。しかし、本発明の他の実施例では、傾斜注入を実行してもよい。即ち、図１０に示すように、注入方向を基板４１の平面にほぼ垂直の方向と角度αをなす方向にしてよい。角度αの代表的な値は０−４５°の範囲である。この傾斜注入を使用することにより、注入領域５１の拡張を更に精密に制御することができる。これは微調整手段とみなせる。必要に応じ、注入ステップを、異なるマスク、異なる角度、異なる注入エネルギー及び注入種を用いて繰り返して、同一のウエファ上の種々のタイプのデバイスを最適化することができる。

次のステップにおいて、パターン化された窒化層４４を、例えばウエットエッチで除去する。このステップのためには、酸化物に対して選択的であり、酸化物層４２及び溝４７を充填する酸化物４９をエッチングしないものであれば、当業者に知られている任意の適当なウエットエッチプロセスを使用できる。図１１は本発明の方法で形成された浅溝分離（ＳＴＩ）領域４９を有する基板４１を示し、ＳＴＩ領域４９はそれらのエッジ部に追加の注入領域５１を具えている。

更なるステップにおいて、第２の注入処理を注入領域５１及び第１のイオン注入から遮蔽された領域に対して行うことができる。基本的には、このステップは閾値電圧を決定するために常に必要とされる。通常この第２の注入ステップは、代表的には１ｅ１１−５ｅ１３ｃｍ^-3の範囲のドーズ及び１０ｋｅＶから１５ＭｅＶまでの範囲のエネルギーを用いる多重注入を具える。注入角は代表的には０−１０°の範囲とし得る。

このステップ後に、図１１に示すように、パターン化されたマスク４４を除去する。特にマスク４４が除去された界面における絶縁層４２、４９、例えば酸化層の最終厚さは、スペーサ４６がどのくらいエッチバックされたか、即ち層４２のレベルより上のレベルまで部分的に除去されたのか、層４２のレベルより下のレベルまで完全に除去されたのかに応じて変化し得る。またはスペーサ４６の下の絶縁層が少なくとも部分的に除去されることもある。

エッジ部に追加の注入領域５１を有するＳＴＩ領域４９の形成後に、集積回路の後続の製造プロセスを当業者に既知のように実行し、即ち例えばトランジスタなどの電子デバイスを図１１に示す構造の上に形成することができる。

本発明の方法によれば、イオンの注入がＳＴＩ領域４９の形成後に実行され、従って高温度を必要とするプロセスステップ後に、追加の注入を当業者に既知の標準のウエル注入と同じバジェットで実行でき、過度の拡散が避けられる。

本発明により形成された集積回路のような半導体デバイスは、広幅効果が影響されることなく、抑制された狭幅効果及びエッジリークを示す。狭幅デバイスに対するリーク電流の１桁〜２桁の抑制は注入イオンのドーズに依存して達成できる。狭幅効果も注入イオンのドーズに依存して完全に抑制できる。更に、従来の方法と比較して、本発明の方法は、エッジ部の追加の注入が実行される領域の限界寸法の良好な制御を提供する。スペーサ４６を使用することによって、特許文献１のようにエッチバックマスク層を使用する場合より、はるかに良好に制御された領域を達成することができる。技術特徴部サイズはますます縮小されるので、このことはますます重要になる。スペーサ４６の寸法は第２の酸化物層４５の厚さにより制御でき、スペーサ４６のエッチングは終点検出を用いて実行できる。

本発明のデバイスに関して好適実施例、特定の構造及び構成並びに材料について説明したが、本発明の範囲及び精神から逸脱することなく、形式及び細部について種々の変更や変形を行うことができる点に留意されたい。

本発明の方法の一実施例に従って集積回路に分離領域を製造する順次の工程の一工程を示す図である。 本発明の方法の一実施例に従って集積回路に分離領域を製造する順次の工程の一工程を示す図である。 本発明の方法の一実施例に従って集積回路に分離領域を製造する順次の工程の一工程を示す図である。 本発明の方法の一実施例に従って集積回路に分離領域を製造する順次の工程の一工程を示す図である。 本発明の方法の一実施例に従って集積回路に分離領域を製造する順次の工程の一工程を示す図である。 本発明の方法の一実施例に従って集積回路に分離領域を製造する順次の工程の一工程を示す図である。 本発明の方法の一実施例に従って集積回路に分離領域を製造する順次の工程の一工程を示す図である。 本発明の方法の一実施例に従って集積回路に分離領域を製造する順次の工程の一工程を示す図である。 本発明の方法の一実施例に従って集積回路に分離領域を製造する順次の工程の一工程を示す図である。 本発明の方法の一実施例に従って集積回路に分離領域を製造する順次の工程の一工程を示す図である。 本発明の方法の一実施例に従って集積回路に分離領域を製造する順次の工程の一工程を示す図である。

Claims (9)

1. 電子デバイスの製造プロセスにおける分離領域の形成方法であって、
   側壁を有するパターン化されたマスク層と第１の層を基板上に形成し、
   前記パターン化されたマスク層の側壁にスペーサを形成し、
   前記パターン化されたとマスク層と前記スペーサをマスクとして用いて前記基板に溝を形成し、
   前記溝を埋めて浅溝分離領域を形成し、
   少なくとも前記パターン化されたマスク層をマスクとして用いて第１のイオン注入を行い、
   前記パターン化されたマスク層を除去する、
   ことを特徴とする分離領域の形成方法。
2. 前記第1のイオン注入を実行する前に、前記スペーサを少なくとも部分的に除去することを特徴とする請求項1記載の方法。
3. 前記スペーサは、
   前記第1の層を堆積し、
   前記第1の層を前記スペーサを形成すべくエッチバックすることによって、
   形成することを特徴とする請求項1記載の方法。
4. 前記第1の層の堆積は、ＴＥＯＳ酸化層を形成することによって行うことを特徴とする請求項３記載の方法。
5. 前記基板は平面内にあり、第１のイオン注入を前記基板の平面にほぼ垂直の方向に行うことを特徴とする請求項1記載の方法。
6. 前記基板は平面内にあり、第１のイオン注入を前記基板の平面にほぼ垂直の方向と角度αをなす方向に行うことを特徴とする請求項1記載の方法。
7. 前記第1のイオン注入は、イオンを１ｅ１２−１ｅ１４ｃｍ^-3のドーズ及び１０−５０ｋｅＶのエネルギーで注入することによって行うことを特徴とする請求項1記載の方法。
8. 第２のイオン注入ステップを更に行うことを特徴とする請求項1記載の方法。
9. 前記スペーサはエッチング処理により部分的に除去することを特徴とする請求項１記載の方法。

Images