KR100831978B1 - 반사방지막을 이용한 비트라인콘택홀 형성 방법 - Google Patents
반사방지막을 이용한 비트라인콘택홀 형성 방법 Download PDFInfo
- Publication number
- KR100831978B1 KR100831978B1 KR1020020042303A KR20020042303A KR100831978B1 KR 100831978 B1 KR100831978 B1 KR 100831978B1 KR 1020020042303 A KR1020020042303 A KR 1020020042303A KR 20020042303 A KR20020042303 A KR 20020042303A KR 100831978 B1 KR100831978 B1 KR 100831978B1
- Authority
- KR
- South Korea
- Prior art keywords
- mask
- bit line
- line contact
- forming
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000011248 coating agent Substances 0.000 title description 3
- 238000000576 coating method Methods 0.000 title description 3
- 239000011229 interlayer Substances 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 230000002093 peripheral effect Effects 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims abstract description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000001301 oxygen Substances 0.000 claims abstract description 7
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 abstract description 5
- 239000010408 film Substances 0.000 abstract 7
- 230000003667 anti-reflective effect Effects 0.000 abstract 2
- 239000006117 anti-reflective coating Substances 0.000 abstract 1
- 230000004888 barrier function Effects 0.000 abstract 1
- 239000010409 thin film Substances 0.000 abstract 1
- DNIAPMSPPWPWGF-UHFFFAOYSA-N monopropylene glycol Natural products CC(O)CO DNIAPMSPPWPWGF-UHFFFAOYSA-N 0.000 description 17
- 239000000203 mixture Substances 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- LZCLXQDLBQLTDK-UHFFFAOYSA-N ethyl 2-hydroxypropanoate Chemical compound CCOC(=O)C(C)O LZCLXQDLBQLTDK-UHFFFAOYSA-N 0.000 description 10
- ZWEHNKRNPOVVGH-UHFFFAOYSA-N 2-Butanone Chemical compound CCC(C)=O ZWEHNKRNPOVVGH-UHFFFAOYSA-N 0.000 description 9
- 230000018109 developmental process Effects 0.000 description 7
- 229960004063 propylene glycol Drugs 0.000 description 7
- 235000013772 propylene glycol Nutrition 0.000 description 7
- 229940116333 ethyl lactate Drugs 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 238000005498 polishing Methods 0.000 description 4
- -1 propylene glycol alkyl ether Chemical class 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- DKPFZGUDAPQIHT-UHFFFAOYSA-N Butyl acetate Natural products CCCCOC(C)=O DKPFZGUDAPQIHT-UHFFFAOYSA-N 0.000 description 3
- 150000005215 alkyl ethers Chemical class 0.000 description 3
- FUZZWVXGSFPDMH-UHFFFAOYSA-N hexanoic acid Chemical compound CCCCCC(O)=O FUZZWVXGSFPDMH-UHFFFAOYSA-N 0.000 description 3
- LLHKCFNBLRBOGN-UHFFFAOYSA-N propylene glycol methyl ether acetate Chemical compound COCC(C)OC(C)=O LLHKCFNBLRBOGN-UHFFFAOYSA-N 0.000 description 3
- SVONRAPFKPVNKG-UHFFFAOYSA-N 2-ethoxyethyl acetate Chemical compound CCOCCOC(C)=O SVONRAPFKPVNKG-UHFFFAOYSA-N 0.000 description 2
- QTBSBXVTEAMEQO-UHFFFAOYSA-M Acetate Chemical compound CC([O-])=O QTBSBXVTEAMEQO-UHFFFAOYSA-M 0.000 description 2
- XBDQKXXYIPTUBI-UHFFFAOYSA-M Propionate Chemical compound CCC([O-])=O XBDQKXXYIPTUBI-UHFFFAOYSA-M 0.000 description 2
- 125000000217 alkyl group Chemical group 0.000 description 2
- 229940043232 butyl acetate Drugs 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 셀영역과 주변회로영역에 각각 비트라인콘택홀을 형성할 때 반사방지막을 두번에 걸쳐 도입함에 따른 공정의 복잡함과 비용부담을 감소시키는데 적합한 비트라인콘택홀의 형성 방법을 제공하기 위한 것으로, 셀영역과 주변회로영역의 정의된 반도체기판 상부에 층간절연막을 형성하는 단계, 상기 층간절연막상에 반사방지막을 형성하는 단계, 상기 반사방지막상에 상기 셀영역에 형성될 제1 비트라인콘택을 정의하는 제1 마스크를 형성하는 단계, 상기 제1 마스크를 식각마스크로 상기 층간절연막을 식각하여 제1 비트라인콘택홀을 형성하는 단계, 상기 제1 마스크를 선택적으로 제거하는 단계, 상기 제1 마스크 제거후 잔류하는 상기 반사방지막상에 상기 주변회로영역에 형성될 제2 비트라인콘택을 정의하는 제2 마스크를 형성하는 단계, 상기 제2 마스크를 식각마스크로 상기 층간절연막을 식각하여 제2 비트라인콘택홀을 형성하는 단계, 및 상기 제2 마스크와 상기 반사방지막을 동시에 제거하는 단계를 포함하되, 상기 제1 마스크를 선택적으로 제거하는 단계를 씨너를 이용하며, 상기 제2마스크와 반사방지막을 동시에 제거하는 단계는 산소플라즈마를 이용한다.
배리어질화막, 종횡비, 하드마스크. 자기정렬콘택
Description
도 1a 내지 도 1c는 종래기술에 따른 반사방지막을 이용한 비트라인콘택홀 형성 방법을 도시한 공정 단면도,
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반사방지막을 이용한 비트라인콘택홀 형성 방법을 도시한 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명
31 : 반도체기판 32 : 필드산화막
33 : 게이트산화막 34 : 게이트전극
35 : 하드마스크 36 : 스페이서
37 : 제1 층간절연막 38 : 폴리실리콘 플러그
39 : 제2 층간절연막 40 : 반사방지막
41 : 제1 마스크 42 : 제1 비트라인 콘택홀
43 : 제2 마스크 44 : 제2 비트라인 콘택홀
45a, 45b : 비트라인
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 반사방지막 기술을 이용한 반도체소자의 제조 방법에 관한 것이다.
최근, 반도체 기판상에 형성되는 회로의 집적도가 증가함에 따라 반도체 기판상의 개별 소자들이 미세화되고 회로의 피처사이즈(feature size)가 감소되어 미세한 패턴 형성이 요구된다.
통상적인 포토리소그래피(Photolithography) 공정에서는, 반도체 기판상에 형성된 다양한 재료들로 이루어지는 다중층 위에 감광막을 도포하고, 감광막의 소정 부분을 광선에 노출시킨 후, 현상 공정을 거처서 감광막 패턴을 형성한다. 이때, 보다 높은 해상도를 갖는 포토리소그래피 공정을 실현하기 위하여 감광막 아래에 반사방지막(Anti Reflection Coating; ARC)을 미리 형성하여 노광 공정시 발생되는 하지막으로부터의 난반사를 억제하는 것이 필수적이다.
도 1a 내지 도 1c는 종래기술에 따른 반사방지막을 이용한 비트라인콘택홀 형성 방법을 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 셀영역과 주변회로영역이 정의된 반도체기판(11)에 소자분리법인 STI(Shallow Trench Isolation)법을 이용하여 필드산화막(12)을 형성한 후, 반도체기판(11)상에 게이트산화막(13), 게이트전극(14) 및 하드마스크(15)의 순서로 적층된 게이트라인을 형성한다.
여기서, 게이트라인을 형성하는 방법은, 먼저 게이트산화막(13), 게이트전극(14)용 도전막 및 하드마스크(15)를 차례로 증착한 후, 하드마스크(15)상에 감광막을 도포하고 노광 및 현상을 통해 게이트라인을 정의하는 마스크를 형성한다. 다음으로, 마스크를 식각마스크로 하여 하드마스크를 먼저 식각한 후 마스크를 제거하고, 식각처리된 하드마스크(15)를 식각마스크로 게이트전극(14)용 도전막과 게이트산화막(13)을 식각하여 게이트라인을 형성한다.
한편, 하드마스크(15)는 산화막 또는 질화막을 이용한다. 주로 후속 콘택식각과정이 용이하도록 층간절연막인 산화막에 대한 식각선택비가 우수한 질화막을 이용한다.
다음으로, 게이트라인을 포함한 전면에 절연막을 증착한 후, 전면식각과정을 통해 게이트라인의 양측벽에 접하는 스페이서(16)를 형성한다.
다음으로, 스페이서(16)를 포함한 전면에 제1 층간절연막(ILD, 17)을 형성한 후, 제1 층간절연막(17)을 식각하여 게이트라인 사이의 반도체기판(11)을 노출시키는 콘택홀을 형성한다. 이때, 콘택홀은 셀영역에만 형성한다. 그리고, 콘택홀을 포함한 전면에 폴리실리콘막을 증착한 후, 하드마스크(15)의 표면이 드러날때까지 화학적기계적연마(CMP)를 수행하여 폴리실리콘 플러그(18)를 형성한다. 여기서, 폴리실리콘 플러그(18)는 후속 비트라인이 콘택될 콘택플러그 및 스토리지노드콘택이 콘택될 콘택플러그로서, 셀영역에만 형성되며, 화학적기계적연마시 하드마스크(15)가 일부분 손실될 수 있다.
다음으로, 폴리실리콘 플러그(18)가 형성된 반도체기판(11)의 전면에 제2 층 간절연막(19)과 제1 반사방지막(20)을 차례로 형성한 후, 제1 반사방지막(20)상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 셀영역의 제1 비트라인콘택(BLC1)을 정의하는 제1 마스크(21)를 형성한다.
다음으로, 제1 마스크(21)를 식각마스크로 제1 반사방지막(20)과 제2 층간절연막(19)을 순차적으로 식각하여 폴리실리콘플러그(18)를 노출시키는 제1 비트라인콘택홀(22)을 형성한다. 여기서, 제1 비트라인콘택홀(22)이라 하는 이유는 셀영역과 주변회로영역의 비트라인콘택홀을 각각 형성하기 때문이며, 후속 주변회로영역에 형성할 비트라인콘택홀을 제2 비트라인콘택홀이라 한다.
도 1b에 도시된 바와 같이, 산소 플라즈마를 이용하여 제1 마스크(21)와 제1반사방지막(20)을 제거한 후, 전면에 제2 반사방지막(23)을 형성하고, 제2 반사방지막(23)상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 제2 비트라인콘택(BLC2)을 정의하는 제2 마스크(24)를 형성한다.
다음으로, 제2 마스크(24)를 식각마스크로 제2 반사방지막(23)과 제2 층간절연막(19)을 순차적으로 식각하여 주변회로영역의 게이트라인 상부를 노출시키는 제2 비트라인콘택홀(25)을 형성한다. 즉, 게이트라인 상부의 하드마스크(15)가 식각되는 조건으로 식각과정을 수행하여 제2 비트라인콘택홀(25)을 형성하며, 도면에서는 제2 비트라인콘택홀(25)이 게이트라인 상부에 형성되었으나, 반도체기판(11)의 활성영역을 노출시킬 수도 있다.
도 1c에 도시된 바와 같이, 산소 플라즈마를 이용하여 제2 마스크(24)와 제2반사방지막(23)을 제거한 후, 제1 비트라인콘택홀(22)과 제2 비트라인콘택홀(25)에 각각 연결되는 비트라인(26a, 26b)을 형성한다.
그러나, 상술한 종래기술에서는 셀영역과 주변회로영역의 비트라인콘택홀을 분리하여 형성하기 위해 반사방지막을 두번에 걸쳐 도입하고 있어 공정이 복잡하고 비용부담도 증가하는 문제가 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로, 셀영역과 주변회로영역에 각각 비트라인콘택홀을 형성할 때 반사방지막을 두번에 걸쳐 도입함에 따른 공정의 복잡함과 비용부담을 감소시키는데 적합한 비트라인콘택홀의 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 비트라인콘택홀의 형성 방법은 셀영역과 주변회로영역의 정의된 반도체기판 상부에 층간절연막을 형성하는 단계, 상기 층간절연막상에 반사방지막을 형성하는 단계, 상기 반사방지막상에 상기 셀영역에 형성될 제1 비트라인콘택을 정의하는 제1 마스크를 형성하는 단계, 상기 제1 마스크를 식각마스크로 상기 층간절연막을 식각하여 제1 비트라인콘택홀을 형성하는 단계, 상기 제1 마스크를 선택적으로 제거하는 단계, 상기 제1 마스크 제거후 잔류하는 상기 반사방지막상에 상기 주변회로영역에 형성될 제2 비트라인콘택을 정의하는 제2 마스크를 형성하는 단계, 상기 제2 마스크를 식각마스크로 상기 층간절연막을 식각하여 제2 비트라인콘택홀을 형성하는 단계, 및 상기 제2 마스크와 상기 반사방지막을 동시에 제거하는 단계를 포함함을 특징으로 하고, 상기 제1 마스크를 선택적으로 제거하는 단계를 씨너를 이용하며, 상기 제2마스크와 반사방지막을 동시에 제거하는 단계는 산소플라즈마를 이용함을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 비트라인콘택홀의 형성 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 셀영역과 주변회로영역이 정의된 반도체기판(31)에 소자분리법인 STI법을 이용하여 필드산화막(32)을 형성한 후, 반도체기판(31)상에 게이트산화막(33), 게이트전극(34) 및 하드마스크(35)의 순서로 적층된 게이트라인을 형성한다.
여기서, 게이트라인을 형성하는 방법은, 먼저 게이트산화막(33), 게이트전극(34)용 도전막 및 하드마스크(35)를 차례로 증착한 후, 하드마스크(35)상에 감광막을 도포하고 노광 및 현상을 통해 게이트라인을 정의하는 마스크를 형성한다. 다음으로, 마스크를 식각마스크로 하여 하드마스크(35)를 먼저 식각한 후 마스크를 제거하고, 식각처리된 하드마스크(35)를 식각마스크로 게이트전극(34)용 도전막과 게이트산화막(34)을 식각하여 게이트라인을 형성한다.
한편, 하드마스크(35)는 산화막 또는 질화막을 이용한다. 주로 후속 콘택식각과정이 용이하도록 층간절연막인 산화막에 대한 식각선택비가 우수한 질화막을 이용한다.
다음으로, 게이트라인을 포함한 전면에 절연막을 증착한 후, 전면식각과정을 통해 게이트라인의 양측벽에 접하는 스페이서(36)를 형성한다.
다음으로, 스페이서(36)를 포함한 전면에 제1 층간절연막(ILD, 37)을 형성한 후, 제1 층간절연막(37)을 식각하여 게이트라인 사이의 반도체기판(31)을 노출시키는 콘택홀을 형성한다. 이때, 콘택홀은 셀영역에만 형성한다. 그리고, 콘택홀을 포함한 전면에 폴리실리콘막을 증착한 후, 하드마스크(35)의 표면이 드러날때까지 화학적기계적연마(CMP)를 수행하여 폴리실리콘 플러그(38)를 형성한다. 여기서, 폴리실리콘 플러그(38)는 후속 비트라인이 콘택될 콘택플러그 및 스토리지노드콘택이 콘택될 콘택플러그로서, 셀영역에만 형성되며, 화학적기계적연마시 하드마스크(35)가 일부분 손실될 수 있다.
다음으로, 폴리실리콘 플러그(38)가 형성된 반도체기판(31)의 전면에 제2 층간절연막(39)과 반사방지막(40)을 차례로 형성한 후, 반사방지막(40)상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 제1 비트라인콘택(BLC1)을 정의하는 제1 마스크(41)를 형성한다. 여기서, 반사방지막은 공지된 기술을 이용하는데, 예를 들면 실리콘산화질화막(SiON)을 이용하며, 이는 화학기상증착법(Chemical Vapor Deposition; CVD) 또는 물리기상증착법(Physical Vapor Deposition; PVD)에 의하여 형성될 수 있다.
다음으로, 제1 마스크(41)를 식각마스크로 반사방지막(40)과 제2 층간절연막(39)을 순차적으로 식각하여 폴리실리콘플러그(38)를 노출시키는 제1 비트라인콘택홀(42)을 형성한다.
도 2b에 도시된 바와 같이, 씨너(thinner)를 이용하여 제1 마스크(41)만을 선택적으로 제거한다.
전술한 씨너는 감광막 도포후 이루어지는 에지린스(Edge rinse) 공정에서 사용하는 씨너 조성물이다. 여기서, 에지린스 공정이라 함은 감광막을 웨이퍼에 스핀 도포하여 감광막을 형성할때 웨이퍼의 에지부분에 발생하는 불필요한 감광막을 세정 제거하는 공정을 일컫는다.
한편, 씨너 조성물로는 에틸렌글리콜 모노에틸에테르아세테이트(EGMEA; ethyleneglycol monoethyletheracetate), 프로필렌글리콜 모노메틸에테르아세테이트(PGMEA; propyleneglycol monomethylether acetate) 및 에틸 락테이트(EL; ethyl lactate) 등의 단일 용제, 피루핀산 알킬계 용제와 메틸 에틸 케톤으로 이루어진 혼합물, 프로필렌 글리콜 알킬에테르와 3-알콕시프로피온산 알킬류의 혼합물, 프로필렌 글리콜 알킬에테르와 부틸 아세테이트와 에틸 락테이트의 혼합물, 부틸 아세테이트와 에틸 락테이트, 프로필렌 글리콜 알킬에테르 아세테이트의 혼합물, 프로필렌 글리콜 알킬에테르 프로피오네이트와 메틸에틸케톤의 혼합물, 프로필렌 글리콜 알킬에테르 프로피오네이트와 초산부틸의 혼합물, 프로필렌 글리콜 알킬에테르 아세테이트와 프로필렌 글리콜 알킬에테르로 이루어진 혼합물, 에틸 락테이트와 메틸에틸케톤으로 이루어진 혼합물을 선택하여 이용한다.
상술한 씨너 조성물을 제1 비트라인콘택홀(42) 형성후 제1 마스크(41) 표면 부위에 적하 혹은 노즐을 통한 스프레이 방식으로 공급하여 제1 마스크(41)를 제거한다. 씨너 조성물의 공급량은 사용하는 감광막의 종류, 두께에 따라 조절이 가능하며 적정량은 통상 5cc∼100cc/분의 범위에서 선택하여 사용한다.
도 2c에 도시된 바와 같이, 잔류하는 반사방지막(40)상에 감광막을 다시 도포하고 노광 및 현상으로 패터닝하여 주변회로영역의 제2 비트라인콘택(BLC2)을 정의하는 제2 마스크(43)를 형성한다.
다음으로, 제2 마스크(43)를 식각마스크로 반사방지막(40)과 제2 층간절연막(39)을 순차적으로 식각하여 주변회로영역의 게이트라인 상부를 노출시키는 제2 비트라인콘택홀(44)을 형성한다. 즉, 게이트라인 상부의 하드마스크(35)가 식각되는 조건으로 식각과정을 수행하여 제2 비트라인콘택홀(44)을 형성하며, 도면에서는 제2 비트라인콘택홀(44)이 게이트라인 상부에 형성되었으나, 반도체기판(31)의 활성영역을 노출시킬 수도 있다.
도 2d에 도시된 바와 같이, 산소 플라즈마를 이용하여 제2 마스크(43)와 반사방지막(40)을 제거한 후, 제1 비트라인콘택홀(42)과 제2 비트라인콘택홀(44)에 각각 연결되는 비트라인(45a, 45b)을 형성한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은 반사방지막을 한번만 도입하므로써 공정을 단순화시킬 수 있는 효과가 있다.
그리고, 산소플라즈마를 이용한 플라즈마장비대신에 통상적으로 사용하는 트랙, 즉 도포 및 현상 장비와 산소가스에 비해 상대적으로 저렴한 씨너를 이용하므로써 비용을 절감할 수 있는 효과가 있다.
Claims (4)
- 셀영역과 주변회로영역의 정의된 반도체기판 상부에 층간절연막을 형성하는 단계;상기 층간절연막상에 반사방지막을 형성하는 단계;상기 반사방지막상에 상기 셀영역에 형성될 제1 비트라인콘택을 정의하는 제1 마스크를 형성하는 단계;상기 제1 마스크를 식각마스크로 상기 층간절연막을 식각하여 제1 비트라인콘택홀을 형성하는 단계;상기 제1 마스크를 선택적으로 제거하는 단계;상기 제1 마스크 제거후 잔류하는 상기 반사방지막상에 상기 주변회로영역에 형성될 제2 비트라인콘택을 정의하는 제2 마스크를 형성하는 단계;상기 제2 마스크를 식각마스크로 상기 층간절연막을 식각하여 제2 비트라인콘택홀을 형성하는 단계; 및상기 제2 마스크와 상기 반사방지막을 동시에 제거하는 단계를 포함함을 특징으로 하는 비트라인콘택홀의 형성 방법.
- 제1항에 있어서,상기 제1 마스크를 선택적으로 제거하는 단계는,씨너를 이용하는 것을 특징으로 하는 비트라인콘택홀의 형성 방법.
- 제1항에 있어서,상기 제2 마스크와 상기 반사방지막을 동시에 제거하는 단계는,산소 플라즈마를 이용함을 특징으로 하는 비트라인콘택홀의 형성 방법.
- 제1항에 있어서,상기 제1 마스크 및 상기 제2 마스크는 각각 감광막을 도포하고 노광 및 현상으로 패터닝하여 형성하는 것을 특징으로 하는 비트라인콘택홀의 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020042303A KR100831978B1 (ko) | 2002-07-19 | 2002-07-19 | 반사방지막을 이용한 비트라인콘택홀 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020042303A KR100831978B1 (ko) | 2002-07-19 | 2002-07-19 | 반사방지막을 이용한 비트라인콘택홀 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040008635A KR20040008635A (ko) | 2004-01-31 |
| KR100831978B1 true KR100831978B1 (ko) | 2008-05-26 |
Family
ID=37317666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020042303A KR100831978B1 (ko) | 2002-07-19 | 2002-07-19 | 반사방지막을 이용한 비트라인콘택홀 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100831978B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100733429B1 (ko) * | 2004-12-28 | 2007-06-29 | 주식회사 하이닉스반도체 | 반도체 장치의 제조방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980022379A (ko) * | 1996-09-21 | 1998-07-06 | 김광호 | 반도체 제조공정의 포토레지스트 세정용 시너 조성물 |
| KR20010063765A (ko) * | 1999-12-24 | 2001-07-09 | 박종섭 | 반도체소자의 제조방법 |
-
2002
- 2002-07-19 KR KR1020020042303A patent/KR100831978B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980022379A (ko) * | 1996-09-21 | 1998-07-06 | 김광호 | 반도체 제조공정의 포토레지스트 세정용 시너 조성물 |
| KR20010063765A (ko) * | 1999-12-24 | 2001-07-09 | 박종섭 | 반도체소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040008635A (ko) | 2004-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7354847B2 (en) | Method of trimming technology | |
| KR101004691B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR100965775B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR20000044928A (ko) | 반도체 소자의 트랜치 형성 방법 | |
| US8089153B2 (en) | Method for eliminating loading effect using a via plug | |
| KR20090022667A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR101867503B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| US6432816B2 (en) | Method for fabricating semiconductor device | |
| KR100611776B1 (ko) | 반도체 소자 제조 방법 | |
| US6809033B1 (en) | Innovative method of hard mask removal | |
| KR20090128902A (ko) | 이중 하드마스크막을 이용한 씨모스이미지센서 제조 방법 | |
| KR100843899B1 (ko) | 반도체 소자의 제조방법 | |
| KR100831978B1 (ko) | 반사방지막을 이용한 비트라인콘택홀 형성 방법 | |
| US6184116B1 (en) | Method to fabricate the MOS gate | |
| US11309184B2 (en) | Semiconductor structure and formation method thereof | |
| KR100668509B1 (ko) | 비대칭 스텝구조의 게이트를 갖는 반도체소자의 제조 방법 | |
| KR20110083978A (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| KR100400321B1 (ko) | 반도체소자의 형성방법 | |
| KR100944344B1 (ko) | 반도체소자의 제조방법 | |
| KR100265853B1 (ko) | 반도체소자제조방법 | |
| KR20040076982A (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100721590B1 (ko) | 반도체소자의 제조방법 | |
| KR100342874B1 (ko) | 이종 감광막을 이용한 콘택 형성방법 | |
| KR20040082873A (ko) | 불화아르곤 포토리소그라피 공정을 이용한 반도체 장치의콘택홀 형성 방법 | |
| KR20020074003A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |