CN100481391C - 快闪存储器及其制造方法 - Google Patents

Abstract

一种快闪存储器的制造方法，此方法先于基底上形成穿隧介电层、导体层与掩模层，并图案化此掩模层以形成暴露部分导体层的开口。接着，于暴露的部分导体层上形成氧化层，此氧化层将导体层分隔成块状。在移除氧化层后，于开口内形成栅间介电层，并形成填满开口的控制栅极。于控制栅极上形成顶盖层后，移除掩模层。以此顶盖层为掩模，移除部分导体层，而于控制栅极下方形成二浮置栅极。之后，于基底上形成绝缘层，并于控制栅极两侧的基底中形成源极区/漏极区。

Description

快闪存储器及其制造方法

技术领域

本发明涉及一种半导体元件，特别是涉及一种快闪存储器及其制造方法。

背景技术

存储器，顾名思义便是用以储存数据或数据的半导体元件。当计算机微处理器的功能越来越强，软件所进行的程序与运算越来越庞大时，存储器的需求也就越来越高，为了制造容量大且便宜的存储器以满足这种需求的趋势，制作存储器元件的技术与工艺，已成为半导体科技持续往高集成度挑战的驱动力。

举例来说，快闪存储器元件由于具有可多次进行数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点，所以已成为个人计算机和电子设备所广泛采用的一种非挥发性存储器元件。

典型的快闪存储器元件，一般是被设计成具有堆栈式栅极(Stack-Gate)结构，其中包括以掺杂的多晶硅制作浮置栅极(Floating Gate)与控制栅极(Control Gate)。浮置栅极位于控制栅极和基底之间，且处于浮置状态，没有和任何电路相连接。而控制栅极则与字线(Word Line)相连接。此外还包括穿隧氧化层(Tunneling Oxide)和栅间介电层(Inter-Gate Dielectric Layer)分别位于基底和浮置栅极之间以及浮置栅极和控制栅极之间。

一般而言，此种堆栈式快闪存储器的浮置栅极与控制栅极是使用光刻蚀刻工艺定义出来的。然而，使用光刻蚀刻工艺定义浮置栅极与控制栅极，不但工艺较为复杂，而且光刻工艺会有所谓临界尺寸的限制，而使元件线宽无法进一步的缩小，而产生无法增加元件集成度的问题。

另一方面，在目前提高元件集成度的趋势下，会依据设计规则缩小元件的尺寸，通常浮置栅极与控制栅极之间的栅极耦合率(Gate Couple Ratio，GCR)越大，其操作所需的工作电压将越低。而提高栅极耦合率(Gate CoupleRatio，GCR)的方法包括增加栅间介电层的电容或减少穿遂氧化层的电容。

其中，增加栅间介电层电容的方法为增加控制栅极层与浮置栅极之间所夹的面积。对于这种尺寸变小而控制栅极层与浮置栅极之间所夹的面积却需要增加的情形，如何制造尺寸缩小、高集成度，又能兼顾其品质的存储器元件是产业的一致目标。

发明内容

有鉴于此，本发明的目的为提供一种快闪存储器及其制造方法，利用自行对准的方式形成浮置栅极与选择栅极，因此工艺简单，而可以减低成本。

本发明的另一目的为提供一种快闪存储器及其制造方法，可以增加浮置栅极与控制栅极之间的栅极耦合率，而提高元件效能与产品成品率。

本发明提供一种快闪存储器的制造方法，此方法先提供基底，并于此基底中形成掺杂区。然后，于基底上依序形成第一介电层、第一导体层与掩模层，其中第一导体层的材料至少包括掺杂多晶硅，并图案化此掩模层以形成暴露部分第一导体层的开口。接着，进行热氧化工艺，以于暴露的部分第一导体层上形成氧化层。在移除氧化层，以暴露出该基底后，图案化第一导体层，使第一导体层分割成块状。于开口内形成第二介电层。接着，于基底上形成填满开口的第二导体层。移除掩模层及掩模层下方的部分第一导体层而暴露出部分基底，而于第二导体层下方形成二第三导体层。之后，于基底上形成绝缘层，并于第二导体层两侧的基底中形成源极区/漏极区。

在上述的快闪存储器的制造方法中，包括于基底中形成一掺杂区，且于基底中形成掺杂区的步骤为在移除氧化层的步骤后进行。

在上述的快闪存储器的制造方法中，移除掩模层及掩模层下方的部分第一导体层而暴露出部分基底，而于第二导体层下方形成二第三导体层的步骤是先于第二导体层上形成顶盖层。然后，移除掩模层，以暴露出部分第一导体层，并以顶盖层为掩模，移除部分第一导体层，而于第二导体层下方形成二第三导体层。

在上述的快闪存储器的制造方法中，于第二导体层上形成顶盖层的方法包括热氧化法。第二导体层包括控制栅极。第二导体层的材料包括掺杂多晶硅。二第三导体层包括浮置栅极。

在上述的快闪存储器的制造方法中，移除氧化层的方法包括以氢氟酸作为蚀刻剂。掩模层的材料包括氮化硅。

第二介电层的材料包括氧化硅/氮化硅/氧化硅。第一介电层的材料包括氧化硅。氧化层与第一导体层的结成圆弧状。

本发明的快闪存储器的制造方法，在形成浮置栅极时是采用自行对准的方式形成的，因此可以增加工艺裕度，并可以节省工艺成本与工艺时间。

而且，控制栅极是直接于基底上形成填满开口的一层导体材料层后，利用化学机械抛光法或回蚀刻法移除开口以外的部分导体层直到暴露掩模层而形成之，在形成控制栅极的过程中，同样没有使用到光刻技术，因此可以增加工艺裕度，并可以节省工艺成本与工艺时间。

本发明又提供一种快闪存储器的制造方法，此方法先提供基底，并于此基底上依序形成第一介电层、第一导体层与第一掩模层，其中第一导体层的材料至少包括掺杂多晶硅。接着，图案化第一掩模层、导体层、第一介电层与基底，以于基底中形成多个沟槽。然后，于沟槽中填入一绝缘层，而形成排列成阵列形式多个元件隔离结构，以定义出平行排列并往第一方向延伸的多个第一有源区与平行排列并往第二方向延伸的多个第二有源区。第一方向与第二方向交错。于第一有源区的基底中分别形成多个掺杂区。图案化第一掩模层以形成多个开口，这些开口至少暴露部分第一有源区上的第一导体层。接着，进行一热氧化工艺，以于暴露的部分第一导体层上形成氧化层。移除氧化层，以暴露出基底后，图案化第一导体层，使第一导体层分割成块状。于开口内分别形成第二介电层。然后，于基底上形成分别填满开口的多个第二导体层作为控制栅极，并于第二导体层上分别形成顶盖层。移除第一掩模层，以暴露出部分第一导体层后，以顶盖层为掩模，移除部分第一导体层，而分别于第二导体层下方形成多个浮置栅极，在每四个元件隔离结构所定义出的第一有源区中形成有二浮置栅极，且掺杂区分别形成于二浮置栅极之间。于该基底上形成绝缘层后，于第二导体层两侧的基底中分别形成一源极区/漏极区。于基底上形成多个导电插塞，分别电连接源极区/漏极区。

在上述的快闪存储器的制造方法中，形成元件隔离结构之后，还包括于基底上形成第二掩模层。于基底中形成掺杂区的步骤为在移除氧化层的步骤后进行。

在上述的快闪存储器的制造方法中，第二介电层的材料包括氧化硅/氮化硅/氧化硅。第一介电层的材料包括氧化硅。第二导体层的材料包括掺杂多晶硅。移除氧化层的方法包括以氢氟酸作为蚀刻剂。氧化层与第一导体层的结成圆弧状。

本发明的快闪存储器的制造方法，在形成浮置栅极时是采用自行对准的方式形成的，因此可以增加工艺裕度，并可以节省工艺成本与工艺时间。

而且，控制栅极是直接于基底上形成填满开口的一层导体材料层后，利用化学机械抛光法或回蚀刻法移除开口以外的部分导体层直到暴露掩模层而形成之，在形成控制栅极的过程中，同样没有使用到光刻技术，因此可以增加工艺裕度，并可以节省工艺成本与工艺时间。

本发明提供一种快闪存储器，此快闪存储器包括基底、穿隧介电层、二浮置栅极、控制栅极、栅间介电层、掺杂区、源极/漏极区。穿隧介电层设置于基底上。二浮置栅极设置于穿隧介电层上，此二浮置栅极的剖面略成一斜面相对的二个直角三角形，且二浮置栅极之间会暴露出基底。控制栅极设置于二浮置栅极上。栅间介电层设置于控制栅极与二浮置栅极之间，且隔开二浮置栅极。掺杂区设置于二浮置栅极间的基底中。源极/漏极区设置于控制栅极两侧的基底中。

在上述的快闪存储器中，二个直角三角形的斜面具有一下凹的表面。栅间介电层的材料包括氧化硅/氮化硅/氧化硅。穿隧介电层的材料包括氧化硅。

在上述的快闪存储器中，二浮置栅极间的基底中还设置有一掺杂区。控制栅极与浮置栅极的材料包括掺杂多晶硅。基底中还设置有一阱区。

本发明的快闪存储器的一个存储单元包括两个浮置栅极，此两个浮置栅极彼此分离，而可分别储存一位的数据，因此本发明的快闪存储器的一个存储单元中可储存二位的数据。

在上述的快闪存储器中，由于浮置栅极的剖面略成一直角三角形，且直角三角形的斜面例如是具有一个下凹的表面。因此，其与现有的堆栈栅极快闪存储器相比较，浮置栅极与控制栅极之间所夹的面积增大了，可以增加浮置栅极与控制栅极的栅极耦合率，而能够提高元件操作速度与元件效能。

而且，由于浮置栅极顶部处具有一尖锐转角，因此在进行数据抹除时，浮置栅极的转角能产生较高的电场，而可以缩短抹除数据所需的时间。

本发明又提供一种快闪存储器，此种快闪存储器包括基底、多个元件隔离结构、多个控制栅极、多个浮置栅极、多个掺杂区、多个栅间介电层、穿隧介电层与多个源极/漏极区。多个元件隔离结构设置于基底中，这些元件隔离结构排列成一阵列，以定义出平行排列并往第一方向延伸的多个第一有源区与平行排列并往第二方向延伸的多个第二有源区。其中，第一方向与第二方向交错。多个控制栅极设置于第一有源区上，这些控制栅极平行排列并往第一方向延伸。多个浮置栅极设置于控制栅极下方，并排列成一阵列，在每四个元件隔离结构所定义出的第一有源区中形成有二个浮置栅极。多个掺杂区分别设置于控制栅极下方且位于两个浮置栅极之间的基底中。多个栅间介电层分别设置于控制栅极与各浮置栅极之间。穿隧介电层设置于浮置栅极与基底之间中。多个源极/漏极区分别设置于控制栅极两侧的基底中。

在上述的快闪存储器中，每四个元件隔离结构所定义出的第一有源区中设置的二浮置栅极的剖面略成一斜面相对的二个直角三角形。而且，二个直角三角形的斜面具有一下凹的表面。栅间介电层的材料包括氧化硅/氮化硅/氧化硅。穿隧介电层的材料包括氧化硅。

在上述的快闪存储器中，控制栅极与浮置栅极的材料包括掺杂多晶硅。控制栅极与浮置栅极的材料包括掺杂多晶硅。基底中还设置有一阱区。

本发明的快闪存储器的一个存储单元包括两个浮置栅极，此两个浮置栅极彼此分离，而可分别储存一位的数据，因此本发明的快闪存储器的一个存储单元中可储存二位的数据。

在上述的快闪存储器中，由于浮置栅极的剖面略成一直角三角形，且直角三角形的斜面例如是具有一个下凹的表面。因此，其与现有的堆栈栅极快闪存储器相比较，浮置栅极与控制栅极之间所夹的面积增大了，可以增加浮置栅极与控制栅极的栅极耦合率，而能够提高元件操作速度与元件效能。

而且，由于浮置栅极顶部处具有一尖锐转角，因此在进行数据抹除时，浮置栅极的转角能产生较高的电场，而可以缩短抹除数据所需的时间。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图作详细说明如下。

附图说明

图1A所绘示为本发明优选实施例的一种快闪存储器的上视图。

图1B所绘示为图1A中沿A-A’线的剖面图。

图2A至图2H所绘示为本发明的快闪存储器的一优选实施例的制造流程上视图。

图3A至图3H为分别绘示图2A至图2H中沿B-B’线的制造流程剖面图。

图4A至图4B为分别绘示图2A至图2B中沿C-C’线的制造流程剖面图。简单符号说明

100、200：基底

102、212元件隔离结构

104：控制栅极

106、232：顶盖层

108：浮置栅极

110、228：栅间介电层

112：穿隧介电层

114、225：掺杂区

116、240：源极/漏极区

118、238：绝缘层

120、242：导电插塞

124：深N型阱区

126：P型阱区

128a、128b、214a、214b：有源区

130、236：表面

202、202a、202b：介电层

204、204a、204b、230：导体层

206、206a、216、216a：掩模层

208：沟槽

218：光致抗蚀剂层

220、222、226、234：开口

224：氧化层

具体实施方式

图1A所绘示为本发明优选实施例的一种快闪存储器的上视图。图1B所绘示为图1A中沿A-A’线的剖面图。

请同时参照图1A与图1B，本发明的快闪存储器包括基底100、多个元件隔离结构102、多个控制栅极104、顶盖层106、多个浮置栅极108、多个栅间介电层110、多个穿隧介电层112、多个掺杂区114、源极/漏极区116、绝缘层118与导电插塞120。

基底100例如是硅基底。在基底100中例如设置有深N型阱区124。在深N型阱区124上例如设置有P型阱区126。

多个元件隔离结构102设置于基底100中。元件隔离结构102排列成一阵列，以定义出平行排列并往Y方向延伸的有源区128a与平行排列并往X方向延伸的有源区128b，X方向与Y方向交错。亦即，由元件隔离结构102所定义出来的有源区128a与有源区128b彼此交错。

多个控制栅极104例如是设置于有源区128a上，这些控制栅极104平行排列并往Y方向延伸。控制栅极104的一部份也会覆盖住部分元件隔离结构102与有源区128b。控制栅极104的材料例如是掺杂的多晶硅。

多个浮置栅极108设置于控制栅极104下方，并排列成一阵列，在每四个元件隔离结构102所定义出的有源区128a中形成有二浮置栅极108。二个浮置栅极108的剖面略成一斜面相对的二个直角三角形，且直角三角形的斜面例如是具有一个下凹的表面130。浮置栅极108的材料例如是掺杂多晶硅。

多个掺杂区114分别设置于控制栅极104下方，且位于两浮置栅极108之间的基底100。

多个栅间介电层110分别设置于控制栅极104与各浮置栅极108之间，且隔开二浮置栅极108。栅间介电层110的材料例如是氧化硅/氮化硅/氧化硅层。

穿隧介电层112设置于浮置栅极108与基底110之间。穿隧介电层112的材料例如是氧化硅。

多个源极/漏极区116分别设置于控制栅极104两侧的基底100中。

绝缘层118设置于基底100上，覆盖上述元件结构。绝缘层118的材料包括绝缘材料，例如是氧化硅、氮化硅等。导电插塞120设置于基底100上，并电连接源极/漏极区116。

如图1A所示，本发明的存储单元Q例如是由基底100、穿隧介电层112、二个浮置栅极108、控制栅极104、栅间介电层110、掺杂区114、源极/漏极区116所构成。一个存储单元Q包括两个浮置栅极108，此两个浮置栅极108彼此分离，而可分别储存一位的数据，因此本发明的在一个存储单元Q中储存二位的数据。

在上述的快闪存储器中，由于浮置栅极108的剖面略成一直角三角形，且直角三角形的斜面例如是具有一个下凹的表面130。因此，其与现有的堆栈栅极快闪存储器相比较，浮置栅极108与控制栅极104之间所夹的面积增大了，可以增加浮置栅极108与控制栅极104的栅极耦合率，而能够提高元件操作速度与元件效能。

而且，由于浮置栅极108顶部处具有一尖锐转角，因此在进行数据抹除时，浮置栅极108的转角能产生较高的电场，而可以缩短抹除数据所需的时间。

图2A至图2H所绘示为本发明的快闪存储器的一优选实施例的制造流程上视图。图3A至图3H为分别绘示图2A至图2H中沿B-B’线的制造流程剖面图。图4A至图4B为分别绘示图2A至图2B中沿C-C’线的制造流程剖面图。

首先，请参照图2A、图3A与图4A，提供基底200，此基底200例如是硅基底。在此基底200中例如已形成有深N型阱区(未绘示)与位于深N型阱区上的P型阱区(未绘示)。然后，于此基底200上依序形成一层介电层202、一层导体层204与一层掩模层206。此介电层202的材料例如是氧化硅，其形成方法例如是热氧化法(Thermal Oxidation)。导体层204的材料例如是掺杂多晶硅。此掺杂多晶硅的形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤以形成之；或者也可以采用临场注入掺杂物的方式，以化学气相沉积法形成之。此掩模层206的材料包括与导体层204具有不同蚀刻选择性者，其例如是氮化硅。掩模层206的形成方法例如是化学气相沉积法(Chemical Vapor Deposition，CVD)。

接着，图案化掩模层206、导体层204与介电层202，并以经图案化的掩模层206为屏蔽，移除部分基底200而于基底200中形成多个沟槽208。这些沟槽208排列成行/列阵列。

接着，请参照图2B、图3B与图4B，于沟槽208中填入绝缘层210，而形成多个元件隔离结构212。这些元件隔离结构212排列成行/列阵列，以定义出平行排列并往Y方向延伸的有源区214a与平行排列并往X方向延伸的有源区214b，X方向与Y方向交错。亦即，由元件隔离结构212所定义出来的有源区214a与有源区214b彼此交错。

条状的布局，并用以定义出有源区。于沟槽208中填入绝缘层210的方法例如是先于基底200上形成一层绝缘材料层，然后利用化学机械抛光法或回蚀刻法移除沟槽以外的绝缘材料层而形成之。

接着于基底200上形成另一层掩模层216，此掩模层216的材料包括与后续形成的导体层具有不同蚀刻选择性者，其例如是氮化硅。此掩模层216的形成方法例如是化学气相沉积法(Chemical Vapor Deposition，CVD)。此掩模层216是为了保护元件隔离结构而形成的，可视实际需要而可形成或不形成掩模层216，且掩模层216并不需要限定其厚度。由于在后续工艺中，主要是描述存储单元的制造流程，在图2C至图2I中沿C-C’线的剖面并无法看出存储单元的制作流程，因此在下述的步骤中只针对图2C至图2I中沿B-B’线的制造流程作说明。

请参照图2C与图3C，于基底上形成一层图案化光致抗蚀剂层218。此图案化光致抗蚀剂层218具有开口220至少位于有源区214a上方。然后以图案化光致抗蚀剂层218为掩模，移除开口220所暴露的掩模层216与掩模层206，而形成经图案化的掩模层216a与掩模层206a。掩模层216a与掩模层206a具有开口222暴露出导体层204。移除开口220所暴露的掩模层216与掩模层206的方法例如是干式蚀刻法或湿式蚀刻法。

请参照图2D与图3D，移除图案化光致抗蚀剂层218后，于导体层204表面形成一层氧化层224。于导体层204表面形成氧化层224的方法例如是进行热氧化法，亦即材料例如是掺杂多晶硅的部分导体层204即会氧化而形成材料为氧化硅的氧化层224。在开口222中央部分的氧化层224厚度较厚，开口222两侧部分的氧化层224厚度较薄。而且，在开口222中央部分的氧化层224可使导体层204被分隔成条状。

请参照图2E与图3E，移除开口222所暴露的氧化层224，而形成开口226。移除开口222所暴露的氧化层224的方法包括湿式蚀刻法，其例如是以氢氟酸作为蚀刻剂。在移除氧化层224之后，再图案化导体层204而可得到成块状的导体层204a。图案化导体层204的方法例如是光刻蚀刻工艺。而且，开口226所暴露的导体层204a例如是具有一个凹下的表面。其中，在移除氧化层224的步骤中，同时也会移除部分介电层202，而形成位于导体层204a下方的介电层202a。然后，于导体层204a之间形成掺杂区225。掺杂区225的形成方法例如是离子注入法。当然掺杂区225也可以在于基底200中形成阱区时一起制作。

请参照图2F与图3F，于基底200上形成栅间介电层228(Inter-GateDielectric)，栅间介电层228的材料例如是氧化硅/氮化硅/氧化硅等。当然，栅间介电层228的材料也可以是氧化硅层、氧化硅/氮化硅等。栅间介电层228的形成步骤例如是先以热氧化法形成氧化硅层后，利用化学气相沉积法形成氮化硅层，接着再用湿氢/氧气(H₂/O₂ gas)去氧化部分氮化硅层而形成的。然后，于基底200上形成填满开口226的导体层230，此导体层230作为控制栅极。导体层230的材料例如是掺杂多晶硅。导体层230的形成方法例如是于基底200上形成一层掺杂多晶硅后，利用例如回蚀刻法或化学机械抛光法，移除部分掺杂多晶硅直到暴露掩模层216a的表面。其中，掺杂多晶硅的形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤以形成之；或者也可以采用临场注入掺杂物的方式，以化学气相沉积法形成之。

接着，请同时参照图2G及图3G，于导体层230表面形成一层顶盖层232。顶盖层232的材料例如是氧化硅，顶盖层232的形成方法例如是热氧化法。然后，移除掩模层216a与掩模层206a，以形成开口234。开口234暴露出部分导体层204a。移除掩模层216a与掩模层206a的方法例如是干式蚀刻法或湿式蚀刻法。

接着，请同时参照图2H及图3H，以具有顶盖层232的导体层230为掩模，移除部分导体层204a而形成开口234，并切割导体层204a而形成导体层204b。此导体层204b是作为浮置栅极。如图2H所示，在导体层230(控制栅极)下方、且由每四个元件隔离结构102所定义出的有源区214a中形成的二个导体层204b(浮置栅极)的剖面略成一斜面相对的二个直角三角形，且直角三角形的斜面例如是具有一个下凹的表面236。在移除部分导体层204a的步骤中，同时也会移除部分介电层202a，而形成介电层202b。此介电层202b作为穿隧介电层。

然后，至少于基底200上形成绝缘层238。接着，于导体层230(控制栅极)两侧的基底中形成源极/漏极区240。源极/漏极区240的形成方法例如是离子注入法。之后，于基底200上形成与源极/漏极区240连接的导电插塞242。当然，绝缘层238也可以在源极/漏极区240形成之后，再形成于基底200上，以在形成导电插塞的步骤前，保护导体层230(控制栅极)与导体层204b(浮置栅极)。后续完成快闪存储器的工艺为本领域技术人员所周知，在此不再赘述。

依照本发明实施例所述，本发明在形成导体层204b(浮置栅极)时，先利用热氧化法及蚀刻步骤将导体层204割成块状，而形成导体层204a，然后再以具有顶盖层232的导体层230(控制栅极)为掩模，蚀刻导体层204a而形成导体层204b(浮置栅极)。由于，在形成导体层204b(浮置栅极)时都是采用自行对准的方式形成的，因此可以增加工艺裕度，并可以节省工艺成本与工艺时间。

而且，本发明的导体层230(控制栅极)于基底200上形成填满开口226的一层导体材料层后，利用化学机械研磨法或回蚀刻法移除开口226以外的部分导体层直到暴露掩模层216a而形成之，在形成导体层230(控制栅极)的过程中，同样没有使用到光刻技术，因此可以增加工艺裕度，并可以节省工艺成本与工艺时间。

此外，使用本发明的方法所制造出的导体层204b(浮置栅极)的剖面略成一个直角三角形，且直角三角形的斜面例如是具有一个下凹的表面236。因此，本发明的快闪存储器与现有的堆栈栅极快闪存储器相比较，导体层204b(浮置栅极)与导体层230(控制栅极)之间所夹的面积增大了，可以增加导体层204b(浮置栅极)与导体层230(控制栅极)的栅极耦合率，而够提高元件操作速度与元件效能。

另外，由于导体层204b(浮置栅极)具有一尖锐转角，因此在进行数据抹除时，导体层204b(浮置栅极)的转角能产生较高的电场，使得抹除数据所需时间更短，且也可降低对导体层230(控制栅极)所施加的电压。

本发明的快闪存储器，在一个存储单元中包括两个浮置栅极，此两个浮置栅极彼此分离，而可分别储存一位的数据。因此本发明在一个存储单元中可储存二位的数据。

虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。

Claims (36)

1、一种快闪存储器的制造方法，该方法包括：

提供一基底；

于该基底上依序形成一第一介电层、一第一导体层与一掩模层，其中该第一导体层的材料至少包括掺杂多晶硅；

图案化该掩模层以形成暴露部分该第一导体层的一开口；

进行一热氧化工艺，以于暴露的部分该第一导体层上形成一氧化层；

移除该氧化层，以暴露出该基底；

于该开口内形成一第二介电层；

于该基底上形成填满该开口的一第二导体层；

移除该掩模层及该掩模层下方的部分该第一导体层以暴露出部分该基底，而于该第二导体层下方形成二第三导体层；

于该基底上形成一绝缘层；以及

于该第二导体层两侧的该基底中形成一源极区/漏极区。

2、如权利要求1所述的快闪存储器的制造方法，还包括于该两第三导体层间的该基底中形成一掺杂区。

3、如权利要求2所述的快闪存储器的制造方法，其中该掺杂区为在移除该氧化层的步骤后，于该第一导体层中所暴露的该基底中形成。

4、如权利要求1所述的快闪存储器的制造方法，其中移除该掩模层及该掩模层下方的部分该第一导体层而暴露出部分该基底，而于该第二导体层下方形成二第三导体层的步骤包括：

进行一氧化步骤，于该第二导体层暴露的表面形成一顶盖层；

移除该掩模层，以暴露出部分该第一导体层；以及

以该顶盖层为掩模，移除部分该第一导体层，而于该第二导体层下方形成该二第三导体层。

5、如权利要求4所述的快闪存储器的制造方法，其中于该第二导体层上形成该顶盖层的方法包括热氧化法。

6、如权利要求1所述的快闪存储器的制造方法，其中该第二导体层为控制栅极。

7、如权利要求1所述的快闪存储器的制造方法，其中该第二导体层的材料包括掺杂多晶硅。

8、如权利要求1所述的快闪存储器的制造方法，其中该二第三导体层为浮置栅极。

9、如权利要求1所述的快闪存储器的制造方法，其中移除该氧化层的方法包括以氢氟酸作为蚀刻剂。

10、如权利要求1所述的快闪存储器的制造方法，其中该掩模层的材料包括氮化硅。

11、如权利要求1所述的快闪存储器的制造方法，其中该第二介电层的材料包括氧化硅/氮化硅/氧化硅。

12、如权利要求1所述的快闪存储器的制造方法，其中该第一介电层的材料包括氧化硅。

13、如权利要求1所述的快闪存储器的制造方法，其中该氧化层与该第一导体层的连接成圆弧状。

14、如权利要求1所述的快闪存储器的制造方法，其中移除该氧化层，以暴露出该基底的步骤后，还包括图案化该第一导体层，使该第一导体层分割成块状。

15、一种快闪存储器的制造方法，该方法包括：

提供一基底；

于该基底上依序形成一第一介电层、一第一导体层与一第一掩模层，其中该第一导体层的材料至少包括掺杂多晶硅；

图案化该第一掩模层、该第一导体层、该第一介电层与该基底，以于该基底中形成多个沟槽；

于该些沟槽中填入一绝缘层，而形成排列成一阵列形式的多个元件隔离结构，以定义出平行排列并往一第一方向延伸的多个第一有源区与平行排列并往一第二方向延伸的多个第二有源区，该第一方向与该第二方向交错；

于该些第一有源区的该基底中分别形成多个掺杂区；

图案化该第一掩模层以形成多个开口，该些开口至少暴露该些第一有源区上的部分该第一导体层；

进行一热氧化工艺，以于暴露的部分该第一导体层上形成一氧化层；

移除该氧化层，以暴露出该基底；

图案化该第一导体层，使该第一导体层分割成块状；

于该些开口内分别形成一第二介电层；

于该基底上形成分别填满该些开口的一第二导体层，作为控制栅极；

进行一热氧化步骤，于该些第二导体层上分别形成一顶盖层；

移除该第一掩模层，以暴露出部分该第一导体层；

以该些顶盖层为掩模，移除部分该第一导体层，而分别于该第二导体层下方分别形成多个浮置栅极，在每四个该些元件隔离结构所定义出的该第一有源区中形成有二浮置栅极，且该些掺杂区分别形成于二浮置栅极之间；

于该基底上形成一绝缘层；以及

于该第二导体层两侧的该基底中分别形成一源极区/漏极区；以及

于该基底上形成多个导电插塞，分别电连接该些源极区/漏极区。

16、如权利要求15所述的快闪存储器的制造方法，其中形成该些元件隔离结构之后，还包括于该基底上形成一第二掩模层。

17、如权利要求15所述的快闪存储器的制造方法，其中该掺杂区在移除该氧化层的步骤后，于该第一导体层中所暴露的该基底中形成。

18、如权利要求15所述的快闪存储器的制造方法，其中该第二介电层的材料包括氧化硅/氮化硅/氧化硅。

19、如权利要求15所述的快闪存储器的制造方法，其中该第一介电层的材料包括氧化硅。

20、如权利要求15所述的快闪存储器的制造方法，其中该第二导体层的材料包括掺杂多晶硅。

21、如权利要求15所述的快闪存储器的制造方法，其中移除该氧化层的方法包括以氢氟酸作为蚀刻剂。

22、如权利要求15所述的快闪存储器的制造方法，其中该氧化层与该第一导体层的连接成圆弧状。

23、一种快闪存储器，包括：

一基底；

一穿隧介电层，设置于该基底上；

二浮置栅极，设置于该穿隧介电层上，该二浮置栅极的剖面成为斜面相对的二个直角三角形，且该二浮置栅极之间会暴露出该基底；

一控制栅极，分别设置于该二浮置栅极上，该控制栅极的底部对应于该二浮置栅极的斜面；

一栅间介电层，设置于该控制栅极与该二浮置栅极之间；以及

一源极/漏极区，设置于该控制栅极两侧的该基底中。

24、如权利要求23所述的快闪存储器，其中该二直角三角形的斜面具有一下凹的表面。

25、如权利要求23所述的快闪存储器，其中该栅间介电层的材料包括氧化硅/氮化硅/氧化硅。

26、如权利要求23所述的快闪存储器，其中该穿隧介电层的材料包括氧化硅。

27、如权利要求23所述的快闪存储器，还包括一掺杂区，设置于该二浮置栅极间的该基底中。

28、如权利要求23所述的快闪存储器，其中该控制栅极与该浮置栅极的材料包括掺杂多晶硅。

29、如权利要求23所述的快闪存储器，还包括一阱区，设置于该基底中。

30、一种快闪存储器，包括：

一基底；

多个元件隔离结构，设置于该基底中，该些元件隔离结构排列成一阵列，以定义出平行排列并往一第一方向延伸的多个第一有源区与平行排列并往一第二方向延伸的多个第二有源区，该第一方向与该第二方向交错；

多个控制栅极，设置于该些第一有源区上，该些控制栅极平行排列并往该第一方向延伸；

多个浮置栅极，设置于该些控制栅极下方，并排列成一阵列，在每四个该些元件隔离结构所定义出的该第一有源区中形成有二浮置栅极；

多个掺杂区，分别设置于该些控制栅极下方，且位于二浮置栅极之间的该基底中；

多个栅间介电层，分别设置于该些控制栅极与各该些浮置栅极之间；

一穿隧介电层，设置于该些浮置栅极与该基底之间中；以及

多个源极/漏极区，分别设置于该些控制栅极两侧的该基底中，

其中每四个该些元件隔离结构所定义出的该第一有源区中设置的二浮置栅极的剖面成为斜面相对的二直角三角形。

31、如权利要求30所述的快闪存储器，其中该二直角三角形的斜面具有一下凹的表面。

32、如权利要求30所述的快闪存储器，其中该栅间介电层的材料包括氧化硅/氮化硅/氧化硅。

33、如权利要求30所述的快闪存储器，其中该穿隧介电层的材料包括氧化硅。

34、如权利要求30所述的快闪存储器，其中该控制栅极与该浮置栅极的材料包括掺杂多晶硅。

35、如权利要求30所述的快闪存储器，还包括一阱区，设置于该基底中。

36、如权利要求30所述的快闪存储器，还包括多个导电插塞，设置于该基底上，分别电连接该些源极区/漏极区。

Images