TWI548064B - 非揮發性記憶體及其製作方法 - Google Patents

非揮發性記憶體及其製作方法 Download PDF

Info

Publication number
TWI548064B
TWI548064B TW104105298A TW104105298A TWI548064B TW I548064 B TWI548064 B TW I548064B TW 104105298 A TW104105298 A TW 104105298A TW 104105298 A TW104105298 A TW 104105298A TW I548064 B TWI548064 B TW I548064B
Authority
TW
Taiwan
Prior art keywords
conductor pattern
layer
insulating layer
forming
volatile memory
Prior art date
Application number
TW104105298A
Other languages
English (en)
Other versions
TW201631743A (zh
Inventor
鍾志平
何明祐
張明豐
廖宏魁
Original Assignee
力晶科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶科技股份有限公司 filed Critical 力晶科技股份有限公司
Priority to TW104105298A priority Critical patent/TWI548064B/zh
Priority to US14/697,635 priority patent/US9437715B1/en
Application granted granted Critical
Publication of TWI548064B publication Critical patent/TWI548064B/zh
Publication of TW201631743A publication Critical patent/TW201631743A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Description

非揮發性記憶體及其製作方法
本發明是有關於一種半導體元件及其製作方法，且特別是有關於一種非揮發性記憶體及其製作方法。
非揮發性記憶體元件由於具有可多次資料之存入、讀取、抹除等動作，且存入之資料在斷電後也不會消失之優點，因此已成為個人電腦和電子設備所廣泛採用的一種記憶體元件。
典型的非揮發性記憶體元件，一般是被設計成具有堆疊式閘極(Stacked-Gate)結構，其中包括以摻雜多晶矽製作的浮置閘極(Floating Gate)與控制閘極(Control Gate)。浮置閘極位於控制閘極和基底之間，且處於浮置狀態，沒有和任何電路相連接，而控制閘極則與字元線(Word Line)相接，此外還包括穿隧氧化層(Tunneling Oxide)和閘間介電層(Inter-Gate Dielectric Layer)分別位於基底和浮置閘極之間以及浮置閘極和控制閘極之間。
在目前提高元件積集度的趨勢下，會依據設計規則縮小元件的尺寸。通常浮置閘極與控制閘極之間的閘極耦合率(Gate Coupling Ratio)越大，其操作所需之工作電壓將越低。然而，隨著非揮發性記憶體積集度增加，提高閘極耦合率可能會導致浮置閘極間的相互干擾變得嚴重。
由此可知，在目前元件小型化的趨勢下，如何在有限的空間中兼顧元件的積集度及元件可靠度，將是各界研究的重點之一。
本發明提供一種非揮發性記憶體及其製作方法，能提升閘極耦合率與降低浮置閘極間的相互干擾。
本發明的非揮發性記憶體的製作方法包括以下步驟。提供一基底，基底上已依序形成有一穿隧介電層與一第一導體圖案，以及第一導體圖案、穿隧介電層與基底中已形成有多個隔離結構。於基底上形成一第一光阻層，第一光阻層暴露部分第一導體圖案與部分隔離結構。以第一光阻層為罩幕，移除部分第一導體圖案，以於隔離結構與第一導體圖案之間形成一第一開口，第一開口暴露出基底。移除第一光阻層。於基底上形成一絕緣層，絕緣層填滿第一開口並覆蓋第一導體圖案與隔離結構。於部分絕緣層上形成一第二光阻層，第二光阻層遮蔽部分第一導體圖案。以第二光阻層為罩幕，移除位於第一導體圖案周圍的部分絕緣層與部分隔離結構，其中保留於基底上的絕緣層與隔離結構形成一圖案化絕緣層，圖案化絕緣層具有一第二開口，第二開口暴露出第 一導體圖案的頂部與側壁。移除第二光阻層。於第一導體圖案上形成一閘間介電層。於閘間介電層上形成一第二導體圖案，第二導體圖案填滿第二開口，其中第二導體圖案形成一控制閘極，第一導體圖案形成一浮置閘極，且控制閘極覆蓋並環繞浮置閘極。
在本發明的一實施例中，在形成絕緣層之前，更包括進行一摻雜製程，以經由第一開口於基底中形成一源極/汲極輕摻雜區。
在本發明的一實施例中，藉由一蝕刻製程移除部分第一導體圖案，且第一導體圖案與隔離結構的材料之間具有蝕刻選擇比。
在本發明的一實施例中，形成絕緣層後，更包括對絕緣層進行一平坦化製程。
在本發明的一實施例中，藉由一蝕刻製程移除部分絕緣層與部分隔離結構，且第一導體圖案與絕緣層及隔離結構的材料之間具有蝕刻選擇比。
在本發明的一實施例中，上述的圖案化絕緣層圍繞第一導體圖案，且圖案化絕緣層的頂部高於第一導體圖案的頂部。
在本發明的一實施例中，上述的第二開口的底部高於第一導體圖案的底部。
在本發明的一實施例中，上述的形成閘間介電層與第二導體圖案的方法包括：於圖案化絕緣層上形成一介電材料層；於介電材料層上形成一導體材料層，導體材料層填滿第二開口且覆 蓋第一導體圖案與介電材料層；以及以圖案化絕緣層的頂部為終止層，對介電材料層與導體材料層進行一平坦化製程。
在本發明的一實施例中，在形成第二導體圖案後，更包括：移除殘留於第二導體圖案的側壁上的圖案化絕緣層：以及於第二導體圖案的側壁上形成一間隙壁。
在本發明的一實施例中，更包括於浮置閘極的兩側的基底中形成一源極與汲極區。
在本發明的一實施例中，位於浮置閘極的底部周圍的圖案化絕緣層的厚度大於穿隧介電層的厚度。
基於上述，本發明是藉由製程來形成具有特定構型的控制閘極，以提升閘極耦合率與降低浮置閘極間的相互干擾。此外，能進一步避免閘極的穿隧介電層邊緣受損所引起的可靠度問題，以及避免外部離子的擴散至穿隧介電層的現象發生。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100‧‧‧基底
102‧‧‧通道摻雜區
104‧‧‧源極/汲極輕摻雜區
110‧‧‧穿隧介電層
120‧‧‧第一導體圖案
120a‧‧‧頂部
120b‧‧‧側壁
130‧‧‧隔離結構
132‧‧‧第一開口
140‧‧‧第一光阻層
150‧‧‧絕緣層
152‧‧‧圖案化絕緣層
152a‧‧‧頂部
152b‧‧‧底部
152c‧‧‧側壁
154‧‧‧第二開口
160‧‧‧第二光阻層
170‧‧‧閘間介電層
180‧‧‧第二導體圖案
190‧‧‧間隙壁
192‧‧‧層間介電層
194‧‧‧接觸窗
D‧‧‧汲極
S‧‧‧源極
D1‧‧‧第一方向
D2‧‧‧第二方向
ML‧‧‧導線
圖1A至圖1I為依照本發明實施例所繪示之非揮發性記憶體的製作流程的立體示意圖。
圖2A至圖2I為依照本發明實施例所繪示之非揮發性記憶體的製作流程的立體示意圖
圖1A至圖1I為依照本發明實施例所繪示之非揮發性記憶體的製作流程的立體示意圖，以及圖2A至圖2I為依照本發明實施例所繪示之非揮發性記憶體的製作流程的立體示意圖，其中圖1A至圖1I是沿字元線的立體剖面示意圖，以及圖2A至圖2I是沿位元線的立體剖面示意圖。請參照圖1A與圖2A，首先，提供基底100，基底100上已依序形成有穿隧介電層110與第一導體圖案120，以及第一導體圖案120、穿隧介電層110與基底100中已形成有多個隔離結構130。基底100例如為矽基底。穿隧介電層110的材料例如是氧化矽，其形成方法例如是熱氧化法。第一導體圖案120例如是條狀，且沿第一方向D1延伸。在本實施例中，第一方向D1例如是位元線的延伸方向。第一導體圖案120的材料例如是多晶矽，其形成方法例如是化學氣相沈積製程。隔離結構130例如是自對準的淺溝渠隔離結構，其例如是位於第一導體圖案120的兩側的基底100中。隔離結構130的材料例如是氮化矽、氧化矽或其他絕緣材料。在本實施例中，更包括通道摻雜區102，其形成於第一導體圖案120下方的基底100中。通道摻雜區102的形成方法例如是離子植入製程，其用以調整閘極臨界電壓。
請參照圖1B與圖2B，接著，於基底100上形成第一光阻層140，第一光阻層140暴露部分第一導體圖案120與部分隔離結構130。第一光阻層140例如是條狀，且沿第二方向D2延伸。 第二方向D2與第一方向D1不平行，且第二方向D2例如是與第一方向D1垂直。在本實施例中，第二方向D2例如是位元線的延伸方向。
然後，請參照圖1C與圖2C，以第一光阻層140為罩幕，移除部分第一導體圖案120，以於隔離結構130與第一導體圖案120之間形成第一開口132，第一開口132暴露出基底100。其中，經圖案化的第一導體圖案120形成彼此分離的多個浮置閘極。在本實施例中，移除部分第一導體圖案120的方法例如是蝕刻製程，其中第一導體圖案120與隔離結構130的材料之間具有高蝕刻選擇比。特別說明的是，在一實施例中，蝕刻製程有可能會同時移除未被第一光阻層140遮蔽的部分隔離結構130。
接著，移除第一光阻層140。然後，對基底100進行摻雜製程，以於第一導體圖案120兩側的基底100中形成源極/汲極輕摻雜區104。源極/汲極輕摻雜區104例如是位於第一導體圖案120的兩側下方的基底100中。特別說明的是，在另一實施例中，也可以是以第一光阻層140為罩幕，經由第一開口132對基底100進行摻雜，以於基底100中形成源極/汲極輕摻雜區104。
請參照圖1D與圖2D，接著，於基底100上形成絕緣層150，絕緣層150填滿第一開口132並覆蓋第一導體圖案120與隔離結構130。絕緣層150的材料例如是氮化矽、氧化矽或其他絕緣材料。在本實施例中，絕緣層150與隔離結構130可以具有相同或相似的材料。絕緣層150的形成方法例如是在基底100上形成 絕緣材料層以填滿第一開口132並覆蓋第一導體圖案120與隔離結構130，接著對絕緣材料層進行諸如機械研磨製程等平坦化製程，以形成具有平坦頂表面的絕緣層150。
請參照圖1E與圖2E，而後，於部分絕緣層150上形成第二光阻層160，第二光阻層160遮蔽部分第一導體圖案120。第二光阻層160例如是條狀，且沿第二方向D2延伸。其中，第一光阻層140與第二光阻層160的配置位置例如是具有部分重疊，但不以此為限。
接著，請參照圖1F與圖2F，以第二光阻層160為罩幕，移除位於第一導體圖案120周圍的部分絕緣層150與部分隔離結構130，以形成第二開口154，第二開口154暴露出第一導體圖案120的頂部120a與部分側壁120b。在本實施例中，將未被移除而保留於基底100上的絕緣層150與隔離結構130一併稱為圖案化絕緣層152，圖案化絕緣層152具有第二開口154，第一導體圖案120位於第二開口154中。圖案化絕緣層152圍繞第一導體圖案120，且圖案化絕緣層152的頂部152a高於第一導體圖案120的頂部120a。圖案化絕緣層152包括底部152b與側壁152c，底部152b位於第一導體圖案120的周圍的基底100上且底部152b的頂表面高於第一導體圖案120的底部，側壁152c環繞底部152b與第一導體圖案120。接著，移除第二光阻層160。在本實施例中，移除部分絕緣層150與部分隔離結構130的方法例如是蝕刻製程，其中第一導體圖案120與絕緣層150及隔離結構130的材料 之間具有高蝕刻選擇比。
請參照圖1G與圖2G，然後，於第一導體圖案120上形成閘間介電層170。閘間介電層170例如是包括氧化層/氮化層/氧化層三層。閘間介電層170例如是共形地形成於圖案化絕緣層152與第一導體圖案120的表面上。而後，於閘間介電層170上形成第二導體圖案180，第二導體圖案180填滿第二開口154。第二導體圖案180例如是條狀，且沿第二方向D2延伸，以覆蓋排列於同一行的第一導體圖案120。閘間介電層170與第二導體圖案180的形成方法例如是於圖案化絕緣層152上依序形成一介電材料層與一導體材料層，導體材料層填滿第二開口154且覆蓋第一導體圖案120與介電材料層，接著以圖案化絕緣層152的頂表面為終止層，對導體材料層與介電材料層進行諸如化學機械研磨等平坦化製程。如此一來，第二導體圖案180、閘間介電層170以及圖案化絕緣層152例如是具有實質上齊平的頂表面，其中第二導體圖案180形成控制閘極，第一導體圖案120形成浮置閘極，且控制閘極覆蓋並環繞浮置閘極。
請參照圖1H與圖2H，在本實施例中，更包括於第二導體圖案180的側壁上形成間隙壁190。形成間隙壁190的方法可以是先移除殘留於第二導體圖案180的側壁上的圖案化絕緣層152(即側壁152c)，再於第二導體圖案180的側壁上形成間隙壁。或者是，在一實施例中，也可以是移除圖案化絕緣層152的部分側壁152c，而以殘留於第二導體圖案180的側壁上的絕緣層作為 間隙壁190。再者，間隙壁190可以是單層結構或多層結構，其中任一層可以是殘留於第二導體圖案180上的部分側壁152c或額外形成的絕緣材料。特別注意的是，圖案化絕緣層152的底部152b會保留於堆疊閘極結構下方，因此位於第一導體圖案120(即浮置閘極)的底部周圍的圖案化絕緣層152的厚度大於穿隧介電層110的厚度。
請參照圖1I與圖2I，而後，於第一導體圖案120與第二導體圖案180的堆疊閘極結構的兩側基底100中形成源極S與汲極D。接著，於基底100上形成具有接觸窗194的層間介電層192，其中接觸窗194暴露出第二導體圖案180、源極S或汲極D。然後，於層間介電層192上形成分別經由接觸窗194與第二導體圖案180、源極S或汲極D電性連接的導線ML。
在本實施例中，形成於控制閘極與浮置閘極之間的閘間介電層具有倒U字形，因此大幅增加控制閘極與浮置閘極之間的閘極耦合率。再者，控制閘極包覆浮置閘極的側壁，因此具有遮蔽效果，可以避免相鄰浮置閘極間的相互干擾。此外，圖案絕緣層會保留於堆疊閘極結構的底部兩側，也就是浮置閘極的底部邊緣被厚度較大的絕緣層包圍，因此能避免浮置閘極的穿隧介電層邊緣受到破壞，以提高元件可靠度。
綜上所述，本發明是藉由製程來形成具有特定構型的控制閘極，以提升閘極耦合率與降低浮置閘極間的相互干擾。此外，能進一步避免閘極的穿隧介電層邊緣受損所引起的可靠度問題， 以及避免外部離子擴散至穿隧介電層的現象發生。如此一來，非揮發性記憶體具有較佳的元件特性與可靠度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧基底
102‧‧‧通道摻雜區
104‧‧‧源極/汲極輕摻雜區
110‧‧‧穿隧介電層
120a‧‧‧頂部
120b‧‧‧側壁
130‧‧‧隔離結構
152‧‧‧圖案化絕緣層
152a‧‧‧頂部
152b‧‧‧底部
152c‧‧‧側壁
154‧‧‧第二開口
D1‧‧‧第一方向
D2‧‧‧第二方向

Claims (11)

  1. 一種非揮發性記憶體的製作方法，包括：提供一基底，該基底上已依序形成有一穿隧介電層與一第一導體圖案，以及該第一導體圖案、該穿隧介電層與該基底中已形成有多個隔離結構；於該基底上形成一第一光阻層，該第一光阻層暴露部分該第一導體圖案與部分該些隔離結構；以該第一光阻層為罩幕，移除部分該第一導體圖案，以於該隔離結構與該第一導體圖案之間形成一第一開口，該第一開口暴露出該基底；移除該第一光阻層；於該基底上形成一絕緣層，該絕緣層填滿該第一開口並覆蓋該第一導體圖案與該些隔離結構；於部分該絕緣層上形成一第二光阻層，該第二光阻層遮蔽部分該第一導體圖案；以該第二光阻層為罩幕，移除位於該第一導體圖案周圍的部分該絕緣層與部分該些隔離結構，其中保留於該基底上的該絕緣層與該些隔離結構形成一圖案化絕緣層，該圖案化絕緣層具有一第二開口，該第二開口暴露出該第一導體圖案的頂部與側壁；移除該第二光阻層；於該第一導體圖案上形成一閘間介電層；以及於該閘間介電層上形成一第二導體圖案，該第二導體圖案填 滿該第二開口，其中該第二導體圖案形成一控制閘極，該第一導體圖案形成一浮置閘極，且該控制閘極覆蓋並環繞該浮置閘極。
  2. 如申請專利範圍第1項所述之非揮發性記憶體的製作方法，在形成該絕緣層之前，更包括進行一摻雜製程，以經由該第一開口於該基底中形成一源極/汲極輕摻雜區。
  3. 如申請專利範圍第1項所述之非揮發性記憶體的製作方法，其中藉由一蝕刻製程移除部分該第一導體圖案，且該第一導體圖案與該隔離結構的材料之間具有蝕刻選擇比。
  4. 如申請專利範圍第1項所述之非揮發性記憶體的製作方法，其中形成該絕緣層後，更包括對該絕緣層進行一平坦化製程。
  5. 如申請專利範圍第1項所述之非揮發性記憶體的製作方法，其中藉由一蝕刻製程移除部分該絕緣層與部分該些隔離結構，且該第一導體圖案與該絕緣層及該些隔離結構的材料之間具有蝕刻選擇比。
  6. 如申請專利範圍第1項所述之非揮發性記憶體的製作方法，其中該圖案化絕緣層圍繞該第一導體圖案，且該圖案化絕緣層的頂部高於該第一導體圖案的頂部。
  7. 如申請專利範圍第1項所述之非揮發性記憶體的製作方法，其中該第二開口的底部高於該第一導體圖案的底部。
  8. 如申請專利範圍第1項所述之非揮發性記憶體的製作方法，其中形成該閘間介電層與該第二導體圖案的方法包括：於該圖案化絕緣層上形成一介電材料層； 於該介電材料層上形成一導體材料層，該導體材料層填滿該第二開口且覆蓋該第一導體圖案與該介電材料層；以及以該圖案化絕緣層的頂部為終止層，對該介電材料層與該導體材料層進行一平坦化製程。
  9. 如申請專利範圍第1項所述之非揮發性記憶體的製作方法，在形成該第二導體圖案後，更包括：移除殘留於該第二導體圖案的側壁上的該圖案化絕緣層：以及於該第二導體圖案的側壁上形成一間隙壁。
  10. 如申請專利範圍第1項所述之非揮發性記憶體的製作方法，更包括於該浮置閘極的兩側的該基底中形成一源極與汲極區。
  11. 如申請專利範圍第1項所述之非揮發性記憶體的製作方法，其中位於該浮置閘極的底部周圍的該圖案化絕緣層的厚度大於該穿隧介電層的厚度。
TW104105298A 2015-02-16 2015-02-16 非揮發性記憶體及其製作方法 TWI548064B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104105298A TWI548064B (zh) 2015-02-16 2015-02-16 非揮發性記憶體及其製作方法
US14/697,635 US9437715B1 (en) 2015-02-16 2015-04-28 Non-volatile memory and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104105298A TWI548064B (zh) 2015-02-16 2015-02-16 非揮發性記憶體及其製作方法

Publications (2)

Publication Number Publication Date
TWI548064B true TWI548064B (zh) 2016-09-01
TW201631743A TW201631743A (zh) 2016-09-01

Family

ID=56621332

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105298A TWI548064B (zh) 2015-02-16 2015-02-16 非揮發性記憶體及其製作方法

Country Status (2)

Country Link
US (1) US9437715B1 (zh)
TW (1) TWI548064B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201442154A (zh) * 2013-04-22 2014-11-01 Macronix Int Co Ltd 非揮發性記憶胞及其造方法
JP2015026674A (ja) * 2013-07-25 2015-02-05 株式会社東芝 不揮発性記憶装置およびその製造方法
US20150036407A1 (en) * 2013-07-30 2015-02-05 Kabushiki Kaisha Toshiba Non-volatile memory device
JP2015028982A (ja) * 2013-07-30 2015-02-12 株式会社東芝 不揮発性記憶装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907775A (en) 1997-04-11 1999-05-25 Vanguard International Semiconductor Corporation Non-volatile memory device with high gate coupling ratio and manufacturing process therefor
KR100598109B1 (ko) * 2004-10-08 2006-07-07 삼성전자주식회사 비휘발성 기억 소자 및 그 형성 방법
US8390062B2 (en) 2010-07-20 2013-03-05 Powerchip Technology Corporation Vertical channel transistor array and manufacturing method thereof
TWI506768B (zh) * 2010-12-22 2015-11-01 Powerchip Technology Corp 非揮發性記憶體及其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201442154A (zh) * 2013-04-22 2014-11-01 Macronix Int Co Ltd 非揮發性記憶胞及其造方法
JP2015026674A (ja) * 2013-07-25 2015-02-05 株式会社東芝 不揮発性記憶装置およびその製造方法
US20150036407A1 (en) * 2013-07-30 2015-02-05 Kabushiki Kaisha Toshiba Non-volatile memory device
JP2015028982A (ja) * 2013-07-30 2015-02-12 株式会社東芝 不揮発性記憶装置およびその製造方法

Also Published As

Publication number Publication date
US9437715B1 (en) 2016-09-06
TW201631743A (zh) 2016-09-01
US20160240631A1 (en) 2016-08-18

Similar Documents

Publication Publication Date Title
US9613967B1 (en) Memory device and method of fabricating the same
KR100894772B1 (ko) 반도체 메모리 소자 및 그것의 제조 방법
TWI521710B (zh) 半導體裝置結構及其形成方法
KR20170137637A (ko) 반도체 장치 및 그 제조 방법
US8741754B2 (en) Fabricating method of non-volatile memory
US20120238099A1 (en) Method of manufacturing electronic part
JP4822792B2 (ja) 半導体装置およびその製造方法
US9685451B2 (en) Nonvolatile memory device and method for fabricating the same
KR102479666B1 (ko) 비휘발성 메모리 셀을 포함하는 반도체 소자 및 그 제조 방법
TWI548064B (zh) 非揮發性記憶體及其製作方法
TWI571975B (zh) 半導體元件及其製造方法
TWI451533B (zh) 嵌入式快閃記憶體的製造方法
US20090134442A1 (en) Recessed channel device and method thereof
TW201624622A (zh) 非揮發性記憶胞、ｎａｎｄ型非揮發性記憶體及其製造方法
US8722488B2 (en) Method of fabricating semiconductor device
US20060081909A1 (en) Semiconductor device and manufacturing method therefor
TWI689040B (zh) 半導體元件及其製造方法
KR100671603B1 (ko) 플래시 메모리 소자의 제조 방법
JP2008098240A (ja) 半導体装置およびその製造方法
TW202018917A (zh) 非揮發性記憶體及其製造方法
US11658112B2 (en) Semiconductor structure and fabrication method thereof
CN111834370B (zh) 集成电路及其制造方法
US20230247825A1 (en) Semiconductor device
TWI565006B (zh) 記憶元件的製造方法
TWI517302B (zh) 半導體裝置的製作方法