CN101345217A - 非易失性存储器的制作方法 - Google Patents

Abstract

一种非易失性存储器的制作方法。首先，于基底中形成隔离结构以定义出有源区。隔离结构平行排列，且突出基底的表面。然后，于基底上形成与隔离结构交错排列的掩模层，且掩模层的表面高于隔离结构的表面。接着，于基底中形成掺杂区。之后，于掩模层之间的基底上形成绝缘层。绝缘层的材料与掩模层的材料具有不同蚀刻选择性。然后，移除掩模层，暴露出基底。于基底上形成隧穿介电层后，于隔离结构与绝缘层包围的基底上形成浮置栅极。浮置栅极的表面低于隔离结构的表面。之后，于基底上形成栅间介电层。随之，于绝缘层之间形成控制栅极。

Description

非易失性存储器的制作方法

技术领域

本发明涉及一种半导体元件的制作方法，尤其涉及一种非易失性存储器的制作方法。

背景技术

存储器，顾名思义便是用以储存数据的半导体元件。随着现今电脑微处理器的功能愈来愈强大，软件所进行的程式与运算也愈来愈复杂，存储器的需求也就越来越高。因此，存储器的制作技术已成为半导体产业中重要的技术之一。一般而言，存储器可依其储存数据的型态而分为易失性存储器与非易失性存储器。举例来说，快闪存储器即属于一种非易失性存储器。快闪存储器由于具有可多次进行数据的存入、读取或抹除等动作，且存入的数据在断电后也不会消失的优点，因此已成为个人电脑和电子设备所广泛采用的一种非易失性存储器。

随着非易失性存储器的需求以更高集成度的趋势发展，其存储单元尺寸必须缩小以增进其集成度。典型的非易失性存储器，一般是被设计成由浮置栅极与控制栅极共同形成的栅极结构。浮置栅极配置于控制栅极和基底之间，并处于浮置状态，没有和任何电路相连接。而控制栅极则与字线相连接。此外，还包括隧穿介电层和栅间介电层分别位于基底和浮置栅极之间以及浮置栅极和控制栅极之间。

然而，在制作具有上述栅极结构的非易失性存储器的过程中，往往需要进行多次的光刻工艺与蚀刻工艺才能将浮置栅极与控制栅极定义出来。由于在形成浮置栅极与控制栅极时，对于对准精确度(alignment accuracy)的要求很高，因此在工艺上的控制并不容易。若在形成浮置栅极或是控制栅极时，对准产生误差，会导致后续的工艺受影响，而造成非易失性存储器的可靠度降低。此外，光刻工艺中所使用的光掩模往往是半导体工艺中价格较为昂贵的部分，故所使用的光掩模数愈多，更会大幅地增加工艺所需的成本与花费的时间。

因此，如何在兼顾元件可靠度的情形下，以较简单而容易控制的制造方法来形成非易失性存储器，是目前产业上亟待解决的问题。

发明内容

有鉴于此，本发明提供一种非易失性存储器的制作方法，可以形成自动对准的栅极结构，避免栅极结构发生对准失误的情形。

本发明另提供一种非易失性存储器的制作方法，能够简化工艺步骤，并可以减少所使用的光掩模数，降低制造成本。

本发明提出一种非易失性存储器的制作方法。首先，提供基底，并于基底中形成隔离结构以定义出有源区。隔离结构平行排列，且突出基底的上表面。然后，于基底上形成掩模层。掩模层与隔离结构交错排列，且掩模层的上表面高于隔离结构的上表面。接着，于基底中形成掺杂区。之后，于掩模层之间的基底上形成绝缘层。绝缘层的材料与掩模层的材料具有不同蚀刻选择性。然后，移除掩模层，以暴露出基底。接着，于基底上形成隧穿介电层。于隔离结构与绝缘层所包围的基底上形成浮置栅极。浮置栅极的表面低于隔离结构的表面。之后，于基底上形成栅间介电层。随之，于绝缘层之间形成控制栅极，且控制栅极与有源区交错。

在本发明的一实施例中，非易失性存储器的制作方法于基底上形成栅间介电层后，还包括在形成控制栅极的步骤中，同时形成选择栅极。

在本发明的一实施例中，上述的浮置栅极的形成方法例如是在基底上形成第一导体层。接着，移除部分第一导体层。

在本发明的一实施例中，上述的移除部分第一导体层的方法例如是干式蚀刻法。

在本发明的一实施例中，上述的第一导体层的材料例如是掺杂多晶硅。

在本发明的一实施例中，上述的栅间介电层例如是氧化硅/氮化硅/氧化硅层。

在本发明的一实施例中，上述于绝缘层之间形成控制栅极的步骤例如是于基底上形成第二导体层，接着移除部分第二导体层直到暴露绝缘层的上表面。

在本发明的一实施例中，上述的移除部分第二导体层的方法例如是化学机械抛光法。

在本发明的一实施例中，上述的第二导体层的材料例如是掺杂多晶硅。

在本发明的一实施例中，上述的隧穿介电层的材料例如是氧化硅。

本发明另提出一种非易失性存储器的制作方法。首先，提供基底，并于基底中形成隔离结构以定义出有源区。隔离结构平行排列并突出基底的上表面。然后，于基底上形成掩模层。掩模层与隔离结构交错排列，且掩模层的上表面高于隔离结构的上表面。接着，于基底中形成掺杂区。然后，于掩模层之间的基底上形成绝缘层。绝缘层的材料与掩模层的材料具有不同蚀刻选择性。之后，移除掩模层，以暴露出基底。于基底上形成隧穿介电层之后，再于基底上顺应性地形成电荷捕获层。接着，于绝缘层之间形成控制栅极，且控制栅极与有源区交错。

在本发明的一实施例中，非易失性存储器的制作方法于基底上形成电荷捕获层后，还包括移除预定形成选择栅极的区域上的部分电荷捕获层，之后，在形成控制栅极的步骤中，同时形成选择栅极。

在本发明的一实施例中，非易失性存储器的制作方法还包括于电荷捕获层与控制栅极之间形成顶介电层。

在本发明的一实施例中，上述的顶介电层的材料例如是氧化硅或氧化铝。

在本发明的一实施例中，上述的电荷捕获层的材料例如是氮化硅。

在本发明的一实施例中，上述于绝缘层之间形成控制栅极的步骤例如是于基底上形成导体层，接着移除部分导体层直到暴露绝缘层的上表面。

在本发明的一实施例中，上述的移除部分导体层的方法例如是化学机械抛光法。

在本发明的一实施例中，上述的导体层的材料例如是掺杂多晶硅。

在本发明的一实施例中，上述的隧穿介电层的材料例如是氧化硅。

本发明的非易失性存储器的制作方法，因采用镶嵌的方式制作电荷储存结构与字线，而不需直接对导体材料层进行光刻工艺以及蚀刻工艺，因此可以避免对准失误的情况发生。

此外，本发明的非易失性存储器的制作方法，在制作栅极结构时不必进行光刻工艺以及蚀刻工艺等步骤，且不需形成间隙壁保护导体材料。因此，本发明可以大幅地降低工艺成本，并通过简单的步骤来达到提高元件集成度的功效，使工艺裕度得以提升。

为让本发明的上述特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。

附图说明

图1A至图6A为依照本发明一实施例所绘示的非易失性存储器的制作流程上视图。

图1B至图6B分别是沿着图1A至图6A中I-I’线段的剖面示意图。

图1C至图6C分别是沿着图1A至图6A中II-II’线段的剖面示意图。

图1D至图6D分别是沿着图1A至图6A中III-III’线段的剖面示意图。

图7A至图8A为依照本发明另一实施例所绘示的非易失性存储器的制作流程上视图。

图7B至图8B分别是沿着图7A至图8A中I-I’线段的剖面示意图。

图7C至图8C分别是沿着图7A至图8A中II-II’线段的剖面示意图。

图7D至图8D分别是沿着图7A至图8A中III-III’线段的剖面示意图。

主要元件符号说明

100：基底

100a：有源区

102：垫氧化层

104：硬掩模层

104a：图案化硬掩模层

106：沟渠

108：隔离结构

110：掩模层

112：掺杂区

114：开口

116：绝缘层

118、122、130、140：介电层

120：电荷储存层

124、150：导体层

142a、142b：选择栅极线

160：电荷捕获层

具体实施方式

图1A至图6A为依照本发明一实施例所绘示的非易失性存储器的制作流程上视图。图1B至图6B分别是沿着图1A至图6A中I-I’线段的剖面示意图。图1C至图6C分别是沿着图1A至图6A中II-II’线段的剖面示意图。图1D至图6D分别是沿着图1A至图6A中III-III’线段的剖面示意图。

请同时参照图1A、图1B、图1C与图1D，提供基底100。基底100例如是硅基底。接着，于基底100上形成硬掩模层104。硬掩模层104的材料例如是氮化硅，且其形成方法例如是化学气相沉积法。此外，在形成硬掩模层104之前，还可以选择性地于基底100的表面上形成一层垫氧化层(pad oxide)102。垫氧化层102例如是用来增加硬掩模层104与基底100之间的黏着性。垫氧化层102的材料例如是氧化硅，其形成方法例如是热氧化法。

接着，请同时参照图2A、图2B、图2C与图2D，图案化硬掩模层104与垫氧化层102，而形成图案化硬掩模层104a以及暴露出基底100表面的开口(未绘示)。接着，以图案化硬掩模层104a为掩模，移除部分基底100，以于基底100中形成沟渠106。移除部分基底100的方法例如是干式蚀刻法。然后，于沟渠106中形成隔离结构108。隔离结构108的形成方法例如是先于基底100上形成一层填满沟渠106的绝缘材料层(未绘示)，接着移除部分绝缘材料层，并使绝缘材料层的表面平坦化，而形成隔离结构108。上述的绝缘材料层的材料例如是氧化硅，且其形成方法例如是高密度等离子体化学气相沉积法。而移除部分绝缘材料层的方法例如是化学机械抛光法或干式回蚀刻法。

承上述，隔离结构108的表面例如是低于图案化硬掩模层104a的表面，且例如是高于基底100的表面。亦即，图案化硬掩模层104a与隔离结构108之间例如是具有阶梯高度(step height)。隔离结构108之间例如是彼此平行排列，且隔离结构108例如是往Y方向延伸(如图2A所示)，并定义出有源区100a。有源区100a例如是配置于相邻两隔离结构108之间。有源区100a例如是平行排列，并沿着Y方向延伸。

请同时参照图3A、图3B、图3C与图3D，于基底100上形成掩模材料层(未绘示)，掩模材料层例如是覆盖住隔离结构108与图案化硬掩模层104a。此掩模材料层的材料例如是氮化硅，且其形成方法例如是化学气相沉积法。之后，图案化掩模材料层，以形成掩模层110。由于图案化硬掩模层104a与掩模材料层所使用的材料相同，因此在图案化掩模材料层时，亦会将部分图案化硬掩模层104a移除，而暴露出部分隔离结构108与垫氧化层102。如此一来，掩模层110例如是条状结构，并于基底100上呈栅状排列。掩模层110例如是往X方向延伸，且掩模层110与隔离结构108例如是交错排列(如图3A所示)。掩模层110与隔离结构108例如是共同于基底100上构成开口114。此外，掩模层110的上表面例如是高于隔离结构108的上表面。

之后，在位于开口114处的基底100中形成掺杂区112。掺杂区112的形成方法例如是离子注入法。位于有源区100a中的掺杂区112，例如是作为后续预形成的非易失性存储器的源极/漏极区。

请同时参照图4A、图4B、图4C与图4D，于基底100上形成绝缘层116。绝缘层116例如是填入开口114中。绝缘层116的材料例如是氧化硅，且其形成方法例如是高密度等离子体化学气相沉积法。接着，进行平坦化步骤，使绝缘层116的表面平坦化。使绝缘层116的表面平坦化的方法例如是化学机械抛光法。在使绝缘层116的表面平坦化的过程中，例如是以掩模层110作为抛光终止层。因此，绝缘层116例如是会形成多个条状结构。绝缘层116例如是分别配置于两掩模层110之间，且绝缘层116例如是往X方向延伸(如图4A所示)。

接着，移除图案化硬掩模层104a与掩模层110。移除图案化硬掩模层104a与掩模层110的方法例如是湿式蚀刻法或干式蚀刻法。由于图案化硬掩模层104a与掩模层110的材料皆例如是氮化硅，因此图案化硬掩模层104a与掩模层110可以同时被移除。如此，绝缘层116例如是与隔离结构108交错排列。

请同时参照图5A、图5B、图5C与图5D，移除被绝缘层116暴露出的垫氧化层102。被移除的垫氧化层102例如是位于隔离结构108与绝缘层116所包围的基底100上。移除垫氧化层102的方法例如是湿式蚀刻法或干式蚀刻法。接着，在先前移除垫氧化层102的位置，于基底100上形成介电层118。介电层118的材料例如是氧化硅，且其形成方法例如是热氧化法或化学气相沉积法。介电层118例如是作为后续预形成的非易失性存储器的隧穿介电层。

此外，在移除垫氧化层102之后及形成介电层118之前，还可以选择性地进行清洗工艺，以完全去除基底100上残留的物质。如此，可以避免形成的介电层118具有缺陷而造成元件漏电流的情况发生。

承上述，在移除图案化硬掩模层104a与掩模层110之后以及移除暴露出的垫氧化层102之前，还可以通过注入离子到后续预形成的非易失性存储器的特定沟道区域，来调整阈值电压(threshold voltage)，于此领域具有通常知识者可视其需求进行调整。

之后，于基底100上形成电荷储存层120，其中电荷储存层120例如是填入相邻隔离结构108之间的有源区100a。电荷储存层120的材料例如是掺杂多晶硅或其他合适的导体材料。电荷储存层120的形成方法例如是先进行化学气相沉积法形成未经掺杂的多晶硅层后，再以离子注入法于多晶硅层中加入掺杂剂而形成；或者，亦可以利用原位(in-situ)注入掺杂剂的方式，以化学气相沉积法形成掺杂多晶硅层。

接着，移除部分电荷储存层120，至暴露出隔离结构108，以使电荷储存层120的表面低于隔离结构108的表面。移除部分电荷储存层120的方法例如是干式蚀刻法。经部分移除后电荷储存层120例如是配置于隔离结构108与绝缘层116所包围的基底100上。而经部分移除后电荷储存层120例如是作为后续预形成的非易失性存储器的浮置栅极。也就是说，于相邻的隔离结构108之间，有源区100a上例如是形成有多个浮置栅极，且浮置栅极例如是配置于两掺杂区112之间。

然后，于基底100上形成介电层122。介电层122例如是顺应性地覆盖隔离结构108、电荷储存层120与绝缘层116。介电层122的材料例如是氧化硅、氮化硅或是上述介电材料的组合。在本实施例中，介电层122为氧化硅/氮化硅/氧化硅(ONO)层。介电层122的形成方法例如是先进行化学气相沉积法或热氧化法形成一层氧化硅层，接着利用化学气相沉积法于第一层氧化硅层上形成一层氮化硅层之后，再以化学气相沉积法或热氧化法于氮化硅层上形成第二层氧化硅层。

请同时参照图6A、图6B、图6C与图6D，于基底100上形成另一层图案化掩模层(未绘示)，此图案化掩模层暴露出后续预形成选择栅极的区域。图案化掩模层的材料例如是光致抗蚀剂材料，其形成方法例如是先于基底100上形成一层光致抗蚀剂层后，对光致抗蚀剂层进行曝光、显影步骤而形成的。之后，移除被图案化掩模层所暴露出的介电层122，而暴露出电荷储存层120。移除部分介电层122的方法例如是干式蚀刻法或湿式蚀刻法。随之，移除图案化掩模层。

接着，于基底100上形成另一层导体层124。导体层124例如是覆盖电荷储存层120与隔离结构108。导体层124的材料例如是掺杂多晶硅或其他合适的导体材料。导体层124的形成方法例如是先进行化学气相沉积法形成未经掺杂的多晶硅层后，再以离子注入法于多晶硅层中加入掺杂剂而形成；或者，亦可以利用原位注入掺杂剂的方式，以化学气相沉积法直接形成掺杂多晶硅层。

之后，移除部分导体层124，至暴露出绝缘层116。移除部分导体层124的方法例如是化学机械抛光法或干式回蚀刻法。在移除部分导体层124的过程中，例如是以绝缘层116作为抛光终止层或蚀刻终止层。而经过部分移除后的导体层124例如是形成多条平行的长条状结构。经过部分移除的导体层124例如是填满相邻隔离结构108之间的空隙，并跨过有源区100a而构成多条字线与选择栅极线142a、142b。字线与选择栅极线142a、142b例如是沿着X方向延伸(如图6A所示)。各字线例如是配置于两绝缘层116之间，而使字线例如是形成条状布局。如此一来，字线例如是与有源区100a交错。字线与有源区100a交错处则分别构成非易失性存储器的存储单元，而字线跨过有源区100a的部分例如是作为存储单元的控制栅极。

承上述，选择栅极线142a、142b例如是分别配置于字线的最外两侧。选择栅极线142a、142b与有源区100a交错处分别形成非易失性存储器的选择单元，其中选择栅极线142a、142b跨过有源区100a的部分例如是分别作为选择单元的选择栅极。

之后，移除部分绝缘层116与垫氧化层102，以形成开口(未绘示)。开口例如是暴露出部分掺杂区112。开口的形成方法例如是通过光刻工艺以及蚀刻工艺。之后，于开口中形成导体层150。导体层150例如是作为非易失性存储器中连接位线的位线接触窗。于开口中形成导体层150的方法例如是先于基底100上形成一层填满开口的导体材料层后，利用化学机械抛光法或干式回蚀刻法移除部分导体材料层，直到暴露出绝缘层116。

然后，还可以更进一步于基底100上形成多条位线(未绘示)。位线例如是通过导体层150与掺杂区112电性连接。至于位线的形成方法以及完成此非易失性存储器的后续工艺，应为熟悉本技术领域者所周知，故于此不再赘述。

特别说明的是，如图6D所示，在有源区100a中，介电层118例如是作为非易失性存储器的隧穿介电层。电荷储存层120例如是作为非易失性存储器的浮置栅极。位于电荷储存层120两侧的掺杂区112例如是作为非易失性存储器的源极/漏极区。导体层124例如是作为非易失性存储器的控制栅极以及字线。而位于电荷储存层120与导体层124之间的介电层122例如是作为非易失性存储器的栅间介电层。

值得一提的是，在上述实施例中，由于在形成浮置栅极与控制栅极时，是通过镶嵌的方式形成自行对准结构，不须通过光刻工艺以及蚀刻工艺来进行。因此，本发明的非易失性存储器的制作方法能够避免对准失误的情况发生，并可以增加工艺裕度。

除了上述实施例之外，本发明另提出一种非易失性存储器的制作方法。

图7A至图8A为依照本发明另一实施例所绘示的非易失性存储器的制作流程上视图。图7B至图8B分别是沿着图7A至图8A中I-I’线段的剖面示意图。图7C至图8C分别是沿着图7A至图8A中II-II’线段的剖面示意图。图7D至图8D分别是沿着图7A至图8A中III-III’线段的剖面示意图。图7A至图7D是接续上述实施例的图4A至图4D进行。于图7A至图8D中，与图1A至图6D相同的构件使用相同的标号并省略其说明。

请同时参照图7A、图7B、图7C与图7D，移除被绝缘层116暴露出的垫氧化层102。被移除的垫氧化层102例如是位于隔离结构108与绝缘层116所包围的基底100上。移除垫氧化层102的方法例如是湿式蚀刻法或干式蚀刻法。接着，于基底100上形成介电层118。介电层118例如是形成于先前被移除的垫氧化层102的位置。介电层118的材料例如是氧化硅，且其形成方法例如是热氧化法或化学气相沉积法。

之后，于基底100上顺应性地形成一层电荷捕获层160。电荷捕获层160的材料例如是可以使电荷捕获其中的材料，其可以是氮化硅、钽氧化硅、钛酸锶硅或铪氧化硅等。电荷捕获层160的形成方法例如是化学气相沉积法。

接着，于基底100上形成一层介电层130，介电层130例如是顺应性地覆盖于电荷捕获层160上。介电层130的材料例如是氧化硅、氧化铝或是其他合适的介电材料。介电层130的形成方法例如是化学气相沉积法。

请同时参照图8A、图8B、图8C与图8D，于基底100上形成一层图案化掩模层(未绘示)，此图案化掩模层暴露出后续预形成选择栅极的区域。图案化掩模层的材料例如是光致抗蚀剂材料，其形成方法例如是先于基底100上形成一层光致抗蚀剂层后，对光致抗蚀剂层进行曝光、显影步骤而形成的。接着，移除被图案化掩模层所暴露出的介电层130、电荷捕获层160与介电层118。亦即，移除预定形成选择栅极的区域上的部分介电层130、电荷捕获层160与介电层118。移除部分介电层130、电荷捕获层160与介电层118的方法例如是干式蚀刻法或湿式蚀刻法。之后，移除图案化掩模层。于预定形成选择栅极的区域形成介电层140。介电层140的材料例如是氧化硅，其形成方法例如是热氧化法或化学气相沉积法。此介电层140即可作为选择栅极的介电层。

当然，在另一实施例中，也可以不移除位于欲形成选择栅极的区域中的介电层130与电荷捕获层160，且亦可不另外形成介电层140。而直接以介电层130与电荷捕获层160作为选择单元的选择栅极的介电层。

之后，于基底100上形成导体层124。导体层124例如是覆盖住介电层130。导体层124的材料例如是掺杂多晶硅或其他合适的导体材料。导体层124的形成方法例如是先进行化学气相沉积法形成未经掺杂的多晶硅层后，再以离子注入法于多晶硅层中加入掺杂剂而形成；或者，亦可以利用原位注入掺杂剂的方式，以化学气相沉积法直接形成掺杂多晶硅层。

接着，移除部分导体层124，至暴露出绝缘层116。移除部分导体层124的方法例如是化学机械抛光法或干式回蚀刻法。在移除部分导体层124的过程中，例如是以绝缘层116作为抛光终止层或蚀刻终止层。而经过部分移除后的导体层124例如是形成多条平行的长条状结构。经过部分移除的导体层124例如是填满相邻隔离结构108之间的空隙，并跨过有源区100a而构成多条字线与选择栅极线142a、142b。字线与选择栅极线142a、142b例如是沿着X方向延伸(如图8A所示)。各字线例如是配置于两绝缘层116之间，而使字线例如是形成条状布局。如此一来，字线例如是与有源区100a交错。字线与有源区100a交错处则分别构成非易失性存储器的存储单元。

承上述，选择栅极线142a、142b例如是分别配置于字线的最外两侧。选择栅极线142a、142b与有源区100a交错处分别形成非易失性存储器的选择单元，其中选择栅极线142a、142b跨过有源区100a的部分例如是分别作为选择单元的选择栅极。

如此一来，如图8D所示，在此实施例中所形成的非易失性存储器是以电荷捕获层160取代上述实施例中的浮置栅极(如图6D所示)。在此实施例中，电荷捕获层160上方的介电层130的材料是氧化物，且电荷捕获层160下方的隔离结构108与绝缘层116的材料亦是氧化物。因此，介电层130可以作为顶介电层，隔离结构108与绝缘层116可以作为底介电层，而会形成SONOS型的非易失性存储器(S：半导体、O：氧化层、N：氮化层、O：氧化层、S：半导体)。特别说明的是，在另一实施例中，也可以不设置底介电层及/或顶介电层，且底介电层与顶介电层的材料也可以是其他合适的介电材料。

当然，使用本发明的非易失性存储器的制作方法所形成的存储单元数量并不局限于上述两实施例中所绘示。在其他实施例中，可以视实际需求而形成适当的存储单元数量，本发明于此不作任何的限定。

综上所述，在本发明的非易失性存储器的制作方法中，是利用图案化硬掩模层以及掩模层来定义栅极结构与掺杂区，无须通过光刻工艺以及蚀刻工艺来进行栅极结构的制作。也就是说，由本发明的方法所制作出的非易失性存储器，在形成栅极结构时，是通过镶嵌的方式形成自行对准结构。因此，本发明能够大幅地降低工艺困难度，使得非易失性存储器的工艺可以获得良好的控制，而不会有对准失误等问题发生。

再者，由于不必对导体材料直接进行光刻工艺或蚀刻工艺等步骤，因此可以避免导体材料残留所造成存储单元不正常的电性贯通。

此外，本发明通过简单的手段即可以形成自行对准的栅极结构，并减少光刻工艺的光掩模使用数，因此可以大幅地降低工艺成本。

虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围的前提下，可作些许的更动与润饰，因此本发明的保护范围当视所附权利要求所界定者为准。

Claims (19)

1.一种非易失性存储器的制作方法，包括：

提供基底；

于该基底中形成多个隔离结构以定义出多个有源区，该些隔离结构平行排列并突出该基底的上表面；

于该基底上形成多个掩模层，该些掩模层与该些隔离结构交错排列，该些掩模层的上表面高于该些隔离结构的上表面；

于该基底中形成多个掺杂区；

于该些掩模层之间的该基底上形成多个绝缘层，且该些绝缘层的材料与该些掩模层的材料具有不同蚀刻选择性；

移除该些掩模层，以暴露出该基底；

于该基底上形成隧穿介电层；

于该些隔离结构与该些绝缘层所包围的该基底上形成多个浮置栅极，且该些浮置栅极的表面低于该些隔离结构的表面；

于该基底上形成栅间介电层；以及

于该些绝缘层之间形成多个控制栅极，且该些控制栅极与该些有源区交错。

2.如权利要求1所述的非易失性存储器的制作方法，其中于该基底上形成该栅间介电层后，还包括在形成该些控制栅极的步骤中，同时形成多个选择栅极。

3.如权利要求1所述的非易失性存储器的制作方法，其中该些浮置栅极的形成方法包括：

于该基底上形成第一导体层；以及

移除部分该第一导体层。

4.如权利要求3所述的非易失性存储器的制作方法，其中移除部分该第一导体层的方法包括干式蚀刻法。

5.如权利要求3所述的非易失性存储器的制作方法，其中该第一导体层的材料包括掺杂多晶硅。

6.如权利要求1所述的非易失性存储器的制作方法，其中该栅间介电层包括氧化硅/氮化硅/氧化硅层。

7.如权利要求1所述的非易失性存储器的制作方法，其中于该些绝缘层之间形成该些控制栅极的步骤包括：

于该基底上形成第二导体层；以及

移除部分该第二导体层直到暴露该些绝缘层的上表面。

8.如权利要求7所述的非易失性存储器的制作方法，其中移除该第二导体层的方法包括化学机械抛光法。

9.如权利要求7所述的非易失性存储器的制作方法，其中该第二导体层的材料包括掺杂多晶硅。

10.如权利要求1所述的非易失性存储器的制作方法，其中该隧穿介电层的材料包括氧化硅。

11.一种非易失性存储器的制作方法，包括：

提供基底；

于该基底中形成多个隔离结构以定义出多个有源区，该些隔离结构平行排列并突出该基底的上表面；

于该基底上形成多个掩模层，该些掩模层与该些隔离结构交错排列，该些掩模层的上表面高于该些隔离结构的上表面；

于该基底中形成多个掺杂区；

于该些掩模层之间的该基底上形成多个绝缘层，且该些绝缘层的材料与该些掩模层的材料具有不同蚀刻选择性；

移除该些掩模层，以暴露出该基底；

于该基底上形成隧穿介电层；

于该基底上顺应性地形成电荷捕获层；以及

于该些绝缘层之间形成多个控制栅极，且该些控制栅极与该些有源区交错。

12.如权利要求11所述的非易失性存储器的制作方法，其中于该基底上形成该电荷捕获层后，还包括：

移除预定形成多个选择栅极的区域上的部分该电荷捕获层；以及

在形成该些控制栅极的步骤中，同时形成该些选择栅极。

13.如权利要求11所述的非易失性存储器的制作方法，还包括于该电荷捕获层与该些控制栅极之间形成顶介电层。

14.如权利要求13所述的非易失性存储器的制作方法，其中该顶介电层的材料包括氧化硅或氧化铝。

15.如权利要求12所述的非易失性存储器的制作方法，其中该电荷捕获层的材料包括氮化硅。

16.如权利要求11所述的非易失性存储器的制作方法，其中于该些绝缘层之间形成该些控制栅极的步骤包括：

于该基底上形成导体层；以及

移除部分该导体层直到暴露该些绝缘层的上表面。

17.如权利要求16所述的非易失性存储器的制作方法，其中移除部分该导体层的方法包括化学机械抛光法。

18.如权利要求16所述的非易失性存储器的制作方法，其中该导体层的材料包括掺杂多晶硅。

19.如权利要求11所述的非易失性存储器的制作方法，其中该隧穿介电层的材料包括氧化硅。

Images