CN100418209C - 非挥发性存储器的制造方法 - Google Patents
非挥发性存储器的制造方法 Download PDFInfo
- Publication number
- CN100418209C CN100418209C CNB2005100920616A CN200510092061A CN100418209C CN 100418209 C CN100418209 C CN 100418209C CN B2005100920616 A CNB2005100920616 A CN B2005100920616A CN 200510092061 A CN200510092061 A CN 200510092061A CN 100418209 C CN100418209 C CN 100418209C
- Authority
- CN
- China
- Prior art keywords
- memory cell
- layer
- manufacture method
- volatility memorizer
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 64
- 238000000034 method Methods 0.000 claims abstract description 108
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000004020 conductor Substances 0.000 claims abstract description 30
- 239000002131 composite material Substances 0.000 claims description 40
- 230000015572 biosynthetic process Effects 0.000 claims description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 23
- 238000000059 patterning Methods 0.000 claims description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- 238000003860 storage Methods 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 238000003701 mechanical milling Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 238000005496 tempering Methods 0.000 claims description 3
- 238000003475 lamination Methods 0.000 abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 239000012774 insulation material Substances 0.000 description 3
- 241001502050 Acis Species 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种非挥发性存储器的制造方法，在存储单元区的基底上形成多个第一存储单元，包括第一复合层、第一栅极与顶盖层，且相邻二个第一存储单元之间具有一个间隙。然后，于这些间隙中的形成多个栅极，这些栅极与第二复合层构成第二存储单元，且这些第二存储单元与这些第一存储单元构成一个存储单元行。且在此一工艺中，同时形成周边电路区的栅极结构。其中，这些间隙中的多个栅极与周边电路区的栅极由同一导体层所形成。
Description
技术领域
本发明涉及一种存储器的制造方法，特别是涉及一种非挥发性存储器的制造方法。
背景技术
在各种非挥发性存储器产品中，具有可进行多次数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点的可电抹除且可编程只读存储器(EEPROM)，已成为个人计算机和电子设备所广泛采用的一种存储器元件。
在美国专利第4939690号案中提出一种闪存结构，以掺杂的多晶硅(polysilicon)制作浮置栅极(floating gate)与控制栅极(control gate)。而且，为了避免闪存结构在抹除时，因过度抹除现象太过严重，而导致数据的误判的问题。而在控制栅极与浮置栅极侧壁、基底上方另设一选择栅极(select gate)，而形成分离栅极(Split-gate)结构。
此外，在现有技术中，亦有采用一电荷储存层(charge trapping layer)取代多晶硅浮置栅极，此电荷储存层的材料例如是氮化硅。这种氮化硅电荷储存层上下通常各有一层氧化硅，而形成氧化硅/氮化硅/氧化硅(oxide-nitride-oxide，简称ONO)复合层。此种元件通称为硅/氧化硅/氮化硅/氧化硅/硅(SONOS)元件，具有分离栅极结构的SONOS元件也以经被揭露出来，如美国专利第5930631号案。
然而，上述具有分离栅极结构的SONOS元件，由于设置分离栅极结构需要较大的分离栅极区域而具有较大的存储单元尺寸，因此其存储单元尺寸较具有堆栈栅极的可电抹除且可编程只读存储器的存储单元尺寸大，而产生无法增加元件集成度的问题。
发明内容
有鉴于此，本发明的一个目的为提供一种非挥发性存储器的制造方法，可以提高存储单元集成度。
本发明的再一目的为提供一种非挥发性存储器的制造方法，可以提高存储器储存容量，且工艺简单，可以降低成本。
本发明提出一种非挥发性存储器的制造方法，首先提供一个基底，其至少可区分为存储单元区及周边电路区。接着，于存储单元区的基底上形成多个第一存储单元，且相邻二个第一存储单元之间具有一个间隙。接下来，于存储单元区的基底上形成第二复合层，其包括一层第二电荷储存层。继之，于周边电路区的基底上形成栅介电层。之后，于基底上形成导体层，该导体层覆盖这些第一存储单元并填满这些间隙。继之，于导体层上形成介电层。接着，进行一个移除步骤，以移除周边电路区中的部分介电层，并移除存储单元区中的介电层及部分导体层，而形成填满这些间隙的多个第二栅极，这些第二栅极与第二复合层构成多个第二存储单元，且这些第二存储单元与这些第一存储单元构成一个第一存储单元行。然后，图案化周边电路区的介电层与导体层，以于周边电路区形成多个栅极结构。接下来，于第一存储单元行两侧的基底中各形成源极/漏极区。
依照本发明实施例所述，上述的非挥发性存储器的制造方法中，移除步骤包括以这些第一存储单元为终止层进行一个第一化学机械研磨工艺。
依照本发明实施例所述，上述的非挥发性存储器的制造方法中，移除步骤包括先进行一个第二化学机械研磨工艺，以平坦化介电层。然后，以这些第一存储单元为终止层，进行一个蚀刻工艺。
依照本发明实施例所述，上述的非挥发性存储器的制造方法中，在存储单元区的基底上形成第二复合层以及于周边电路区的基底上形成栅介电层的方法，首先于基底上形成第二复合层。接着，形成图案化光致抗蚀剂层，其覆盖存储单元区中的第二复合层。然后，以图案化光致抗蚀剂层为掩模，移除周边电路区中的第二复合层。接下来，于周边电路区的基底上形成栅介电层。之后，移除图案化光致抗蚀剂层。
依照本发明实施例所述，上述的非挥发性存储器的制造方法中，还包括于形成第二复合层之前，于第一存储单元的侧壁分别形成一间隙壁。
依照本发明实施例所述，上述的非挥发性存储器的制造方法中，还包括于这些第一存储单元形成之后，于这些间隙壁形成之前，于各个第一存储单元侧壁上形成衬氧化层。
依照本发明实施例所述，上述的非挥发性存储器的制造方法中，衬氧化层的形成方法包括进行一快速热回火工艺。
依照本发明实施例所述，上述的非挥发性存储器的制造方法中，于基底中形成源极/漏极区的方法包括离子注入法。
依照本发明实施例所述，上述的非挥发性存储器的制造方法更包括形成一个第二存储单元行。
依照本发明实施例所述，上述的非挥发性存储器的制造方法中，第一存储单元行与第二存储单元行之间的距离大于相邻二个第一存储单元之间的距离。
依照本发明实施例所述，上述的非挥发性存储器的制造方法中，源极/漏极区之一形成于第一存储单元行与第二存储单元行之间的基底中。
依照本发明实施例所述，上述的非挥发性存储器的制造方法在第一存储单元行中，最外侧的二个第一存储单元的宽度大于其它第一存储单元的宽度。
依照本发明实施例所述，上述的非挥发性存储器的制造方法中，介电层的厚度包括3000埃左右。
依照本发明实施例所述，上述的非挥发性存储器的制造方法中，各个第一存储单元从基底起由下而上包括一第一复合层、一第一栅极与一顶盖层，其中第一复合层包括一层第一电荷储存层。
依照本发明实施例所述，上述的非挥发性存储器的制造方法中，各个第一栅极的材料包括掺杂多晶硅或多晶硅化金属。
依照本发明实施例所述，上述的非挥发性存储器的制造方法中，第一电荷储存层与第二电荷储存层的材料包括氮化硅或掺杂多晶硅。
依照本发明实施例所述，上述的非挥发性存储器的制造方法中，顶盖层包括氧化硅层、氮化硅层或是由氧化硅层与氮化硅层所组成的堆栈层。
依照本发明实施例所述，上述的非挥发性存储器的制造方法中，各个第一复合层与各个第二复合层各自还包括底介电层及顶介电层。
依照本发明实施例所述，上述的非挥发性存储器的制造方法中，底介电层及顶介电层的材料包括氧化硅。
依照本发明实施例所述，上述的非挥发性存储器的制造方法中，图案化介电层的方法，包括各向异性蚀刻法。
在本发明的非挥发性存储器的制造方法中，由于采用于堆栈栅极结构之间填入第二复合层及导体层，不需要光刻蚀刻工艺即可于堆栈栅极结构之间制作出另一种栅极结构，因此可形成高密度的存储单元。另外，此工艺方法较为简单，且可以减少制造成本。
另一方面，在本发明的非挥发性存储器的制造方法中，存储单元区中的第二栅极与周边电路区中的栅极结构整合在同一工艺中进行，可简化制造流程。且存储单元区中的第二栅极与周边电路区中的栅极结构由同一导体层所形成，可有效降低制造成本。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图作详细说明如下。
附图说明
图1A～图1G为依照本发明一实施例所绘示的非挥发性存储器的制造流程剖面图。
简单符号说明
100：基底
102：存储单元区
104：周边电路区
106、131：存储单元
108、120：复合层
108a、120a：介电层
108b、120b：电荷储存层
108c、120c：顶介电层
110、130：栅极
114：顶盖层
114a：氧化硅层
114b：氮化硅层
116：间隙壁
118：衬氧化层
122：栅介电层
124、138、140：图案化光致抗蚀剂层
126：导体层
128：介电层
132、134：存储单元行
136：栅极结构
142源极区
144：漏极区
具体实施方式
图1A～图1F为依照本发明一实施例所绘示的非挥发性存储器的制造流程剖面图。首先，请参照图1A，提供一基底100，基底100例如是硅基底，在此基底100上至少可区分为存储单元区102及周边电路区104。接着，在存储单元区102的基底100上形成多个存储单元106。而存储单元106是由复合层108、栅极110、顶盖层114所构成。存储单元106的形成方法例如是依序于基底100上形成复合介电材料层、导体层、绝缘材料层后，于存储单元区102上形成一图案化光致抗蚀剂层(未绘示)，再进行一个蚀刻工艺以图案化存储单元区102中的上述材料层，同时移除周边电路区104中的上述材料层，再移除图案化光致抗蚀剂层而形成之。
值得注意的是，在后续形成的各个存储单元行中，最外侧二个存储单元106的宽度大于存储单元行中其它的存储单元106，可避免后续形成的源极/漏极区的掺杂范围超过存储单元行最外侧的存储单元106，而造成电性上的缺陷。
复合层108例如是由底介电层108a、电荷储存层108b、顶介电层108c所构成。底介电层108a的材料例如是氧化硅，其形成方法例如是热氧化法。电荷储存层108b的材料例如是氮化硅或掺杂多晶硅，其形成方法例如是化学气相沉积法。顶介电层108c的材料例如是氧化硅，其形成方法例如是化学气相沉积法。当然，底介电层108a及顶介电层108c也可以是其它类似的材料。电荷储存层108b的材料并不限于氮化硅或掺杂多晶硅，也可以是其它能够使电荷陷入于其中的材料，例如钽氧化层、钛酸锶层与铪氧化层等。
栅极110的材料例如是掺杂的多晶硅，此栅极110的形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤以形成之。在另一实施例中，栅极110的材料可为多晶硅化金属，例如是由一层掺杂多晶硅层与一层金属硅化物层所组成，形成的方法例如是先形成掺杂多晶硅层之后，再进行一个化学气相沉积工艺而形成之。其中，金属硅化物层的材料例如是硅化镍或硅化钨。
顶盖层114可为氧化硅层、氮化硅层或是由氧化硅层与氮化硅层所组成的堆栈层。在本实施例中，顶盖层114例如是由氧化硅层114a与氮化硅层114b所组成的堆栈层，而氮化硅层114b可作为硬掩模层使用。顶盖层114的形成方法例如是先以四-乙基-邻-硅酸酯(Tetra Ethyl Ortho Silicate，TEOS)/臭氧(O3)为反应气体源，利用化学气相沉积法而形成氧化硅层114a。接着，再利用化学气相沉积法于氧化硅层114a上形成氮化硅层114b。
接着，请参照图1B，于各个存储单元106的侧壁形成间隙壁116。间隙壁116的形成方法例如是先形成一层绝缘材料层后，进行各向异性蚀刻工艺，而只留下位于存储单元106侧壁的绝缘材料层。间隙壁116的材料例如是氮化硅。在另一实施例中，可于存储单元106形成之后，于间隙壁形成之前进行一个快速热回火工艺，而在各个栅极110及金属硅化物层侧壁上形成衬氧化层118。
然后，请参照图1C，在存储单元区102的基底100上形成另一复合层120并于周边电路区104的基底100上形成栅介电层122。而存储单元区102的复合层120与周边电路区104的栅介电层122的形成方法，例如是先于基底100上形成复合层120。接着，形成一层图案化光致抗蚀剂层124，其覆盖存储单元区102中的复合层120。然后，以图案化光致抗蚀剂层124为掩模，移除周边电路区中的复合层120，移除的方法例如是各向异性蚀刻法。接下来，于周边电路区104的基底100上形成栅介电层122，形成的方法例如是热氧化法。之后，移除图案化光致抗蚀剂层124。
复合层120例如是由底介电层120a、电荷储存层120b、顶介电层120c所构成。其中，各材料层的材料与形成方法大致上与复合层108相类似，故于此不再赘述。
接着，请参照图1D，于基底100上形成导体层126，其中导体层126填满相邻两存储单元106之间的间隙。导体层126的材料例如是掺杂的多晶硅，此导体层126的形成方法例如是先利用化学气相沉积法形成一层未掺杂多晶硅层后，再进行一个离子注入步骤形成之。
接着，于导体层126上形成一层介电层128，其材料例如是氧化硅，其形成方法例如是先以四-乙基-邻-硅酸酯(Tetra Ethyl Ortho Silicate，TEOS)/臭氧(O3)为反应气体源，利用化学气相沉积法而形成介电层128。
接下来，请参照图1E，进行一个移除步骤，例如是进形一个化学机械研磨工艺，以平坦化介电层128。然后，进行另一个移除步骤，例如是以顶盖层114为蚀刻终止层，进行一个蚀刻工艺，以移除周边电路区104中的部分介电层128，并移除存储单元区中的介电层128及部分导体层126。藉此暴露出这些存储单元106的上表面，并形成填满这些间隙的多个栅极130。其中，介电层128的厚度例如是5000埃。
在另一实施例中，可直接进行一个移除步骤移除周边电路区104中的部分介电层128，并移除存储单元区102中的介电层128及部分导体层126。这个移除步骤例如是以顶盖层114为研磨终止层，进行一个化学机械研磨工艺。藉此暴露出这些存储单元106的上表面，并形成填满这些间隙的多个栅极130。其中，介电层128的厚度例如是3000埃。
在进行上述移除步骤之后，所形成的栅极130与复合层120构成多个存储单元131。
以上述方法所形成的栅极130，其表面较为平坦，轮廓也较容易控制，可减少存储单元阵列在布局上的限制。且在导体层126上形成介电层128，可以避免周边电路区104上的导体层126在上述移除存储单元区102中的介电层128及部分导体层126的过程中受到破坏。
上述存储单元131与存储单元106可形成多个存储单元行。在本实施例中，仅以存储单元行132、134作为说明。存储单元行132、134之间的距离大于各存储单元106间的距离，此一较大的间距有助于在后续内连线工艺中插塞的形成。
接下来，请参照图1F，图案化周边电路区104的介电层128与导体层126，以形成多个栅极结构136。而形成多个栅极结构136的方法，例如是先形成一层图案化光致抗蚀剂层138，覆盖存储单元区102，并暴露出周边电路区中部分介电层128。接着，移除部份介电层128及导体层126，以形成栅极结构136，移除的方法例如是进行一个各向异性蚀刻工艺。然后，移除图案化光致抗蚀剂层138。
然后，请参照图1G，于基底100上形成一层图案化光致抗蚀剂层140，暴露出后续欲形成源极区/漏极区的区域。接着，进行一蚀刻工艺，移除欲形成源极区/漏极区的区域上的栅极130及复合层108。
之后，以图案化光致抗蚀剂层140为掩模，进行一掺质注入步骤，而于存储单元行两侧的基底100中形成源极区142与漏极区144。意即源极区142与漏极区144位于相邻两存储单元行的基底中。然后，移除图案化光致抗蚀剂层140。后续完成非挥发性存储器的工艺为于本领域技术人员所周知，在此不再赘述。
在上述实施例中，由于采用于存储单元106之间形成复合层120与栅极130，不需要光刻蚀刻工艺即可于存储单元106之间制作出另一种栅极结构。因此可形成高密度的存储单元。另外，此工艺方法较为简单，且可以减少制造成本。
另一方面，在本发明的非挥发性存储器的制造方法中，存储单元区102中的栅极130与周边电路区104中的栅极结构136整合在同一工艺中进行，可简化制造流程。且存储单元区102中的栅极130与周边电路区104中的栅极结构136由同一导体层126所形成，可有效降低制造成本。
综上所述，本发明至少具有下列优点：
1、本发明所提出的非挥发性存储器的制造方法在存储单元区的栅极结构之间形成另一种栅极结构，可制造出高密度的非挥发性存储器元件。
2、依照本发明所提出的非挥发性存储器的制造方法，可将存储单元区及周边电路区的工艺进行整合，可简化非挥发性存储器的制造流程，并减少制造成本。
3、在本发明的非挥发性存储器的制造方法中，存储单元行最外侧二个栅极结构的宽度较宽，可避免源极/漏极区的掺杂范围超过存储单元行最外侧的栅极结构，减少电性缺陷的产生。
4、依照本发明的非挥发性存储器的制造方法在存储单元区的栅极结构之间所形成的另一种栅极结构，其表面较为平坦，轮廓也较容易控制，可减少存储单元阵列在布局上的限制。
5、依照本发明所提出的非挥发性存储器的制造方法所形成的存储单元行，在相邻两存储单元行之间具有较大的间距，有助于在后续内连线工艺中插塞的形成。
6、本发明会在形成周边电路区的栅极的导体层上形成一层介电层，在存储单元区的栅极结构之间形成另一种栅极结构时，可以避免周边电路区的导体层受到破坏。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
Claims (20)
1. 一种非挥发性存储器的制造方法，包括：
提供一基底，其至少可区分为一存储单元区及一周边电路区；
于该存储单元区的该基底上形成多个第一存储单元，且相邻二个第一存储单元之间具有一间隙；
于该存储单元区的该基底上形成一第二复合层，该第二复合层包括一第二电荷储存层；
于该周边电路区的该基底上形成一栅介电层；
于该第二复合层及该栅介电层上形成一导体层，该导体层覆盖该些第一存储单元并填满该些间隙；
于该导体层上形成一介电层；
进行一移除步骤，以移除该周边电路区中的部分该介电层，并移除该存储单元区中的该介电层及部分该导体层，而形成填满该些间隙的多个第二栅极，该些第二栅极与该第二复合层形成多个第二存储单元，且该些第二存储单元与该些第一存储单元构成一第一存储单元行；
图案化该周边电路区的该介电层与该导体层，以于该周边电路区形成多个栅极结构；以及
于该第一存储单元行两侧的该基底中分别形成一源极和一漏极区。
2. 如权利要求1所述的非挥发性存储器的制造方法，其中该移除步骤包括以该些第一存储单元为终止层进行一第一化学机械研磨工艺。
3. 如权利要求1所述的非挥发性存储器的制造方法，其中该移除步骤包括：
进行一第二化学机械研磨工艺，以平坦化该介电层；以及
以该些第一存储单元为终止层，进行一蚀刻工艺。
4. 如权利要求1所述的非挥发性存储器的制造方法，其中在该存储单元区的该基底上形成该第二复合层以及于该周边电路区的该基底上形成该栅介电层的方法，包括：
于该基底上形成该第二复合层；
形成一图案化光致抗蚀剂层，其覆盖该存储单元区中的该第二复合层；
以该图案化光致抗蚀剂层为掩模，移除该周边电路区中的该第二复合层；
于该周边电路区的该基底上形成该栅介电层；以及
移除该图案化光致抗蚀剂层。
5. 如权利要求1所述的非挥发性存储器的制造方法，还包括于形成该第二复合层之前，于该些第一存储单元的侧壁分别形成一间隙壁。
6. 如权利要求5所述的非挥发性存储器的制造方法，还包括于该些第一存储单元形成之后，于该些间隙壁形成之前，于各该第一存储单元侧壁上形成一衬氧化层。
7. 如权利要求6所述的非挥发性存储器的制造方法，其中该衬氧化层的形成方法包括进行一快速热回火工艺。
8. 如权利要求1所述的非挥发性存储器的制造方法，其中于该基底中形成该源极/漏极区的方法包括离子注入法。
9. 如权利要求1所述的非挥发性存储器的制造方法，还包括形成一第二存储单元行。
10. 如权利要求9所述的非挥发性存储器的制造方法，其中该第一存储单元行与该第二存储单元行之间的距离大于相邻二个第一存储单元之间的距离。
11. 如权利要求9所述的非挥发性存储器的制造方法，其中该源极/漏极区之一形成于该第一存储单元行与该第二存储单元行之间的该基底中。
12. 如权利要求1所述的非挥发性存储器的制造方法，在该第一存储单元行中，在两端最外侧的总共二个第一存储单元的宽度大于其它该些第一存储单元的宽度。
13. 如权利要求1所述的非挥发性存储器的制造方法，其中所沉积的该介电层的厚度为3000埃。
14. 如权利要求1所述的非挥发性存储器的制造方法，其中各该第一存储单元从该基底起由下而上包括一第一复合层、一第一栅极与一顶盖层，其中该第一复合层包括一第一电荷储存层。
15. 如权利要求14所述的非挥发性存储器的制造方法，其中各该第一栅极的材料包括掺杂多晶硅或多晶硅化金属。
16. 如权利要求14所述的非挥发性存储器的制造方法，其中该第一电荷储存层与该第二电荷储存层的材料包括氮化硅或掺杂多晶硅。
17. 如权利要求14所述的非挥发性存储器的制造方法，其中该顶盖层包括氧化硅层、氮化硅层或是由氧化硅层与氮化硅层所组成的堆栈层。
18. 如权利要求14所述的非挥发性存储器的制造方法，其中该第一复合层与该第二复合层各自还包括一底介电层及一顶介电层。
19. 如权利要求18所述的非挥发性存储器的制造方法，其中该底介电层及该顶介电层的材料包括氧化硅。
20. 如权利要求1所述的非挥发性存储器的制造方法，其中图案化该介电层的方法，包括各向异性蚀刻法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100920616A CN100418209C (zh) | 2005-08-16 | 2005-08-16 | 非挥发性存储器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100920616A CN100418209C (zh) | 2005-08-16 | 2005-08-16 | 非挥发性存储器的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1917181A CN1917181A (zh) | 2007-02-21 |
| CN100418209C true CN100418209C (zh) | 2008-09-10 |
Family
ID=37738127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100920616A Expired - Fee Related CN100418209C (zh) | 2005-08-16 | 2005-08-16 | 非挥发性存储器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100418209C (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1479376A (zh) * | 2002-08-28 | 2004-03-03 | 旺宏电子股份有限公司 | 存储器件的结构及其制造方法 |
| US6878988B1 (en) * | 2004-06-02 | 2005-04-12 | United Microelectronics Corp. | Non-volatile memory with induced bit lines |
-
2005
- 2005-08-16 CN CNB2005100920616A patent/CN100418209C/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1479376A (zh) * | 2002-08-28 | 2004-03-03 | 旺宏电子股份有限公司 | 存储器件的结构及其制造方法 |
| US6878988B1 (en) * | 2004-06-02 | 2005-04-12 | United Microelectronics Corp. | Non-volatile memory with induced bit lines |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1917181A (zh) | 2007-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7071061B1 (en) | Method for fabricating non-volatile memory | |
| US7445993B2 (en) | Method of fabricating non-volatile memory | |
| US20070155087A1 (en) | Method of manufacturing split gate flash memory | |
| US6677639B2 (en) | Non-volatile memory device and method for fabricating the same | |
| KR101736246B1 (ko) | 비휘발성 메모리 소자 및 이의 제조방법 | |
| CN100499081C (zh) | Nor型闪存单元阵列的制造方法 | |
| US20120238099A1 (en) | Method of manufacturing electronic part | |
| JP2008091614A (ja) | 半導体装置およびその製造方法 | |
| US6984559B2 (en) | Method of fabricating a flash memory | |
| US7485919B2 (en) | Non-volatile memory | |
| KR100655283B1 (ko) | 이이피롬 장치 및 그 제조 방법 | |
| JP2004228571A (ja) | Ｓｏｎｏｓ型不揮発性メモリ及びその製造方法 | |
| KR100914810B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN100362664C (zh) | 非挥发性存储单元及其制造方法 | |
| CN100418209C (zh) | 非挥发性存储器的制造方法 | |
| CN100468700C (zh) | 非挥发性存储器的制造方法 | |
| JP2008177223A (ja) | 半導体装置およびその製造方法 | |
| CN100481391C (zh) | 快闪存储器及其制造方法 | |
| CN100386864C (zh) | 非易失性存储器及其制造方法 | |
| US7060561B2 (en) | Method for fabricating memory device | |
| TWI796160B (zh) | 記憶元件及其製造方法 | |
| US7285450B2 (en) | Method of fabricating non-volatile memory | |
| US20080305594A1 (en) | Method for fabricating non-volatile memory | |
| KR101093147B1 (ko) | 낸드 플래시 메모리 소자의 게이트 패턴 및 그 형성방법 | |
| CN101022111A (zh) | 非易失性存储器结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080910 |