CN100353555C - 存储装置及其制造方法 - Google Patents

Abstract

本发明提供存储装置及其制造方法，所述存储装置的制造方法是首先在衬底的有源区上形成多对浮置栅与多对选择栅，其中各对选择栅位于各对浮置栅之间。然后，在浮置栅与选择栅上形成介电层，再于衬底上同时形成横跨该些有源区与该些隔离结构且分别位于浮置栅上方与选择栅上方的控制栅以及源极线。其后，在控制栅与源极线两侧的衬底中形成源极/漏极区，再于衬底上覆盖一层厚介电层，并于厚介电层中形成源极线接触窗，以与各对源极线之间的源极/漏极区连接并至少与各对源极线其中之一连接。

Description

存储装置及其制造方法

技术领域

本发明涉及一种半导体装置及其制造方法，且特别是涉及一种存储装置及其制造方法。

背景技术

快闪存储装置由于具有可多次进行信息的存入、读取、抹除等动作，且存入的信息在断电后也不会消失的优点，所以已成为个人电脑和数码相机底片、个人随身电子记事本等电子设备所广泛采用的一种非挥发性存储装置。

目前所采用的一种快闪存储单元，是由浮置栅(floating gate)与控制栅所组成的堆叠栅、源极/漏极以及位于堆叠栅一侧边的选择晶体管所构成。图1示出一种传统的快闪存储器的俯视图。请参照图1，控制栅114b、浮置栅(未示出)、选择栅115b与源极/漏极116构成第一列存储单元150，而控制栅114a、浮置栅(未示出)、选择栅115a与源极/漏极116构成第二列存储单元160。相邻两列的存储单元150、160共用一条形成在衬底100的有源区104之中的源极线170。

由于源极线170掺杂有源区104衬底100以形成者。因此，必须额外进行的掺杂工艺，其工艺步骤较为复杂。此外，由于源极线170形成在衬底100中，衬底100中必须预留源极线170所需的有源区面积，而且为了避免源极线170的阻值随着延伸长度的增加而增加，典型的工艺会每隔16至32位即增加一个接点180，以通过接点180与形成在源极线170之上的金属线连接，而达到降低阻值的目的。因此，上述方法会占用较多的晶片面积，而使得元件无法高度积集化。

此外，由于上述的快闪存储器为了将源极线170形成在衬底100的有源区104中，其隔离结构102制作成矩形块状。然而，由于光刻工艺的因素，矩形隔离结构102的转角可能会圆化，一旦在定义选择栅115a、115b的图案时发生错误对准，使得选择栅115b跨过圆角化的转角，如虚线125b所示出者，选择栅115b的沟道宽度将会因此增加，而选择栅115a的沟道宽度则不变。如此，将会造成奇、偶存储单元电性不同的问题。为了避免此问题，典型的做法是在设计元件时即预留一定的距离，以使得选择栅可以远离转角。而此方法却会使得相邻的两个存储单元的距离增加，占用较多的晶片面积，而使得元件无法高度积集化。

发明内容

本发明的目的在于提供一种存储装置及其制造方法，其源极线不会占用晶片的面积。

本发明的再一目的是提供一种存储装置及其制造方法，其可以不需额外再形成接点，而降低源极线的阻值。

本发明的又一目的是提供一种存储装置及其制造方法，其可以避免隔离结构转角圆化对奇、偶存储单元所造成的问题。

本发明提出一种存储装置，该装置设置于一衬底中，该衬底中配置有多个彼此大致平行的条状隔离结构，而在该衬底中定义出多个条状有源区，该元件包括多对字线、多个第一栅极、多对源极线、多个第二栅极、第一、第二、第三介电层、多个源极/漏极区、多个源极线接触窗以及一绝缘层。其中该些字线，其彼此大致平行地横跨配置于该些条状隔离结构与该些条状有源区上，该些条状有源区被该些对字线覆盖之处定义出多个第一沟道区。第一栅极，配置于第一沟道区上以及衬底与字线之间。第一栅极与有源区之间以及与字线之间，分别以第一介电层以及第二介电层相隔。各对源极线配置于各对字线之间且与各对字线大致平行，且横跨于该些条状隔离结构与该些条状有源区上，其高度与字线的高度大致相等。该些条状有源区被该些对源极线覆盖之处定义出多个第二沟道区。第二栅极，配置于第二沟道区上以及衬底与源极线之间。第二栅极与有源区之间以及与源极线之间，分别以第一介电层以及第二介电层相隔。字线与源极线上均覆盖第三介电层。源极/漏极区，配置于第一栅极与第二栅极两侧的有源区之中。源极线接触窗，穿透第三介电层，而与各对源极线之间的源极/漏极区连接，并且与各对源极线其中之一电连接，且第二栅极与源极线接触窗之间以一绝缘层隔绝。

本发明提出一种存储装置的制造方法，此方法首先在衬底中形成多个长条状的隔离结构，以定义出多个长条状的有源区，接着，在各有源区上形成多对第一栅极与多对第二栅，其中各对第一栅位于各对第二栅极之间。然后，在第一栅极与第二栅极上形成介电层，再于衬底上形成一层导电层，并定义此导电层，以同时形成横跨该些有源区与该些隔离结构且位于第一栅极上方的字线以及横跨该些有源区与该些隔离结构且位于第二栅极上方横跨该些有源区与该些隔离结构的源极线，然后，在字线与源极线两侧的衬底中形成源极/漏极区，再于衬底上覆盖一层厚介电层，并于厚介电层中形成源极线接触窗，以与各对源极线之间的源极/漏极区连接并至少与各对源极线其中之一连接。

依照本发明实施例所述，上述存储装置包括快闪存储装置，上述第一栅极为一浮置栅，第二栅极为一选择栅。

而且，依照本发明实施例所述，本发明的存储装置的源极线不会占用晶片的面积。

此外，本发明的存储装置的制造方法，可以不需额外再形成接点，而降低源极线的阻值。

再者，本发明的存储装置制造方法，可以避免隔离结构转角圆化所造成的奇、偶存储单元问题。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下。

附图说明

图1示出一种传统的快闪存储器的俯视图；

图2A至2D示出本发明的第一与第二实施例的存储器的制造方法的俯视图；

图3A至3D示出沿图2A至2D的线IV-IV截取的一种本发明第一实施例的存储器的制造方法的剖视图；

图4A至4D示出沿图2A至2D的线III-III截取的一种本发明第一实施例的存储器的制造方法的剖视图；

图5A至5D示出沿图2A至2D的线IV-IV截取的一种本发明第二实施例的存储器的制造方法的剖视图；

图6A至6D示出沿图2A至2D的线III-III截取的一种本发明第二实施例的存储器的制造方法的剖视图；以及

图7示出本发明的另一实施例的存储器的制造方法的俯视图。

附图标记说明

100、200：衬底

102、202：隔离结构

104、204：有源区

108：接点接触窗

114a、114b、214a、214b：控制栅

115a、115b、125b、209a、209b：选择栅

116、216：源极/漏极区

150、160：存储单元列

170、215a、215b：源极线

206、212、220：介电层

208：条状导电层

208a、208b：浮置栅

210a、210b、211a、211b：沟道区

217：衬层

218：间隙壁

219、219a：蚀刻阻挡层

222：源极线接触窗开口

224：位线接触窗开口

226：源极线接触窗

228：位线接触窗

具体实施方式

本发明以快闪存储器的制造方法作为实施例来加以说明。然而，事实上，本发明并不仅限于快闪存储器的制作。任何本领域技术人员，在不脱离本发明的精神和范围内，可做出一些改动与润饰。

第一实施例

图2A至2D示出本发明优选实施例的存储器的制造方法的俯视图。图3A至3D示出沿图2A至2D的线IV-IV截取的一种本发明第一实施例的存储器的制造方法的剖视图。图4A至4D示出沿图2A至2D的线III-III截取的一种本发明第一实施例的存储器的制造方法的剖视图。

请参照图2A、3A、4A，在衬底200上形成隔离结构202，以在衬底200中定义出有源区204。隔离结构202例如以浅沟槽隔离结构制作方法形成，其优选地排列成彼此大致平行的长条状，以在衬底200中定义出多个不相连通的长条状的有源区204。其后，在衬底200上形成一层介电层206，此介电层206的材料例如为氧化硅，其形成方法例如是热氧化法。接着，在衬底200的有源区204上形成一长条状的导电层208。导电层208形成的方法例如是以化学汽相沉积法沉积一层导电材料层，例如是多晶硅层，再以光刻、蚀刻工艺将其图案化成长条状。

其后，请参照图2B、3B、4B，在衬底200上形成另一介电层212，以覆盖长条状的导电层208以及介电层206。介电层212的材料例如是氧化硅、氧化硅/氮化硅、氧化硅/氮化硅/氧化硅，或是介电常数在8以上的介电材料。其后，在衬底200上形成另一层导电层，以覆盖介电层212。导电层214例如由多晶硅层与金属硅化物层所组成，其形成方法例如是化学汽相沉积法。之后，进行光刻、蚀刻工艺，以将导电层图案化并同时将长条状导电层208图案化，使衬底200表面上所覆盖的介电层206暴露出来。导电层被图案化成其彼此大致平行的长条状控制栅(字线)214a、214b与源极线215a、215b，其中源极线215a、215b位于控制栅214a、214b之间。在此步骤中，长条状导电层208被图案化成浮置栅20ga、208b以及选择栅209a、209b。衬底200中对应于浮置栅208a、208b以及选择栅209a、209b的区域分别为沟道区210a、210b、211a、211b。

其后，在衬底200上形成一光致抗蚀剂掩模(未示出)，并进行离子注入工艺，以在控制栅214a、214b与源极线215a、215b两侧的衬底200中形成源极/漏极区216。

之后，请参照图2C、3C、4C，在控制栅214a、214b与源极线215a、215b的侧壁形成间隙壁218。间隙壁218的形成方法例如是在衬底200上形成一层间隙壁材料层，例如是氧化硅，然后，再进行回蚀刻以形成之。其后，在衬底200上形成一层厚介电层220。厚介电层220的材质例如是氧化硅，其形成方法例如是化学汽相沉积法。之后，在厚介电层220中形成源极线接触窗开口222与位线接触窗开口224。源极线接触窗开口222暴露出同一有源区204上两相邻的源极线215a、215b之间的源极/漏极区216，并且同时暴露出源极线215a与215b或同时暴露出源极线215a、215b其中之一。或者，请参照图7，源极线接触窗开口222也可暴露出相邻的数个有源区204a、204b上两相邻的源极线215a、215b之间的数个源极/漏极区216，并且同时暴露出源极线215a与215b或同时暴露出源极线215a、215b其中之一。图7的源极线接触窗开口222示出暴露出两相邻的有源区204上两相邻的源极线215a、215b之间的数个源极/漏极区216并且同时暴露出源极线215a与215b。源极线接触窗开口222可以是一自对准接触窗开口，且源极线接触窗开口222与位线接触窗开口224可透过单一的光刻、蚀刻工艺同时形成或通过两次的光刻、蚀刻工艺分别形成。优选地，在形成介电层220之前，可在衬底200上形成一层共形蚀刻阻挡层219，以在后续蚀刻介电层220时作为蚀刻终止层，避免间隙壁218在蚀刻的过程中遭受破坏，而使选择栅209a、209b暴露出来。

其后，请参照图2D、3D、4D，去除源极线接触窗开口222与位线接触窗开口224所暴露的共形蚀刻阻挡层219以及其下方的介电层206，以使源极线215a、215b以及其彼此之间的源极/漏极区216暴露出来。之后，在源极线接触窗开口222与位线接触窗开口224中填入导电材料，以形成源极线接触窗226与位线接触窗228。填入导电材料的方法例如是先在衬底200上形成一层覆盖介电层220并且填满源极线接触窗开口222与位线接触窗开口224的导电材料，之后，再进行化学机械抛光工艺或回蚀刻工艺，去除介电层220上的导电材料，以形成之。

第二实施例

图2A至2D示出本发明优选实施例的存储器的制造方法的俯视图。图5A至5D示出沿图2A至2D的线IV-IV截取的一种本发明第二实施例的存储器的制造方法的剖视图。图6A至6D示出沿图2A至2D的线III-III截取的一种本发明第二实施例的存储器的制造方法的剖视图。

本发明第二实施例的技术方法大致与第一实施例相同，其最大的不同点是更进一步将源极线之间的间隙壁去除，以使存储单元间的间距可以有效缩减。

请参照图2A、5A、6A，本发明的第二实施例的存储装置的制造方法，是依照第一实施例的方法在衬底200中形成隔离结构202、介电层206与长条状的导电层208。请参照图2B、5B、6B，之后，再形成介电层212、控制栅214a、214b、源极线215a、215b，并将长条状的导电层208图案化为浮置栅208a、208b与选择栅209a、209b，之后，再于衬底200中形成源极/漏极区216。

其后，在形成间隙壁218之前，先在衬底200上形成一层共形的衬层(未示出)，接着，再形成间隙壁材料层。之后，回蚀间隙壁材料层并将覆盖在控制栅214a、214b与源极线215a、215b上的共形衬层去除，以在控制栅214a、214b与源极线215a、215b的侧壁形成衬层217与间隙壁218。衬层217的材质与后续形成的厚介电层220不同，其例如是氮化硅。

之后，请参照图2C、5C、6C，去除源极线215a、215b之间的间隙壁218，然后，再于衬底200上形成一层厚介电层220。同样地，为了避免衬层217在后续的蚀刻工艺中遭受蚀刻的破坏而使选择栅209a、209b暴露出来，可在形成介电层220之前先在衬底200上形成一层共形的蚀刻阻挡层219。当介电层220形成之后，再进行光刻与蚀刻工艺，以在介电层220中形成源极线接触窗开口222与位线接触窗开口224。由于去除了源极线215a、215b之间的间隙壁218，因此，存储单元间的间距可以有效缩减。

其后，请参照图2D、5D、6D，回蚀刻蚀刻阻挡层219，以使源极线215a、215b以及其彼此之间的源极/漏极区216暴露出来，并在源极线215a、215b的侧壁形成一绝缘壁219a。之后，以相同于第一实施例的方法在源极线接触窗开口222与位线接触窗开口224中填入导电材料，以形成源极线接触窗226与位线接触窗228。

请参照图2D、3D、4D，本发明的存储装置设置于衬底200中，衬底200中配置有多个彼此大致平行的条状隔离结构202，以在衬底200中定义出多个不相连的条状有源区204。此存储装置包括多对条状控制栅214a、214b、多个浮置栅208a、208b、多对源极线215a、215b、多个选择栅209a、209b、介电层206、212与220、多个源极/漏极区216、多个源极线接触窗226以及多个绝缘层218(第一实施例)或多个绝缘层217与219a(第二实施例，图5D)。条状控制栅214a、214b，其彼此大致平行地横跨配置于条状隔离结构202与条状有源区204上，而条状有源区204被控制栅214a、214b覆盖之处定义出多个第一沟道区210a、210b。浮置栅208a、208b，配置于衬底200的第一沟道区210a、210b与条状控制栅214a、214b之间。浮置栅208a、208b与衬底200之间以及与控制栅214a、214b之间，分别以介电层206以及介电层212相隔。各对源极线215a、215b配置于各对条状控制栅214a、214b之间且与各对条状控制栅214a、214b大致平行，而且横跨于条状隔离结构202与条状有源区204上，且其高度与表面高低起伏的轮廓与条状控制栅214a、214b的高度与表面高低起伏的轮廓大致相等。条状有源区204被源极线215a、215b覆盖之处定义出多个第二沟道区211a、211b。选择栅209a、209b，配置于衬底200的第二沟道区211a、211b与源极线215a、215b之间。选择栅209a、209b与衬底200之间以及与源极线215a、215b之间，分别以介电层206以及介电层212相隔。控制栅214a、214b与源极线215a、215b上均覆盖厚介电层220。源极/漏极区216，配置于控制栅214a、214b与源极线215a、215b两侧的有源区204之中。源极线接触窗226，穿透厚介电层220，而与各对源极线215a、215b之间的源极/漏极区216连接，并且与各对源极线215a、215b其中之一电连接，且选择栅209a、209b与源极线接触窗226之间以绝缘层218或绝缘层217与219a隔绝。

上述源极线215a、215b的高度，介于选择栅209a、209b的顶面的高度与控制栅214a、214b的顶面的高度之间，且与控制栅214a、214b的高度大致相等。

此外，如图5D所示上述存储装置还包括多个间隙壁218，其配置于相邻的控制栅214a与源极线215a或控制栅215b与源极线214b之间，各间隙壁218的二分之一的厚度大于各对源极线215a、215b之间的绝缘层217与219a二者之和的厚度。

请参照图2D，上述各源极线接触窗226连接单一条状有源区204上两相邻的各对源极线215a、215b之间的源极/漏极区216并且至少连接该对源极线215a、215b其中之一，或是，请参照图7，上述各源极线接触窗226连接两条以上相邻的该些条状有源区204上两相邻的各对源极线215a、215b之间的该些源极/漏极区216并且至少连接该对源极线215a、215b其中之一。此外，源极线接触窗226可以是一自对准接触窗。

另外，上述存储装置还包括多个位线接触窗228，该些位线接触窗228穿透介电层220，而与各对控制栅214a、214b两侧以外的源极/漏极区216连接，且位线接触窗228的顶面的高度与源极线接触窗226的高度大致相等。

上述存储装置以位于选择栅上方，与控制栅大致等高且材质相同的图案化导体层作为源极线，再以介电层中所形成的源极线接触窗连接此源极线以及衬底中的源极/漏极区。由于源极线位于选择栅上方，因此，不会占用晶片的面积，而且由于作为源极线的材质包括具有低阻值的硅化金属，因此，不需再因为阻值过大而每隔数个存储单元必须再形成源极线接触接点。因此，本发明可降低源极线的阻值并且可有效缩减存储单元的面积。

另外，由于每一对源极线电连接，因此，源极线接触窗仅需电连接每一对源极线其中之一即可。因此，本发明可以增加形成源极线接触窗开口的对准裕度。

此外，本发明的隔离结构为长条状，在定义控制栅与源极线时，不会因为对准失误而面临传统采用具有转角的隔离结构所产生的奇、偶存储单元的问题。故而，本发明可不需为了避免奇、偶存储单元因为隔离结构转角圆化以及错误对准而预留远离转角的距离，因此，本发明可缩减存储单元与存储单元之间的间距。

虽然本发明已以优选实施例披露如上，然而其并非用来限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，可做出一些改动与润饰，因此本发明的保护范围应以所附权利要求所界定的为准。

Claims (39)

1.一种存储装置，包括：

多个隔离结构，其配置于一衬底中，并且在该衬底中定义出多个有源区；

多对字线，其彼此大致平行地横跨配置于该些隔离结构与该些有源区上，该些条状有源区被该些对字线覆盖之处定义出多个第一沟道区；

多个第一栅极，配置于该些第一沟道区上以及该衬底与该些字线之间；

多对源极线，各对源极线配置于各对字线之间且与各对字线大致平行，且横跨于该些隔离结构与该些有源区上，并且该些有源区被该些对源极线覆盖之处定义出多个第二沟道区；

多个第二栅极，配置于该些第二沟道区上、该衬底与该些源极线之间；

一第一介电层，配置于该些有源区与该些第一栅极之间以及该些有源区与该些第二栅极之间；

一第二介电层，配置于该些第一栅极与该些字线之间以及该些源极线与该些第二栅极之间；

一第三介电层，配置于该衬底上且覆盖该些字线与该些源极线；

多个源极/漏极区配置于该些第一栅极与该些第二栅极两侧的该些有源区之中；

多个源极线接触窗，穿透该第三介电层，而与各对源极线之间的该些源极/漏极区连接，并且与各对源极线其中之一电连接；以及

多个绝缘层，分别配置于该些第二栅极与该些源极线接触窗之间。

2.如权利要求1所述的存储装置，其中该些隔离结构呈条状，其彼此大致平行地配置于该衬底中，并且其在该衬底中所定义出的该些有源区呈条状。

3.如权利要求1所述的存储装置，其中位于该些第二栅极上的该些源极线的高度，介于该些第二栅极的顶面的高度与该些字线的顶面的高度之间。

4.如权利要求3所述的存储装置，其中位于该些第二栅极上的该些源极线的高度，与该些字线的高度大致相等。

5.如权利要求1所述的存储装置，其中该些源极线的材质与该些字线的材质相同。

6.如权利要求1所述的存储装置，其中该些源极线的材质与该些字线的材质包括多晶硅与金属硅化物。

7.如权利要求1所述的存储装置，还包括多个间隙壁，配置于各该相邻的该些字线与该些源极线之间，各该间隙壁的一半的厚度大于各对源极线之间的该绝缘层的厚度。

8.如权利要求1所述的存储装置，其中各该源极线接触窗连接单一有源区上两相邻的该对源极线之间的该源极/漏极区并且至少连接该对源极线其中之一。

9.如权利要求1所述的存储装置，其中各该源极线接触窗至少连接二个以上相邻的该些有源区上两相邻的该对源极线之间的该些源极/漏极区其中之二并且至少连接该对源极线其中之一。

10.如权利要求1所述的存储装置，其中各该源极线接触窗为一自对准接触窗。

11.如权利要求1所述的存储装置，还包括多个位线接触窗，该些位线接触窗穿透该第三介电层，而与各对字线两侧的该些源极/漏极区连接，且该些位线接触窗的顶面的高度与该些源极线接触窗的高度大致相等。

12.如权利要求1所述的存储装置，其中该存储装置包括快闪存储器，该些第一栅极为浮置栅，该些第二栅极为选择栅。

13.一种存储装置，该存储装置醳于一衬底上，其包括多对字线与多个源极/漏极区，该存储装置包括：

多对源极线，各对源极线电连接，且分别配置于各对字线之间，并且使得该些源极/漏极区介于各该字线与各该源极线之间以及各对源极线之间；

一介电层，覆盖该些字线、该些源极线与该些源极/漏极区；以及

该存储装置还包括多个源极线接触窗，穿透该介电层，而至少与各对源极线之间的该些源极/漏极区其中之一连接，并且至少与各对源极线其中之一电连接。

14.如权利要求13所述的存储装置，其中该些源极线与该些字线的高度大致相等。

15.如权利要求13所述的存储装置，其中该些源极线的材质与该些字线的材质相同。

16.如权利要求15所述的存储装置，其中该些源极线的材质与该些字线的材质包括多晶硅与金属硅化物。

17.如权利要求13所述的存储装置，包括：

该衬底上具有多个呈条状的隔离结构，以在该衬底中定义出多个条状有源区；以及

各源极线接触窗连接单一有源区上两相邻的该对源极线之间的该源极/漏极区并且至少连接该对源极线其中之一。

18.如权利要求13所述的存储装置，包括：

该衬底上具有多个呈条状的隔离结构，在该衬底中定义出多个条状有源区；以及

各该源极线接触窗至少连接二个以上相邻的该些有源区上两相邻的该对源极线之间的该些源极/漏极区其中之二并且至少连接该对源极线其中之一 。

19.如权利要求13所述的存储装置，其中该源极线接触窗为一自对准接触窗。

20.如权利要求13所述的存储装置，其中该存储装置还包括数个位线接触窗，该些位线接触窗穿透该介电层，而与各对字线两侧的该些源极/漏极区连接，其中该些位线接触窗的顶面的高度与该些源极线接触窗的高度大致相等。

21.如权利要求13所述的存储装置，其中该存储装置还包括：

多个第一栅极，配置于该衬底与该些字线之间；

多个第二栅极，配置于该衬底与该些源极线之间；

一第一介电层，配置于该衬底与该些第一栅极之间以及该衬底与该些第二栅极之间；以及

一第二介电层，配置于该些第一栅极与该些字线之间以及该些源极线与该些第二栅极之间。

22.如权利要求21所述的存储装置，其中该存储装置为快闪存储器，该些第一栅极为浮置栅，该些第二栅极为选择栅。

23.一种存储装置的制造方法，该存储装置形成于一衬底上，其包括多对字线与多个源极/漏极区，该方法包括：

在各对字线之间分别形成电连接的一对源极线，使该些源极/漏极区介于各该字线与各该源极线两侧；以及

于该衬底上形成一介电层；

于各对源极线之间的该介电层中分别形成一源极线接触窗，使各对源极线之间的各该源极/漏极区至少分别与各对源极线其中之一电连接。

24.如权利要求23所述的存储装置的制造方法，其中形成该些字线与该些源极线的步骤为图案化同一层导电层。

25.如权利要求23所述的存储装置的制造方法，还包括于该介电层中形成多个位线接触窗，包括：

以同一光刻、蚀刻步骤同时在该介电层中形成多个源极线接触窗开口与多个位线接窗开口；以及

于该些源极线接触窗开口与该些位线接窗开口中填入一导电材料，以形成该些源极线接触窗与该些位线接窗。

26.如权利要求23所述的存储装置的制造方法，还包括于该介电层中形成多个位线接触窗，包括：

进行一第一光刻、蚀刻步骤，以在该介电层中形成多个源极线接触窗开口；

进行一第二光刻、蚀刻步骤，以在与该介电层中形成多个位线接触窗开口；以及

于该些源极线接触窗开口与该些位线接窗开口中填入一导电材料，以形成该些源极线接触窗与该些位线接窗。

27.如权利要求23所述的存储装置的制造方法，其中该些源极线接触窗通过在该介电层中形成多个源极线接触窗开口，再填入导电材料得以形成，包括：

各源极线接触窗开口为一自对准接触窗开口，且在形成该些自对准接触窗开口与形成该介电层的步骤之间，还包括在该衬底上形成一共形蚀刻阻挡层，且形成该些源极线接触窗开口的步骤包括：

以该共形蚀刻阻挡层为终止层，蚀刻去除覆盖在各对源极线之间的该些源极/漏极区上的该介电层，并至少去除覆盖在各对源极线其中之一上的该介电层，以形成该些自对准接触窗开口；以及

回蚀刻该些自对准接触窗开口所暴露的该共形蚀刻阻挡层，以暴露出该些源极/漏极区并且至少暴露出各对源极线其中之一。

28.如权利要求23所述的存储装置的制造方法，其中在形成该些字线与该些源极线之后，形成该介电层之前还包括在该些字线与该些源极线的侧壁形成多个间隙壁，包括：

在形成该些间隙壁之前，还包括在该些字线与该些源极线的侧壁处形成一衬层，且在形成该些间隙壁之后还包括去除各对源极线之间的该些间隙壁以暴露出该衬层。

29.如权利要求23所述的存储装置的制造方法，包括：

在该衬底上形成多个条状隔离结构，以在该衬底中定义出多个呈条状且不相连的有源区，且该些字线跨过该些条状隔离结构与该些呈条状且不相连的有源区。

30.一种存储装置的制造方法，包括：

在一衬底中形成多个条状隔离结构，以在该衬底中定义出多个条状有源区，其中各该些有源区包括多对以矩阵排列的第一沟道区与多对以矩阵排列的第二沟道区，其中每一对第二沟道区位于每一对第二沟道区之间；

在该衬底上形成一第一介电层；

在各该第一沟道区的该第一介电层上形成一第一栅极，并同时在各该第二沟道区的该第一介电层上形成一第二栅极；

在各该第一栅极上以及各该第二栅极上形成一第二介电层；

于该衬底上形成一第一导电层；

定义该第一导电层，以同时形成多对字线与多对源极线，各该字线横跨该些条状隔离结构与该些条状有源区并且覆盖同一列的该些第一沟道区上的该些第二介电层，而各对源极线介于各对字线之间，且横跨该些条状隔离结构与该些条状有源区并且覆盖同一列的该些第二沟道区上的该些第二介电层；

于该些字线与该些源极线两侧的该衬底中形成多个源极/漏极区；

于各该字线与各该源极线的侧壁形成一间隙壁；

于该衬底上形成一第三介电层；

于该第三介电层层中形成多个源极线接触窗开口，该些源极线接触窗开口暴露出各对源极线之间的该些源极/漏极区并且至少暴露出各对源极线之一；以及

于该些源极线接触窗开口中填入一导电材料，以形成多个源极线接触窗，以与各对源极线之间的该些源极/漏极区连接并且至少与各对源极线之一连接。

31.如权利要求30所述的存储装置的制造方法，其中各该源极线接触窗开口为一自对准接触窗开口，且在形成该些间隙壁与形成该第三介电层的步骤之间，还包括在该衬底上形成一共形蚀刻阻挡层，且形成该些源极线接触窗开口的步骤包括：

以该共形蚀刻阻挡层为终止层，蚀刻去除覆盖在各对源极线之间的该些源极/漏极区上的该第三介电层，并至少去除覆盖在各对源极线其中之一上的该第三介电层，以形成该些自对准接触窗开口；以及

回蚀刻该些自对准接触窗开口所暴露的该共形蚀刻阻挡层，以暴露出该些源极/漏极区并且至少暴露出各对源极线其中之一。

32.如权利要求30所述的存储装置的制造方法，其中在形成该些字线与该些源极线之后，与在形成该些间隙壁之前，还包括在该些字线与该些源极线的侧壁处形成一衬层，且在形成该些间隙壁之后还包括去除各对源极线之间的该些间隙壁以暴露出该衬层。

33.如权利要求30所述的存储装置的制造方法，其中各该源极线接触窗开口为一自对准接触窗开口，且在去除各对源极线之间的该些间隙壁之后，于该第三介电层中形成该些源极线接触窗开口之前还包括在该衬底上形成一共形蚀刻阻挡层，且形成该些源极线接触窗开口的步骤包括：

以该共形蚀刻阻挡层为终止层，蚀刻去除覆盖在各对源极线之间的该些源极/漏极区上的该第三介电层，并至少去除覆盖在各对源极线其中之一上的该第三介电层，以形成该些自对准接触窗开口；以及

回蚀刻该些自对准接触窗开口所暴露的该共形蚀刻阻挡层，以暴露出该些源极/漏极区并且至少暴露出各对源极线其中之一。

34.如权利要求30所述的存储装置的制造方法，其中各该源极线接触窗开口暴露出单一条状有源区上两相邻的该对源极线之间的该源极/漏极区并且至少暴露出该对源极线其中之一。

35.如权利要求30所述的存储装置的制造方法，其中各该源极线接触窗开口暴露出两条以上相邻的该些条状有源区上两相邻的该对源极线之间的该些源极/漏极区其中之二并且至少暴露出该对源极线其中之一。

36.如权利要求30所述的存储装置的制造方法，还包括：

在该第三介电层中形成多个位线接触窗开口，以使各位线接触窗暴露出各对字线两侧的各该源极/漏极区；以及

在各位线接触窗开口中填入另一导电材料，以形成多个位线接触窗，使各位线接触窗连接各对字线两侧的各源极/漏极区。

37.如权利要求36所述的存储装置的制造方法，其中该些位线接触窗开口与该些源极线接触窗开口同时形成。

38.如权利要求36所述的存储装置的制造方法，其中该些位线接触窗开口与该些源极线接触窗开口非同时形成。

39.如权利要求30所述的存储装置的制造方法，其中该些第一栅极与该些第二栅极的形成步骤包括：

在该衬底上形成一第二导电层；

定义该第二导电层，以在各条状有源区上分别形成一条状第二导电层；以及

在形成该第二介电层、该第一导电层之后，在定义该第一导电层的同时，再次定义该条状第二导电层，以形成该些第一栅极与该些第二栅极。

Images