CN101599419B - 沟槽的形成方法 - Google Patents
沟槽的形成方法 Download PDFInfo
- Publication number
- CN101599419B CN101599419B CN200810114312XA CN200810114312A CN101599419B CN 101599419 B CN101599419 B CN 101599419B CN 200810114312X A CN200810114312X A CN 200810114312XA CN 200810114312 A CN200810114312 A CN 200810114312A CN 101599419 B CN101599419 B CN 101599419B
- Authority
- CN
- China
- Prior art keywords
- groove
- etching
- side wall
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
一种沟槽的形成方法，包括：提供第一类沟槽，所述第一类沟槽形成于基底内；刻蚀第一类沟槽中的基底，在刻蚀过程中刻蚀气体与基底发生反应，在第一类沟槽的两侧侧壁处原位形成侧墙；以侧墙为掩膜，继续刻蚀基底至所需深度，形成第二类沟槽；去除所述侧墙。本发明在干法刻蚀第一类沟槽中的基底的过程中，在第一类沟槽的两侧侧壁处由刻蚀气体与基底的反应生成物原位形成聚合物侧墙，代替了在第二类沟槽刻蚀之前在第一类沟槽的两侧侧壁处形成的多层介质层侧墙，作为继续刻蚀第二类沟槽的硬掩膜，提高了半导体制造过程的效率，优化了工艺过程。
Description
技术领域
本发明涉及半导体制造技术领域，具体来说，涉及一种沟槽的形成方法。
背景技术
在半导体制造工艺中，为在半导体衬底上形成所需形状的沟槽(Trench)，可以采用刻蚀方法在半导体衬底中刻出所需位置、大小和深度的沟槽。形成沟槽的方法有很多种，一般比较常见的方法是图案化一层掩膜层(比如光刻胶层或者氮化硅层)，在需要形成沟槽的位置露出掩膜层下面的待刻蚀材料层，然后以图案化后保留的掩膜层为掩膜，刻蚀材料层至所需深度，形成沟槽，最后去除掩膜层。
在实际的工艺过程中，掩膜层也可以不止一层，所用材料、厚度和形成方法可以多种多样，这些主要根据实际使用需要而定。
现有技术公开了一种在快闪存储器件制造过程中，在浅沟槽隔离(ShallowTrench Isolation，STI)结构中形成子沟槽的方法。如图1所示，在硅衬底100中形成有STI沟槽，所述STI沟槽将硅衬底100分为有源区和隔离区，在硅衬底100上有源区内依次还形成有栅氧化层102和栅极层104。在STI沟槽中淀积绝缘介质层108，然后刻蚀掉一部分绝缘介质层108，在STI沟槽内绝缘介质层108被刻蚀掉的部分形成第一类沟槽110。
如图2所示，在栅极层104表面和第一类沟槽110中形成侧墙层(Spacerlayer)112，所述侧墙层112的材料为无定形碳、低介电常数材料或者氧化层(如无掺杂硅玻璃)；去除STI沟槽中绝缘介质层108上需要形成子沟槽的位置处的部分侧墙层112；以黏附在STI沟槽侧壁处的部分侧墙层112为掩膜，刻蚀STI沟槽中的绝缘介质层108至所需深度，形成子沟槽114；去除栅极层104表面和第一类沟槽110中的侧墙层112，形成最终所需要的半导体结构。
在公开号为20080038899的美国专利申请中，还可以发现更多与上述技术方案相关的信息。
在现有技术中，所述侧墙层还可以采用别的介质层来组成，比如用氮化硅和二氧化硅组成的双层介质层，所述二氧化硅层主要用作于增强氮化硅层和STI沟槽侧壁之间结合性的衬垫层。
现有的形成子沟槽的过程包括在栅极层104表面和第一类沟槽110中形成侧墙层112、在侧墙层112上定义出子沟槽114的形状，再以侧墙层112为掩膜，刻蚀绝缘介质层层108至所需深度形成子沟槽114，最后去除侧墙层112，需要淀积、光刻、刻蚀、湿法清洗等诸多步骤，使得整个半导体制造工艺步骤繁多、所花费的时间较长，影响了整个半导体制造过程的效率。
发明内容
本发明解决的问题是提供一种沟槽的形成方法，用以提高半导体制造过程的效率，优化工艺过程。
为解决上述问题，本发明提供一种沟槽的形成方法，包括：提供第一类沟槽，所述第一类沟槽形成于基底内；刻蚀第一类沟槽中的基底，在刻蚀过程中刻蚀气体与基底发生反应，在第一类沟槽的两侧侧壁处原位形成侧墙；以侧墙为掩膜，继续刻蚀基底至所需深度，形成第二类沟槽；去除所述侧墙。
可选地，所述干法刻蚀气体包括C4F8、C4F6、C5F8、CH2F2、C5F10或者其任意组合。
可选地，所述干法刻蚀气体还包括HBr、N2或者Ar等辅助刻蚀气体。
可选地，所述侧墙的材料为聚合物，所述聚合物包含C、F、O和Si等元素。
可选地，所述聚合物的厚度为50～400埃。
可选地，所述基底为浅沟槽隔离结构填充物。
可选地，所述基底为层间介质层。
可选地，所述去除侧墙的方法为灰化法和湿法清洗法。
可选地，所述灰化气体为氧气。
可选地，所述形成第一类沟槽的刻蚀溶液包括HF或者NH4F。
与现有技术相比，本发明具有以下优点：在整个沟槽的形成过程中，用干法刻蚀法刻蚀第一类沟槽中的基底，在刻蚀过程中在第一类沟槽的两侧侧壁处由刻蚀气体与基底的反应生成物原位形成作为刻蚀形成第二类沟槽的掩膜侧墙。本发明减少了半导体制造工艺步骤、缩短了整个沟槽的形成所花费的时间，提高了整个半导体制造过程的效率，优化了工艺过程。
本发明采用包含C4F8、C4F6、C5F8、CH2F2、C5F10或者其任意组合的刻蚀气体，以形成第二类沟槽。在刻蚀沟槽的过程中，与基底发生反应原位形成作为刻蚀形成第二类沟槽的掩膜侧墙。本发明减少了半导体制造工艺步骤、缩短了整个沟槽的形成所花费的时间，提高了整个半导体制造过程的效率，优化了工艺过程。
附图说明
图1至图2是现有技术形成沟槽的剖面结构示意图；
图3是本发明的一个实施例的形成沟槽的方法流程示意图；
图4至图8是本发明的一个实施例的形成沟槽的剖面结构示意图；
图9至图13是本发明的另一个实施例的形成沟槽的剖面结构示意图。
具体实施方式
本发明在整个沟槽的形成过程中，用干法刻蚀法刻蚀第一类沟槽中的基底，在刻蚀过程中在第一类沟槽的两侧侧壁处由刻蚀气体与基底的反应生成物原位形成作为刻蚀形成第二类沟槽的掩膜侧墙。本发明减少了半导体制造工艺步骤、缩短了整个沟槽的形成所花费的时间，提高了整个半导体制造过程的效率，优化了工艺过程。
本发明采用包含C4F8、C4F6、C5F8、CH2F2、C5F10或者其任意组合的刻蚀气体，以形成第二类沟槽。在刻蚀沟槽的过程中，与基底发生反应原位形成作为刻蚀形成第二类沟槽的掩膜侧墙。本发明减少了半导体制造工艺步骤、缩短了整个沟槽的形成所花费的时间，提高了整个半导体制造过程的效率，优化了工艺过程。
下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。
如图3所示为本发明的一个实施例的形成沟槽的方法流程示意图。如图3所示，包括：执行步骤S201，提供第一类沟槽，所述第一类沟槽形成于基底内；执行步骤S202，刻蚀第一类沟槽中的基底，在刻蚀过程中刻蚀气体与基底发生反应，在第一类沟槽的两侧侧壁处原位形成侧墙；执行步骤S203，以侧墙为掩膜，继续刻蚀基底至所需深度，形成第二类沟槽；执行步骤S204，去除所述侧墙。
图4至图8是本发明的一个实施例的形成沟槽的剖面结构示意图，该结构用于快闪存储器件的制造工艺中，下面结合附图，详细描述其形成过程，所述附图为沿快闪存储器件字线方向即沿着存储单元沟道宽度方向的截面。
如图4所示，在半导体衬底200中预先形成有STI沟槽，所述STI沟槽将半导体衬底200分为有源区和隔离区，在半导体衬底200上有源区内依次还形成有栅氧化层202、栅极层204和阻挡层206。在STI沟槽内形成有绝缘介质层208，所述绝缘介质层208与阻挡层206齐平，所述绝缘介质层208作为本实施例中的基底。
在本实施例中，所述栅氧化层202的材料可以为二氧化硅，栅极层204的材料可以为多晶硅，阻挡层206的材料可以为氮化硅，绝缘介质层208的材料可以为二氧化硅。
如图5所示，以阻挡层206为掩膜，刻蚀STI沟槽中的绝缘介质层208至所需深度，在STI沟槽中形成第一类沟槽210，其底部位于绝缘介质层208中。
在本实施例中，所述形成第一类沟槽210的方法可以为湿法刻蚀法，所用的刻蚀溶液可以为缓冲氧化物刻蚀剂(Buffer Oxide Etchant，BOE)，包括HF和NH4F，所述HF∶NH4F∶H2O的体积比可以为1∶7∶130，所述刻蚀时间可以为5分钟。
如图6所示，用干法刻蚀法继续刻蚀第一类沟槽210(如图5所示)中的绝缘介质层208；所述刻蚀气体可以包括C4F8、C4F6、C5F8、CH2F2、C5F10或者其任意组合，所述刻蚀气体还可以包括HBr、N2或者Ar等辅助刻蚀气体，各种刻蚀气体的流量可以为20～200sccm，刻蚀的电离功率可以为500～1000W，刻蚀的温度可以为20～60℃。
在刻蚀过程中，刻蚀气体与绝缘介质层208发生反应，生成聚合物。通过控制刻蚀气体的流量，可以控制生成的聚合物的多少。在刻蚀气体自上而下刻蚀第一类沟槽210内的绝缘介质层208的时候，由于第一类沟槽210的中间处较之于第一类沟槽210的两侧侧壁处更开阔，因此聚合物相对不容易在第一类沟槽210的中间处堆积，即使有部分形成聚合物的材料堆积于此，也会易于被刻蚀移除掉。因此，在刻蚀绝缘介质层208的时候，刻蚀气体与绝缘介质层208的反应生成物主要在第一类沟槽210的位置两侧侧壁处堆积形成侧墙212，作为刻蚀形成第二类沟槽的硬掩膜。
在本实施例中，所述原位形成的聚合物包含C、F、O和Si等元素；所述侧墙212的厚度可以为50埃～400埃，与刻蚀时间、气体配比等因素都有关系。
在本实施例中，所述侧墙212的厚度具体例如50埃、100埃、150埃、200埃、250埃、300埃、350埃或者400埃等，优选200埃。
以阻挡层206和侧墙212为掩膜，继续刻蚀绝缘介质层208至所需深度，形成第二类沟槽216，所述第二类沟槽216的宽度小于第一类沟槽210的宽度。
如图7所示，去除侧墙212；所述去除侧墙212的方法可以为灰化法和湿法清洗法，所用的灰化气体可以为氧气，所用的时间可以为1～5分钟；然后用湿法清洗法去除掉灰化过程中生成的残留物。
在本实施例中，所述灰化的时间具体例如1分钟、2分钟、3分钟、4分钟或者5分钟，优选2分钟。
如图8所示，去除阻挡层206，形成本实施例中所需要的半导体结构，所述去除阻挡层206的方法为湿法刻蚀法，所用的刻蚀溶液为氢氟酸或者磷酸，所用的时间为20分钟，所用的溶液温度为140～170℃，优选160℃。
图9至图13是本发明的另一个实施例的形成沟槽的剖面结构示意图，该结构属于特殊制程结构，形状与双镶嵌结构类似，可以称作类双镶嵌结构，其具体用途取决于实际的器件。下面结合附图，详细描述其形成过程。如图9所示，提供半导体衬底300，所述半导体衬底300上形成有层间介质层(ILD)302，所述层间介质层302可以为氧化硅、氮化硅、氮氧化硅、碳化硅、非掺杂硅玻璃(USG)、硼磷硅酸盐玻璃(BPSG)或者低介电常数材料，所述层间介质层302作为本实施例中的基底。
如图10所示，在层间介质层302上形成光刻胶层304，图案化光刻胶层304，定义出第一类沟槽(Trench)的位置。以光刻胶层304为掩膜，刻蚀层间介质层302至所需深度，形成第一类沟槽306；所述刻蚀方法可以为干法刻蚀法或者湿法刻蚀法。
如图11所示，去除光刻胶层304。
如图12所示，用干法刻蚀法继续刻蚀第一类沟槽306(如图11所示)中的层间介质层302；所述刻蚀气体可以包括C4F8、C4F6、C5F8、CH2F2、C5F10或者其任意组合，所述刻蚀气体还可以包括HBr、N2或者Ar等辅助刻蚀气体，各种刻蚀气体的流量可以为20～200sccm，刻蚀的电离功率可以为500～1000W，刻蚀的温度可以为20～60℃。
在刻蚀过程中，刻蚀气体与层间介质层302发生反应，生成聚合物。通过控制刻蚀气体的流量，可以控制生成的聚合物的多少。在刻蚀气体自上而下刻蚀第一类沟槽306内的层间介质层302的时候，由于第一类沟槽306的中间处较之于第一类沟槽306的两侧侧壁处更开阔，因此聚合物相对不容易在第一类沟槽306的中间处堆积，即使有部分形成聚合物的材料堆积于此，也会易于被刻蚀移除掉。因此，在刻蚀层间介质层302的时候，刻蚀气体与层间介质层302的反应生成物主要在第一类沟槽306的位置两侧侧壁处堆积形成侧墙308，作为刻蚀形成第二类沟槽的硬掩膜。
在本实施例中，所述原位形成的聚合物包含C、F、O和Si等元素；所述侧墙308的厚度可以为50埃～400埃，与刻蚀时间、气体配比等因素都有关系。
在本实施例中，所述侧墙308的厚度具体例如50埃、100埃、150埃、200埃、250埃、300埃、350埃或者400埃等，优选200埃。
以侧墙308为掩膜，继续刻蚀层间介质层302至所需深度，形成第二类沟槽310，所述第二类沟槽310的宽度小于第一类沟槽30的宽度。
如图13所示，去除侧墙308，形成所需要的半导体特殊制程类双镶嵌结构；所述去除侧墙308的方法可以为灰化法和湿法清洗法，所用的灰化气体可以为氧气，所用的时间可以为1～5分钟；然后用湿法清洗法去除掉灰化过程中生成的残留物。
在本实施例中，所述灰化的时间具体例如1分钟、2分钟、3分钟、4分钟或者5分钟，优选2分钟。
本发明的优点在于在整个沟槽的形成过程中，用干法刻蚀法刻蚀第一类沟槽中的基底，在刻蚀过程中在第一类沟槽的两侧侧壁处由刻蚀气体与基底的反应生成物原位形成作为刻蚀形成第二类沟槽的掩膜侧墙。本发明减少了半导体制造工艺步骤、缩短了整个沟槽的形成所花费的时间，提高了整个半导体制造过程的效率，优化了工艺过程。
本发明采用包含C4F8、C4F6、C5F8、CH2F2、C5F10或者其任意组合的刻蚀气体，以形成第二类沟槽。在刻蚀沟槽的过程中，与基底发生反应原位形成作为刻蚀形成第二类沟槽的掩膜侧墙。本发明减少了半导体制造工艺步骤、缩短了整个沟槽的形成所花费的时间，提高了整个半导体制造过程的效率，优化了工艺过程。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (7)
1.一种沟槽的形成方法，其特征在于，包括：
提供第一类沟槽，所述第一类沟槽形成于基底内，所述第一类沟槽的底部为所述基底，所述第一类沟槽的侧壁为栅极层和覆盖栅极层的阻挡层，所述基底为绝缘介质层；
刻蚀第一类沟槽中的基底，在刻蚀过程中刻蚀气体与基底发生反应，在第一类沟槽的两侧侧壁处原位形成侧墙，所述刻蚀过程的刻蚀气体包括：C4F8、C4F6、C5F8、CH2F2、C5F10或者其任意组合，各种刻蚀气体的流量为：20～200sccm，刻蚀的电离功率为500～1000W，刻蚀的温度为20～60摄氏度，所述侧墙的厚度为50～400埃；
以侧墙为掩膜，继续刻蚀基底至所需深度，形成第二类沟槽；去除所述侧墙。
2.根据权利要求1所述的沟槽的形成方法，其特征在于，所述刻蚀气体还包括辅助刻蚀气体HBr、N2或者Ar。
3.根据权利要求1所述的沟槽的形成方法，其特征在于，所述侧墙的材料为聚合物，所述聚合物包含C、F、O和Si元素。
4.根据权利要求1所述的沟槽的形成方法，其特征在于，所述基底为浅沟槽隔离结构填充物。
5.根据权利要求1所述的沟槽的形成方法，其特征在于，所述去除侧墙的方法为灰化法和湿法清洗法。
6.根据权利要求5所述的沟槽的形成方法，其特征在于，所述灰化气体为氧气。
7.根据权利要求1所述的沟槽的形成方法，其特征在于，所述形成第一类沟槽的刻蚀溶液包括HF或者NH4F。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810114312XA CN101599419B (zh) | 2008-06-03 | 2008-06-03 | 沟槽的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810114312XA CN101599419B (zh) | 2008-06-03 | 2008-06-03 | 沟槽的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101599419A CN101599419A (zh) | 2009-12-09 |
| CN101599419B true CN101599419B (zh) | 2011-10-05 |
Family
ID=41420804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810114312XA Active CN101599419B (zh) | 2008-06-03 | 2008-06-03 | 沟槽的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101599419B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5719648B2 (ja) * | 2011-03-14 | 2015-05-20 | 東京エレクトロン株式会社 | エッチング方法、およびエッチング装置 |
| CN102386122B (zh) * | 2011-11-02 | 2017-06-09 | 上海华虹宏力半导体制造有限公司 | 采用硬掩膜形成隔离沟槽的方法 |
| CN103390644B (zh) * | 2012-05-08 | 2017-07-11 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN104103593A (zh) * | 2013-04-02 | 2014-10-15 | 中芯国际集成电路制造(上海)有限公司 | 一种闪存存储器的制作方法 |
| CN103887165B (zh) * | 2014-03-07 | 2016-09-07 | 京东方科技集团股份有限公司 | 一种膜层的干法刻蚀方法 |
| KR102201092B1 (ko) * | 2014-09-16 | 2021-01-11 | 삼성전자주식회사 | 반도체 장치 제조 방법 |
| JP6867283B2 (ja) * | 2017-12-28 | 2021-04-28 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN116364658B (zh) * | 2023-05-31 | 2023-08-01 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法以及半导体结构 |
-
2008
- 2008-06-03 CN CN200810114312XA patent/CN101599419B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101599419A (zh) | 2009-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101599419B (zh) | 沟槽的形成方法 | |
| US7709346B2 (en) | Semiconductor device with trench gate type transistor and method of manufacturing the same | |
| JP4989041B2 (ja) | リセスチャンネルｍｏｓｆｅｔの製造方法 | |
| TWI483348B (zh) | 使用雙溝槽製程以製造半導體裝置之側接點之方法 | |
| KR100922989B1 (ko) | 플래시 메모리 소자 및 그것의 제조방법 | |
| KR20080071693A (ko) | 산화물 제거 방법 및 이를 이용한 트렌치 매립 방법 | |
| KR100955265B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR100763228B1 (ko) | 비휘발성 반도체 메모리 소자의 제조 방법 | |
| CN102148191B (zh) | 接触孔形成方法 | |
| CN103578988A (zh) | 鳍部、鳍式场效应管及鳍部和鳍式场效应管的形成方法 | |
| US7575972B2 (en) | Method of manufacturing nonvolatile memory device | |
| US6537880B1 (en) | Method of fabricating a high density NAND stacked gate flash memory device having narrow pitch isolation and large capacitance between control and floating gates | |
| US7648878B2 (en) | Method for fabricating semiconductor device with recess gate | |
| CN104576503A (zh) | 一种制作半导体器件的方法 | |
| KR20100098843A (ko) | 패턴 형성 방법 | |
| KR20070052023A (ko) | 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| CN102222636A (zh) | 浅沟槽隔离的制作方法 | |
| CN105575908A (zh) | 半导体结构的形成方法 | |
| CN101740459A (zh) | 浅沟槽隔离结构及其制造方法 | |
| CN101740458A (zh) | 浅沟槽结构制作方法 | |
| CN101414582A (zh) | 制造快闪存储器件的方法 | |
| CN101393896A (zh) | 快闪存储器的制造方法 | |
| CN101728307B (zh) | 浅沟槽隔离结构的制作方法 | |
| CN110911342A (zh) | 浅沟槽隔离结构及其制备方法 | |
| KR101650025B1 (ko) | 커패시터의 형성 방법 및 이를 이용한 디램 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |