CN115810578A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN115810578A CN115810578A CN202111067637.9A CN202111067637A CN115810578A CN 115810578 A CN115810578 A CN 115810578A CN 202111067637 A CN202111067637 A CN 202111067637A CN 115810578 A CN115810578 A CN 115810578A
- Authority
- CN
- China
- Prior art keywords
- groove
- active regions
- initial
- grooves
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 238000005530 etching Methods 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 claims description 62
- 239000011241 protective layer Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 4
- 239000003989 dielectric material Substances 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 12
- 230000005012 migration Effects 0.000 abstract description 4
- 238000013508 migration Methods 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 9
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- FZHAPNGMFPVSLP-UHFFFAOYSA-N silanamine Chemical compound [SiH3]N FZHAPNGMFPVSLP-UHFFFAOYSA-N 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。所述半导体结构的形成方法包括如下步骤：提供衬底；刻蚀所述衬底，形成多个有源区及多个凹槽，所述凹槽包括相互连通的第一凹槽和第二凹槽，所述有源区沿第一方向延伸，所述第一凹槽位于沿所述第一方向平行排布且相邻的两个所述有源区之间，所述第二凹槽位于所述第一凹槽下方和部分所述有源区下方，且所述第二凹槽的内径大于所述第一凹槽的内径；填充所述凹槽，形成具有空气隙的填充层，所述空气隙至少位于所述第二凹槽内。本发明阻挡了相邻有源区之间电子的迁移，减轻了行锤击效应的影响，改善了半导体结构的良率及性能可靠性。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
在DRAM等半导体结构中，每个有源区与两条字线交叠(即两条字线穿过同一有源区)，当其中一条字线被激活且被反复刷新(refresh)，会产生如下两方面的影响：一方面，会对穿过同一有源区的另一条字线产生噪声或者干扰；另一方面，在与被激活的字线邻近的有源区被激活或者被刷新之前，若被激活的字线刷新频率过高，会使得与被激活的字线邻近的有源区变得脆弱，出现电荷损失或者漏电问题。上述两方面的影响都会造成与被激活的字线邻近的一个或者多个有源区的数据发生错误，产生所谓的行锤击效应(RowHammer Effect)。
因此，如何减轻行锤击效应，降低相邻有源区之间的相互干扰，提高半导体结构的良率及性能可靠性，是当前亟待解决的技术问题。
发明内容
本发明提供一种半导体结构及其形成方法，用于解决现有技术的半导体结构易产生行锤击效应的问题，以降低相邻有源区之间的相互干扰，提高半导体结构的良率及性能可靠性。
为了解决上述问题，本发明提供了一种半导体结构的形成方法，包括如下步骤：
提供衬底；
刻蚀所述衬底，形成多个有源区及多个凹槽，所述凹槽包括相互连通的第一凹槽和第二凹槽，所述有源区沿第一方向延伸，所述第一凹槽位于沿所述第一方向平行排布且相邻的两个所述有源区之间，所述第二凹槽位于所述第一凹槽下方和部分所述有源区下方，且所述第二凹槽的内径大于所述第一凹槽的内径；
填充所述凹槽，形成具有空气隙的填充层，所述空气隙至少位于所述第二凹槽内。
可选的，形成多个有源区及多个凹槽的具体步骤包括：
形成覆盖所述衬底的掩模层，所述掩模层中具有暴露所述衬底的开口；
沿所述开口刻蚀所述衬底，形成沿所述第一方向延伸的初始有源区；
刻蚀所述初始有源区，形成所述第一凹槽、以及多个沿所述第一方向延伸且沿所述第一方向平行排布的有源区；
沿所述第一凹槽继续刻蚀所述衬底，形成位于所述第一凹槽下方和部分所述有源区下方的所述第二凹槽，且所述第二凹槽的内径大于所述第一凹槽的内径。
可选的，多个所述初始有源区沿第二方向平行排布，相邻的所述初始有源区之间具有间隙，所述第二方向与所述第一方向相交；刻蚀所述初始有源区之前，还包括如下步骤：
沉积介质材料于所述衬底上，形成填充满所述间隙的介质层。
可选的，形成所述第一凹槽的具体步骤包括：
刻蚀所述初始有源区，形成贯穿所述初始有源区的所述第一凹槽，所述第一凹槽将所述初始有源区分隔为多个沿所述第一方向延伸且沿所述第一方向平行排布的有源区。
可选的，所述第一凹槽的底面与所述初始有源区的底面平齐。
可选的，形成位于所述第一凹槽下方和部分所述有源区下方的所述第二凹槽的具体步骤包括：
形成覆盖所述第一凹槽侧壁的保护层；
沿所述第一凹槽继续刻蚀所述衬底，形成位于所述第一凹槽下方的初始第二凹槽；
扩大所述初始第二凹槽的内径，形成内径大于所述第一凹槽的所述第二凹槽。
可选的，扩大所述初始第二凹槽的内径的具体步骤包括：
采用湿法刻蚀工艺刻蚀所述初始第二凹槽。
可选的，所述初始第二凹槽的高度为所述有源区高度的1/5～1/4。
可选的，形成具有空气隙的填充层的具体步骤包括：
去除所述保护层和所述介质层；
沉积绝缘材料于所述凹槽内，形成所述第二凹槽内具有空气隙的填充层。
为了解决上述问题，本发明还提供了一种半导体结构，包括：
衬底；
凹槽，位于所述衬底内，包括相互连通的第一凹槽和位于所述第一凹槽下方的第二凹槽，所述第二凹槽的内径大于所述第一凹槽的内径；
有源区，沿第一方向延伸，所述第一凹槽位于沿所述第一方向平行排布且相邻的两个所述有源区之间，所述第二凹槽还位于部分所述有源区下方；
填充层，填充于所述凹槽内，所述填充层中具有至少位于所述第二凹槽内的空气隙。
可选的，所述第一凹槽的底面与所述有源区的底面平齐。
可选的，所述第二凹槽的高度为所述有源区高度的1/5～1/4。
可选的，所述第二凹槽位于沿所述第一方向平行排布且相邻的两个所述有源区的下方。
可选的，多个所述有源区沿所述第一方向和第二方向排布形成有源区阵列，所述第二方向与所述第一方向相交；
所述填充层还填充满沿所述第二方向排布、且相邻的两个所述有源区之间的间隙。
可选的，所述空气隙仅位于所述第二凹槽内；或者，
所述空气隙自所述第二凹槽内延伸至所述第一凹槽内。
本发明提供的半导体结构及其形成方法，通过在相邻的有源区之间形成凹槽，且凹槽包括相互连通的第一凹槽和位于所述第一凹槽下方的第二凹槽，且所述第二凹槽还位于部分所述有源区下方，所述第二凹槽的内径大于所述第一凹槽的内径，利用沉积工艺形成至少所述第二凹槽内具有空气隙的填充层，利用空气具有较低介电常数的特点来隔离相邻的所述有源区，阻挡了相邻有源区之间电子的迁移，降低了所述半导体结构工作过程中相邻有源区之间的干扰作用，减轻了行锤击效应的影响，改善了半导体结构的良率及性能可靠性。
附图说明
附图1是本发明具体实施方式中半导体结构的形成方法流程图；
附图2A-2N是本发明具体实施方式在形成半导体结构的过程中主要的工艺结构示意图；
附图3A-3B是本发明具体实施方式中半导体结构的示意图。
具体实施方式
下面结合附图对本发明提供的半导体结构及其形成方法的具体实施方式做详细说明。
本具体实施方式提供了一种半导体结构的形成方法，附图1是本发明具体实施方式中半导体结构的形成方法流程图，附图2A-2N是本发明具体实施方式在形成半导体结构的过程中主要的工艺结构示意图。如图1、图2A-图2N所示，本具体实施方式提供的半导体结构的形成方法，包括如下步骤：
步骤S11，提供衬底20，如图2A所示。
具体来说，所述衬底20可以是但不限于硅衬底，本具体实施方式以所述衬底20为硅衬底为例进行说明。在其他示例中，所述衬底20可以为氮化镓、砷化镓、碳化镓、碳化硅或SOI等半导体衬底。
步骤S12，刻蚀所述衬底20，形成多个有源区25及多个凹槽，所述凹槽包括相互连通的第一凹槽26和第二凹槽30，所述有源区25沿第一方向D1延伸，所述第一凹槽26位于沿所述第一方向D1平行排布且相邻的两个所述有源区25之间，所述第二凹槽30位于所述第一凹槽26下方和部分所述有源区25下方，且所述第二凹槽30的内径R2大于所述第一凹槽26的内径R1，如图2L所示。
可选的，形成多个有源区25及多个凹槽的具体步骤包括：
形成覆盖所述衬底20的掩模层21，所述掩模层21中具有暴露所述衬底20的开口211，如图2A所示；
沿所述开口211刻蚀所述衬底20，形成沿所述第一方向D1延伸的初始有源区22，如图2B所示；
刻蚀所述初始有源区22，形成所述第一凹槽26、以及多个沿所述第一方向D1延伸且沿所述第一方向D1平行排布的有源区25，如图2E和图2F所示，图2F是图2E的俯视结构示意图；
沿所述第一凹槽26继续刻蚀所述衬底20，形成位于所述第一凹槽26下方和部分所述有源区25下方的所述第二凹槽30，且所述第二凹槽30的内径R2大于所述第一凹槽26的内径R1，如图2L所示。
具体来说，可以采用化学气相沉积、物理气相沉积或者原子层沉积工艺沉积多晶硅等材料于所述衬底20表面，形成所述掩模层21，并通过对所述掩模层21的图形化处理，于所述掩模层21中形成多个暴露所述衬底20的开口211。接着，采用干法刻蚀工艺沿所述开口211向下刻蚀所述衬底20至预设深度，形成间隙221。两个相邻的所述间隙221之间形成一个所述初始有源区22。多个所述间隙221将所述衬底20分隔为多个所述初始有源区22。多个所述初始有源区22和多个所述间隙221均沿所述第一方向D1延伸，且多个所述有源区沿与所述第一方向D1相交的第二方向D2平行排布，如图2B所示。所述第一方向D1与所述第二方向D2均平行于所述衬底20表面。采用干法刻蚀工艺刻蚀所述衬底20的过程中，可以采用SF6、CF4、Cl2、CHF3、O2、Ar中的一种或者两种以上的气体混合作为刻蚀气体。
可选的，多个所述初始有源区22沿第二方向D2平行排布，相邻的所述初始有源区22之间具有间隙221，所述第二方向D2与所述第一方向D1相交；刻蚀所述初始有源区22之前，还包括如下步骤：
沉积介质材料于所述衬底20上，形成填充满所述间隙221的介质层23，如图2C所示。
具体来说，可以采用低压化学气相沉积工艺(LPCVD)或者原子层沉积工艺，以SiH4或者SiH2Cl2为反应气体沉积氮化硅等材料于所述衬底20上，形成所述介质层23。在采用原子层沉积工艺形成所述介质层23中，反应气体还可以包括NH3或者包括N2和H2的混合气体。通过化学机械研磨等平坦化处理，使得所述介质层23的顶面与所述掩模层21的顶面平齐，如图2C所示。本具体实施方式中的多个是指两个及两个以上。
可选的，形成所述第一凹槽26的具体步骤包括：
刻蚀所述初始有源区22，形成贯穿所述初始有源区22的所述第一凹槽26，所述第一凹槽26将所述初始有源区22分隔为多个沿所述第一方向D1延伸且沿所述第一方向D1平行排布的有源区25，如图2E和图2F所示。
具体来说，于所述介质层23和所述掩模层21上形成光阻层，所述光阻层中具有刻蚀窗口24，如图2D所示。沿所述刻蚀窗口24向下刻蚀所述掩模层21和所述初始有源区22，形成沿垂直于所述衬底20表面的方向(例如图2E中的第三方向D3)贯穿所述初始有源区22的所述第一凹槽26。沿所述第一方向D1排布的多个所述第一凹槽26将一个所述初始有源区22分割为沿所述第一方向D1平行排布的多个所述有源区25。一方面，所述介质层23能够避免刻蚀所述初始有源区22的过程中出现坍塌，确保半导体制程顺利进行；另一方面，通过选择性刻蚀，所述介质层23还能确保所述第一凹槽26的特征尺寸的稳定性，避免所述第一凹槽26出现倾斜。本步骤仅刻蚀所述初始有源区22，并不对所述介质层23进行刻蚀。
可选的，所述第一凹槽26的底面与所述初始有源区22的底面平齐。
本领域技术人员还可以根据实际需要，使得所述第一凹槽26深入所述衬底20内部，使得所述第一凹槽26的底面位于所述初始有源区22的底面之下，即所述第一凹槽26的深度大于所述初始有源区22的深度，以确保所述初始有源区22被充分切断。
可选的，形成位于所述第一凹槽26下方和部分所述有源区25下方的所述第二凹槽30的具体步骤包括：
形成覆盖所述第一凹槽26侧壁的保护层27，如图2G所示；
沿所述第一凹槽26继续刻蚀所述衬底20，形成位于所述第一凹槽26下方的初始第二凹槽28，如图2H和图2I所示，图2I是图2H沿AB方向的截面示意图；
扩大所述初始第二凹槽28的内径，形成内径大于所述第一凹槽26的所述第二凹槽30，如图2J所示。
可选的，扩大所述初始第二凹槽28的内径的具体步骤包括：
采用湿法刻蚀工艺刻蚀所述初始第二凹槽28。
可选的，所述初始第二凹槽28的高度为所述有源区25高度的1/5～1/4。
所述保护层27的材料可以是但不限于氮化物材料，例如氮化硅，只要确保所述保护层27与所述衬底20之间具有较高的刻蚀选择比即可，例如所述保护层27与所述衬底20之间的刻蚀选择比大于3。举例来说，对所述掩模层21的表面和所述第一凹槽26的侧壁(即所述有源区25的表面)进行等离子体氮化处理，形成覆盖所述掩模层21表面和所述第一凹槽26侧壁的所述保护层27。等离子体氮化处理过程中所采用的反应气体可以为NH3，反应温度可以为600℃～800℃，射频功率为600W～2000W，反应压力为1Pa～10Pa。所述保护层27的形成，可以防止后续工艺对所述第一凹槽26的特征尺寸造成影响，以及避免对所述有源区25造成损伤。
形成所述保护层27之后，采用干法刻蚀工艺沿所述第一凹槽26继续向下刻蚀所述衬底20，于所述第一凹槽26下方形成与所述第一凹槽连通的所述初始第二凹槽28。之后，采用湿法刻蚀工艺清洗所述初始第二凹槽28，使得所述初始第二凹槽28的横向尺寸(即所述初始第二凹槽28的内径)增大，形成延伸至所述有源区25方向的所述第二凹槽30，如图2J所示。由于所述第二凹槽30的内径R2大于所述第一凹槽26的内径R1，因此，由所述第一凹槽26和所述第二凹槽30构成的所述凹槽的截面整体呈凸形。之后，去除所述介质层23和所述保护层27，得到如图2K所示的结构。为了简化工艺步骤，可以将所述介质层23的材料设置为与所述保护层27的材料相同，以便同步去除所述介质层23和所述保护层27。接着，去除所述掩模层21，得到如图2L所示的结构。
通过调整湿法刻蚀过程中的参数，可以使得仅沿所述第一方向D1扩大所述初始第二凹槽28的尺寸，使得形成的所述第二凹槽30仅在所述第一方向D1上的内径大于所述第一凹槽26沿所述第一方向D1上的内径；也可以沿所述第一方向D1和所述第二方向D2扩大所述初始第二凹槽28的尺寸，使得形成的所述第二凹槽30在所述第一方向D1上的内径大于所述第一凹槽26沿所述第一方向D1上的内径，所述第二凹槽30在所述第二方向D2上的内径也大于所述第一凹槽26沿所述第二方向D2上的内径。当沿所述第一方向D1和所述第二方向D2扩大所述初始第二凹槽28的尺寸，应使得所述第二凹槽30沿所述第二方向D2上的内径小于所述间隙221沿所述第二方向D2上的宽度。
步骤S13，填充所述凹槽，形成具有空气隙32的填充层31，所述空气隙32至少位于所述第二凹槽30内，如图2M和图2N所示，图2M是图2N沿CD方向的截面示意图。
可选的，形成具有空气隙32的填充层31的具体步骤包括：
去除所述保护层27和所述介质层23；
沉积绝缘材料于所述凹槽内，形成所述第二凹槽30内具有空气隙32的填充层31。
具体来说，去除所述保护层27和所述介质层23之后，可以采用原子层沉积工艺填充所述凹槽。利用原子层沉积工艺具有随形沉积的特点，采用原子层沉积工艺填充所述凹槽时，由于位于上方的所述第一凹槽26的内径R1小于位于下方的所述第二凹槽30的内径R2，因此，在沉积过程中会使得所述第一凹槽26的顶部直接封口，从而在所述凹槽内形成具有所述空气隙32的所述填充层31。所述空气隙32至少存在于所述第二凹槽30内，即至少沿所述第一方向D1平行排布的相邻的两个所述有源区25下方具有所述空气隙32。通过在沿所述第一方向D1平行排布的相邻的两个所述有源区25的下方形成所述空气隙32，能够有效避免沿所述第一方向D1平行排布的相邻所述有源区25之间的电子迁移，减弱行锤击效应。所述填充层31的材料可以为但不限于氧化物材料，例如二氧化硅。当所述填充层31的材料为二氧化硅时，反应气体可以为LTO520(氨基硅烷气体)/O2或N zero/O2。
不仅如此，本具体实施方式还提供了一种半导体结构，附图3A-3B是本发明具体实施方式中半导体结构的示意图。本具体实施方式提供的半导体结构可以采用如图1、图2A-图2N所示的半导体结构的形成方法形成。如图2A-图2N和图3A-图3B所示，所述半导体结构，包括：
衬底20；
凹槽，位于所述衬底20内，包括相互连通的第一凹槽26和位于所述第一凹槽26下方的第二凹槽30，所述第二凹槽30的内径R2大于所述第一凹槽26的内径R1；
有源区25，沿第一方向D1延伸，所述第一凹槽26位于沿所述第一方向D1平行排布且相邻的两个所述有源区25之间，所述第二凹槽30还位于部分所述有源区25下方；
填充层31，填充于所述凹槽内，所述填充层31中具有至少位于所述第二凹槽30内的空气隙32。
可选的，所述第一凹槽26的底面与所述有源区25的底面平齐。
可选的，所述第二凹槽30的高度为所述有源区25高度的1/5～1/4。
可选的，所述第二凹槽30位于沿所述第一方向D1平行排布且相邻的两个所述有源区25的下方。
可选的，多个所述有源区25沿所述第一方向D1和第二方向D2排布形成有源区阵列，所述第二方向D2与所述第一方向D1相交；
所述填充层31还填充满沿所述第二方向D2排布、且相邻的两个所述有源区25之间的间隙221。
可选的，所述空气隙32仅位于所述第二凹槽30内；或者，
所述空气隙32自所述第二凹槽30内延伸至所述第一凹槽26内。
本具体实施方式提供的半导体结构及其形成方法，通过在相邻的有源区之间形成凹槽，且凹槽包括相互连通的第一凹槽和位于所述第一凹槽下方的第二凹槽，且所述第二凹槽还位于部分所述有源区下方，所述第二凹槽的内径大于所述第一凹槽的内径，利用沉积工艺形成至少所述第二凹槽内具有空气隙的填充层，利用空气具有较低介电常数的特点来隔离相邻的所述有源区，阻挡了相邻有源区之间电子的迁移，降低了所述半导体结构工作过程中相邻有源区之间的干扰作用，减轻了行锤击效应的影响，改善了半导体结构的良率及性能可靠性。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (15)
1.一种半导体结构的形成方法，其特征在于，包括如下步骤：
提供衬底；
刻蚀所述衬底，形成多个有源区及多个凹槽，所述凹槽包括相互连通的第一凹槽和第二凹槽，所述有源区沿第一方向延伸，所述第一凹槽位于沿所述第一方向平行排布且相邻的两个所述有源区之间，所述第二凹槽位于所述第一凹槽下方和部分所述有源区下方，且所述第二凹槽的内径大于所述第一凹槽的内径；
填充所述凹槽，形成具有空气隙的填充层，所述空气隙至少位于所述第二凹槽内。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成多个有源区及多个凹槽的具体步骤包括：
形成覆盖所述衬底的掩模层，所述掩模层中具有暴露所述衬底的开口；
沿所述开口刻蚀所述衬底，形成沿所述第一方向延伸的初始有源区；
刻蚀所述初始有源区，形成所述第一凹槽、以及多个沿所述第一方向延伸且沿所述第一方向平行排布的有源区；
沿所述第一凹槽继续刻蚀所述衬底，形成位于所述第一凹槽下方和部分所述有源区下方的所述第二凹槽，且所述第二凹槽的内径大于所述第一凹槽的内径。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，多个所述初始有源区沿第二方向平行排布，相邻的所述初始有源区之间具有间隙，所述第二方向与所述第一方向相交；刻蚀所述初始有源区之前，还包括如下步骤：
沉积介质材料于所述衬底上，形成填充满所述间隙的介质层。
4.根据权利要求3所述的半导体结构的形成方法，其特征在于，形成所述第一凹槽的具体步骤包括：
刻蚀所述初始有源区，形成贯穿所述初始有源区的所述第一凹槽，所述第一凹槽将所述初始有源区分隔为多个沿所述第一方向延伸且沿所述第一方向平行排布的有源区。
5.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述第一凹槽的底面与所述初始有源区的底面平齐。
6.根据权利要求3所述的半导体结构的形成方法，其特征在于，形成位于所述第一凹槽下方和部分所述有源区下方的所述第二凹槽的具体步骤包括：
形成覆盖所述第一凹槽侧壁的保护层；
沿所述第一凹槽继续刻蚀所述衬底，形成位于所述第一凹槽下方的初始第二凹槽；
扩大所述初始第二凹槽的内径，形成内径大于所述第一凹槽的所述第二凹槽。
7.根据权利要求6所述的半导体结构的形成方法，其特征在于，扩大所述初始第二凹槽的内径的具体步骤包括：
采用湿法刻蚀工艺刻蚀所述初始第二凹槽。
8.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述初始第二凹槽的高度为所述有源区高度的1/5～1/4。
9.根据权利要求6所述的半导体结构的形成方法，其特征在于，形成具有空气隙的填充层的具体步骤包括：
去除所述保护层和所述介质层；
沉积绝缘材料于所述凹槽内，形成所述第二凹槽内具有空气隙的填充层。
10.一种半导体结构，其特征在于，包括：
衬底；
凹槽，位于所述衬底内，包括相互连通的第一凹槽和位于所述第一凹槽下方的第二凹槽，所述第二凹槽的内径大于所述第一凹槽的内径；
有源区，沿第一方向延伸，所述第一凹槽位于沿所述第一方向平行排布且相邻的两个所述有源区之间，所述第二凹槽还位于部分所述有源区下方；
填充层，填充于所述凹槽内，所述填充层中具有至少位于所述第二凹槽内的空气隙。
11.根据权利要求10所述的半导体结构，其特征在于，所述第一凹槽的底面与所述有源区的底面平齐。
12.根据权利要求10所述的半导体结构，其特征在于，所述第二凹槽的高度为所述有源区高度的1/5～1/4。
13.根据权利要求10所述的半导体结构，其特征在于，所述第二凹槽位于沿所述第一方向平行排布且相邻的两个所述有源区的下方。
14.根据权利要求13所述的半导体结构，其特征在于，多个所述有源区沿所述第一方向和第二方向排布形成有源区阵列，所述第二方向与所述第一方向相交；
所述填充层还填充满沿所述第二方向排布、且相邻的两个所述有源区之间的间隙。
15.根据权利要求10所述的半导体结构，其特征在于，所述空气隙仅位于所述第二凹槽内；或者，
所述空气隙自所述第二凹槽内延伸至所述第一凹槽内。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111067637.9A CN115810578A (zh) | 2021-09-13 | 2021-09-13 | 半导体结构及其形成方法 |
| PCT/CN2022/070682 WO2023035522A1 (zh) | 2021-09-13 | 2022-01-07 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111067637.9A CN115810578A (zh) | 2021-09-13 | 2021-09-13 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115810578A true CN115810578A (zh) | 2023-03-17 |
Family
ID=85481006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111067637.9A Pending CN115810578A (zh) | 2021-09-13 | 2021-09-13 | 半导体结构及其形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115810578A (zh) |
| WO (1) | WO2023035522A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024098705A1 (zh) * | 2022-11-10 | 2024-05-16 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101965862B1 (ko) * | 2012-08-28 | 2019-04-08 | 에스케이하이닉스 주식회사 | 매립비트라인을 구비한 반도체장치 및 그 제조 방법 |
| CN111564442B (zh) * | 2020-04-10 | 2023-03-17 | 中国科学院微电子研究所 | 半导体结构及制备方法 |
| CN113871343A (zh) * | 2021-09-13 | 2021-12-31 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
-
2021
- 2021-09-13 CN CN202111067637.9A patent/CN115810578A/zh active Pending
-
2022
- 2022-01-07 WO PCT/CN2022/070682 patent/WO2023035522A1/zh active Application Filing
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024098705A1 (zh) * | 2022-11-10 | 2024-05-16 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023035522A1 (zh) | 2023-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100495579B1 (ko) | 메모리 어레이 형성 방법 | |
| US8383482B2 (en) | Three-dimensional semiconductor memory device and method of fabricating the same | |
| WO2023082497A1 (zh) | 半导体器件及其形成方法 | |
| CN109216357B (zh) | 半导体结构及其制作方法 | |
| CN113707612B (zh) | 存储器件及其形成方法 | |
| JP2021536136A (ja) | 新規な３ｄ ｎａｎｄメモリデバイス及びその形成方法 | |
| CN114005791B (zh) | 存储器件及其形成方法 | |
| WO2023035523A1 (zh) | 半导体结构及其形成方法 | |
| CN114420641A (zh) | 半导体结构的形成方法以及半导体结构 | |
| CN113871343A (zh) | 半导体结构及其形成方法 | |
| US20050208727A1 (en) | Method of etching bottle trench and fabricating capacitor with same | |
| CN112397509A (zh) | 电容阵列结构及其形成方法、半导体存储器 | |
| CN112071838A (zh) | 存储器及其形成方法 | |
| CN115810578A (zh) | 半导体结构及其形成方法 | |
| US20230389301A1 (en) | Method of manufacturing semiconductor structure and semiconductor structure | |
| US20030060005A1 (en) | Increased capacitance trench capacitor | |
| CN115377010A (zh) | 半导体结构的形成方法及半导体结构 | |
| CN113871342A (zh) | 半导体结构及其形成方法 | |
| CN115172267A (zh) | 半导体结构及其制备方法 | |
| US20230027276A1 (en) | Semiconductor structure and method for forming same | |
| CN114256417A (zh) | 电容结构及其形成方法 | |
| CN117529105B (zh) | 半导体结构及其形成方法 | |
| CN117529103B (zh) | 半导体结构及其形成方法 | |
| US20220375757A1 (en) | Semiconductor structure and forming method thereof | |
| US11889677B2 (en) | Method for forming capacitor holes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |