CN112397509A - 电容阵列结构及其形成方法、半导体存储器 - Google Patents

Abstract

本发明涉及半导体制造技术领域，尤其涉及一种电容阵列结构及其形成方法、半导体存储器。所述电容阵列结构的形成方法包括如下步骤：提供一衬底，所述衬底上具有堆叠层、贯穿所述堆叠层的电容孔、以及至少覆盖所述堆叠层表面和所述电容孔内壁的下电极层；去除所述堆叠层顶面的所述下电极层，暴露所述堆叠层和所述电容孔；形成覆盖所述堆叠层表面并封闭所述电容孔的掩膜层，所述掩膜层中具有与所述堆叠层对应的开口；沿所述开口去除所述堆叠层，暴露所述衬底。本发明增大了电容器的电容，改善了因光刻对准精度的差异导致的各电容器电容量不一致的问题，从而有效提高了半导体存储器的存储性能。

Description

电容阵列结构及其形成方法、半导体存储器

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种电容阵列结构及其形成方法、半导体存储器。

背景技术

动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。

DRAM以电容器上电荷的形式存储数据，所以需要在几个毫秒的时间间隔内将电容器作规则性的再充电，而电容器的电容越大，存储在DRAM中的数据可被维持的时间越长久。随着半导体器件几何尺寸按照摩尔定律不断缩小，引起DRAM电容器的电容尺寸不断减小，所以半导体工作者不断寻求新的存储电容器结构与制造方法，希望在存储电容器尺寸减小的情况下，仍能维持所需的电容值。

因此，如何增大电容器的电容面积，改善DRAM等半导体存储器的性能，是目前亟待解决的技术问题。

发明内容

本发明提供一种电容阵列结构及其形成方法、半导体存储器，用于解决现有的半导体存储器中电容器的电容值较低的问题，以改善半导体存储器的性能。

为了解决上述问题，本发明提供了一种电容阵列结构的形成方法，包括如下步骤：

提供一衬底，所述衬底上具有堆叠层、贯穿所述堆叠层的电容孔、以及至少覆盖所述堆叠层表面和所述电容孔内壁的下电极层；

去除所述堆叠层顶面的所述下电极层，暴露所述堆叠层和所述电容孔；

形成覆盖所述堆叠层并封闭所述电容孔的掩膜层，所述掩膜层中具有与所述堆叠层对应的开口；

沿所述开口去除所述堆叠层，暴露所述衬底。

可选的，所述堆叠层包括沿垂直于所述衬底的方向交替堆叠的牺牲层和支撑层；所述电容阵列结构的形成方法还包括如下步骤：

提供一衬底，所述衬底中具有多个电容触点；

交替沉积支撑层和牺牲层于所述衬底表面，形成所述堆叠层；

沿垂直于所述衬底的方向刻蚀所述堆叠层，形成暴露所述电容触点的所述电容孔。

可选的，所述堆叠层包括：

第一牺牲层，位于所述衬底表面；

第一支撑层，位于所述第一牺牲层表面；

第二牺牲层，位于所述第一支撑层表面；

第二支撑层，位于所述第二牺牲层表面。

可选的，还包括如下步骤：

沉积导电材料于所述衬底表面，形成至少覆盖所述电容触点、所述电容孔侧壁和所述第二支撑层表面的所述下电极层。

可选的，形成覆盖所述堆叠层并封闭所述电容孔的掩膜层的具体步骤包括：

形成第一绝缘层于所述堆叠层表面，所述第一绝缘层覆盖所述第二支撑层并封闭所述电容孔；

形成第二绝缘层于所述第一绝缘层表面；

形成掩膜层于所述第二绝缘层表面，所述掩膜层中具有与所述第二支撑层对应的开口。

可选的，所述第一绝缘层的材料为有机掩膜材料或者硬掩膜材料，所述的第二绝缘层的材料为氧化物材料或者氮化物材料，且所述第一绝缘层的材料与所述第二绝缘层不同。

可选的，所述第一支撑层与所述的第二支撑层的材料均为氮化硅。

可选的，一个所述开口与四个所述电容孔交叠。

可选的，沿所述开口去除所述堆叠层的具体步骤包括：

沿所述开口刻蚀所述第二绝缘层、所述第一绝缘层和所述第二支撑层，暴露所述第二牺牲层；

去除所述第二牺牲层，暴露所述第一支撑层；

去除所述第一支撑层，暴露所述第一牺牲层；

去除所述第一牺牲层，暴露所述衬底。

可选的，暴露所述衬底之后，还包括如下步骤：

形成电容介质层于所述下电极层表面；

形成上电极层于所述电容介质层表面。

为了解决上述问题，本发明还提供了一种电容阵列结构，包括：

衬底，所述衬底内具有电容触点；

下电极层，突出的位于所述衬底上、且与所述电容触点电连接，所述下电极层围绕形成与所述电容触点对应的电容孔，所述电容孔相对两侧的高度相等。

可选的，还包括：

第一支撑层，位于所述衬底上，用于支撑所述下电极层；

第二支撑层，沿垂直于所述衬底的方向位于所述第一支撑层上方，用于支撑所述下电极层；

所述电容孔的高度与所述第二支撑层的顶面的高度相同。

可选的，还包括：

电容介质层，覆盖于所述下电极层和所述第二支撑层表面；

上电极层，覆盖于所述电容介质层表面，并填充满所述电容孔。

可选的，所述上电极层与所述下电极层的材料均为氮化钛，所述第二支撑层的材料为氮化硅。

为了解决上述问题，本发明还提供了一种半导体存储器，包括：

衬底，所述衬底内具有晶体管以及位于所述晶体管漏极上的电容触点；

下电极层，突出的位于所述衬底上、且与所述电容触点电连接，所述下电极层围绕形成与所述电容触点对应的电容孔；

在沿所述晶体管的沟道的宽度方向上，所述电容孔相对两侧的所述下电极层的高度相同。

可选的，还包括：

第一支撑层，位于所述衬底上，用于支撑所述下电极层；

第二支撑层，沿垂直于所述衬底的方向位于所述第一支撑层上方，用于支撑所述下电极层；

所述电容孔的高度与所述第二支撑层的顶面的高度相同。

可选的，还包括：

电容介质层，覆盖于所述下电极层和所述第二支撑层表面；

上电极层，覆盖于所述电容介质层表面，并填充满所述电容孔。

可选的，所述上电极层与所述下电极层的材料均为氮化钛，所述第二支撑层的材料为氮化硅。

本发明提供的电容阵列结构及其形成方法、半导体存储器，在对相邻电容孔之间的堆叠层刻蚀之前，去除了覆盖于堆叠层顶表面的下电极层，使得在进行相邻电容孔之间的所述堆叠层刻蚀过程中，一方面，减少了下电极面积的损耗，从而增大了电容器的电容；另一方面，减少了光刻过程中，因光刻对准精度的差异导致的各电容器电容量不一致的问题，从而有效改善了半导体存储器的存储性能。

附图说明

附图1是本发明具体实施方式中电容阵列结构的形成方法流程图；

附图2A-图2K是本发明具体实施方式中在形成电容阵列结构的过程中主要的工艺截面示意图。

具体实施方式

下面结合附图对本发明提供的电容阵列结构及其形成方法、半导体存储器的具体实施方式做详细说明。

当前制造电容阵列结构的步骤为：首先，在沉积覆盖堆叠层、电容孔内壁并封闭所述电容孔的下电极层之后，直接于所述下电极层表面沉积绝缘层和图案化的掩膜层；然后，根据所述掩膜层对所述绝缘层、下电极层、顶层支撑层和上牺牲层进行刻蚀，暴露中间支撑层；接着，刻蚀绝缘层、中间支撑层和下电极层层，打开所述电容孔，去除所述中间支撑层和所述绝缘层，暴露下牺牲层；最后，去除所述下牺牲层，暴露衬底。在上述步骤中，由于在打开中间支撑层的过程中，需要对所述下电极层再次进行刻蚀，一方面，会导致电容面积的减少，使得最终生成的电容器中电容孔相对两侧的下电极高度不一致(一般来说，电容孔中远离顶部支撑层一侧的下电极层的高度小于所述顶部支撑层的高度)，即整个所述下电极层的顶部呈现高低起伏的状态；另一方面，由于掩膜层中对准精度的差异，电容阵列中各电容器中下电极层损耗的面积不同，导致最终形成的电容阵列结构中，各电容器的电容量不一致，严重影响半导体存储器性能的稳定性。

为了减少刻蚀过程中对电容器面积的损耗，增大电容器的电容，进而改善半导体存储器的性能，本具体实施方式提供了一种电容阵列结构的形成方法，附图1是本发明具体实施方式中电容阵列结构的形成方法流程图，附图2A-图2K是本发明具体实施方式中在形成电容阵列结构的过程中主要的工艺截面示意图。如图1、图2A-图2K所示，本具体实施方式提供的电容阵列结构的形成方法，包括如下步骤：

步骤S11，提供一衬底20，所述衬底20上具有堆叠层22、贯穿所述堆叠层22的电容孔24、以及至少覆盖所述堆叠层22表面和所述电容孔24内壁的下电极层25。

可选的，所述堆叠层22包括沿垂直于所述衬底20的方向交替堆叠的牺牲层和支撑层；所述电容阵列结构的形成方法还包括如下步骤：

提供一衬底20，所述衬底20中具有多个电容触点21；

交替沉积支撑层和牺牲层于所述衬底表面，形成所述堆叠层22；

沿垂直于所述衬底20的方向刻蚀所述堆叠层22，形成暴露所述电容触点21的所述电容孔24，如图2C所示。

具体来说，所述衬底可以为Si衬底、Ge衬底、SiGe衬底、SOI(Silicon OnInsulator，绝缘体上硅)或GOI(Germanium On Insulator，绝缘体上锗)等。在本实施方式中，所述衬底20优选为Si衬底。所述衬底20用于支撑在其上的器件结构。所述堆叠层22中所述支撑层和所述牺牲层的具体数量，本领域技术人员可以根据实际需要设置，所述支撑层的数量可以大于或者等于所述牺牲层的数量，且所述堆叠层22背离所述衬底20的顶层为支撑层。所述牺牲层的材料可优选为与所述支撑层具有不同刻蚀选择比的材料，以便于后续分别对所述支撑层或者所述牺牲层进行刻蚀。例如，所述牺牲层的材料可以为多晶硅材料、硼磷硅玻璃(Boro Phospho Silicate Glass，BPSG)材料或者二氧化硅，所述支撑层的材料为氮化硅。

可选的，所述堆叠层22包括：

第一牺牲层221，位于所述衬底20表面；

第一支撑层222，位于所述第一牺牲层221表面；

第二牺牲层223，位于所述第一支撑层222表面；

第二支撑层224，位于所述第二牺牲层223表面，如图2A所示。

可选的，所述第一支撑层222与所述的第二支撑层224的材料均为氮化硅。

具体来说，所述第二支撑层224为顶层支撑层，所述第一支撑层222为中间支撑层。本领域技术人员还可以根据实际需要在所述牺牲层221与所述衬底20之间设置底层牺牲层。所述第一牺牲层221、所述第一支撑层222、所述第二牺牲层223和所述第二支撑层224均可以采用化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺或者等离子蒸汽沉积工艺形成。

可选的，所述电容阵列结构的形成方法还包括如下步骤：

沉积导电材料于所述衬底20表面，形成至少覆盖所述电容触点21、所述电容孔24侧壁和所述第二支撑层224表面的所述下电极层25，如图2D所示。

具体来说，首先，在所述第二支撑层224的上表面形成光刻胶层23，并在所述光刻胶层23中具有通孔231，所述通孔231用于定义所述电容孔24的位置和形状，如图2B所示；接着，沿所述通孔231刻蚀所述第二支撑层224、所述第二牺牲层223、所述第一支撑层222和所述第一牺牲层221，形成暴露所述衬底20中电容触点21的所述电容孔24，如图2C所示；然后，沉积导电材料于如图2C所示的结构表面，形成所述下电极层25，所述下电极层25至少覆盖所述电容孔24的侧壁和底壁(即与所述电容触点21直接接触)、所述第二支撑层224的表面。由于所述电容孔24通常具有较高的深宽比，例如深宽比大于25:1，在沉积形成所述下电极层25的过程中，所述电容孔24的顶部比底部更容易接触沉积气体，因此，形成的所述下电极层25可能封闭所述电容孔，即位于相邻所述第二支撑层224表面的所述下电极层25相互连接，如图2D所示。所述衬底20中的多个所述电容触点21呈阵列排布，因而刻蚀形成的多个所述电容孔24也呈相同的阵列排布。所述下电极层25的材料可以是但不限于氮化钛(TiN)材料。

步骤S12，去除所述堆叠层22顶面的所述下电极层25，暴露所述堆叠层，如图2E所示。

具体来说，可以以所述第二支撑层224作为刻蚀截止层，采用干法刻蚀工艺刻蚀覆盖于所述第二支撑层224顶面的所述下电极层25，通过控制离子轰击的能量，使得仅去除所述第二支撑层224顶面的所述下电极层25，暴露所述第二支撑层224，而不会对所述电容孔24内壁表面覆盖的所述下电极层25造成损伤。本步骤刻蚀之后，位于所述电容孔24相对两侧的所述下电极层25等高，即所述下电极层25顶面均与所述第二支撑层224的顶面平齐。当步骤S11中沉积的所述下电极层25封闭了所述电容孔24时，在本步骤中还能打开所述电容孔24。

步骤S13，形成覆盖所述堆叠层22表面并封闭所述电容孔24的掩膜层28，所述掩膜层28中具有与所述堆叠层22对应的开口281，如图2F所示。

可选的，形成覆盖所述堆叠层22表面并封闭所述电容孔24的掩膜层28的具体步骤包括：

形成第一绝缘层26于所述堆叠层22表面，所述第一绝缘层26覆盖所述第二支撑层224并封闭所述电容孔24；

形成第二绝缘层27于所述第一绝缘层26表面；

形成掩膜层28于所述第二绝缘层27表面，所述掩膜层28中具有与所述第二支撑层224对应的开口281。

本步骤中，可以通过控制形成所述第一绝缘层26时的沉积气体流量(例如增大气体流量)，使得所述第一绝缘层26封闭所述电容孔24。本领域技术人员可以根据实际需要选择所述第一绝缘层26和所述第二绝缘层27的材料。所述第一绝缘层26的材料为有机掩膜材料(例如含碳有机材料)或者硬掩膜材料(例如氮氧化硅、氧化硅、碳化硅或者氮化硅)，所述的第二绝缘层27的材料为氧化物材料(例如二氧化硅)或者氮化物材料。所述第一绝缘层26的材料与所述第二绝缘层27不同。优选的，所述第一绝缘层26与所述第二绝缘层27之间具有较高的刻蚀选择比。

所述开口281与所述堆叠层22中残留的所述第二支撑层224的位置、形状对应。可选的，一个所述开口281与三个所述电容孔24交叠，如图2G所示。

在其他具体实施方式中，还可以根据所述电容孔24的具体排布方式，使得一个所述开口281仅与一个所述电容孔对应；或者，一个所述开口281与四个以上的所述电容孔交叠。

步骤S14，沿所述开口281去除所述堆叠层22，暴露所述衬底20，如图2J所示。

可选的，沿所述开口281去除所述堆叠层22的具体步骤包括：

沿所述开口281刻蚀所述第二绝缘层27、所述第一绝缘层26和所述第二支撑层224，暴露所述第二牺牲层223；

去除所述第二牺牲层223，暴露所述第一支撑层222；

去除所述第一支撑层222，暴露所述第一牺牲层221；

去除所述第一牺牲层221，暴露所述衬底20。

具体来说，首先，沿所述开口281刻蚀所述第二绝缘层27、所述第一绝缘26、以及所述第二支撑层224，暴露所述牺牲层223。然后，采用酸性刻蚀液去除所述第二牺牲层223，于所述堆叠层22中形成暴露所述第一支撑层222的间隙29，并去除所述掩膜层28、刻蚀掉所述第二绝缘层27，在所述衬底20上仅保留所述第一绝缘层26，如图2H所示。之后，对所述第一支撑层222和所述第一绝缘层26分别进行刻蚀，暴露所述第一牺牲层221，由于本步骤中无需对所述下电极层25进行刻蚀，所以所述下电极层25的面积不会被损耗，形成如图2I所示的结构。接着，采用酸性刻蚀液去除所述第一牺牲层221，使得所述间隙29延伸至所述衬底20表面，如图2J所示。

可选的，暴露所述衬底20之后，所述电容阵列结构的形成方法还包括如下步骤：

形成电容介质层30于所述下电极层25表面；

形成上电极层31于所述电容介质层30表面，如图2K所示。

其中，所述电容介质层30的材料可以是但不限于氧化铬；所述上电极层31的材料可以是但不限于所述氮化钛。所述上电极层31填充满所述电容孔24和所述间隙29。

不仅如此，本具体实施方式还提供了一种电容阵列结构。本具体实施方式提供的电容阵列结构可参见图2K，所述电容阵列结构可采用如图1、图2A-图2K所示的方法形成。如图1、图2A-图2K所示，本具体实施方式提供的电容阵列结构，包括：

衬底20，所述衬底内具有电容触点21；

下电极层25，突出的位于所述衬底20上、且与所述电容触点21电连接，所述下电极层25围绕形成与所述电容触点21对应的电容孔24，所述电容孔24相对两侧的高度相等。

可选的，所述电容阵列结构还包括：

第一支撑层222，位于所述衬底20上，用于支撑所述下电极层25；

第二支撑层224，沿垂直于所述衬底20的方向位于所述第一支撑层222上方，用于支撑所述下电极层25；

所述电容孔24的高度与所述第二支撑层224的顶面的高度相同。

可选的，所述电容阵列结构还包括：

电容介质层30，覆盖于所述下电极层25和所述第二支撑层224表面；

上电极层31，覆盖于所述电容介质层30表面，并填充满所述电容孔24。

可选的，所述上电极层31与所述下电极层25的材料均为氮化钛，所述第二支撑224层的材料为氮化硅。

不仅如此，本具体实施方式还提供了一种半导体存储器。本具体实施方式提供的半导体存储器的结构可参见图2K，所述电容阵列结构可采用如图1、图2A-图2K所示的方法形成。本具体实施方式所述的半导体存储器可以是但不限于DRAM。本具体实施方式中所述的半导体存储器可以是但不限于DRAM。如图1、图2A-图2K所示，本具体实施方式提供的半导体存储器，包括：

衬底20，所述衬底20内具有晶体管以及位于所述晶体管漏极上的电容触点21；

下电极层25，突出的位于所述衬底20上、且与所述电容触点21电连接，所述下电极层25围绕形成与所述电容触点21对应的电容孔24；

在沿所述晶体管的沟道的宽度方向上，所述电容孔24相对两侧的所述下电极层25的高度相同。

在如图2K所示的结构中，所述晶体管的沟道的宽度方向是指X轴方向。

可选的，所述半导体存储器还包括：

第一支撑层222，位于所述衬底20上，用于支撑所述下电极层25；

第二支撑层224，沿垂直于所述衬底20的方向位于所述第一支撑层222上方，用于支撑所述下电极层25；

所述电容孔24的高度与所述第二支撑层224的顶面的高度相同。

可选的，所述半导体存储器还包括：

电容介质层30，覆盖于所述下电极层25和所述第二支撑层224表面；

上电极层31，覆盖于所述电容介质层30表面，并填充满所述电容孔24。

可选的，所述上电极层31与所述下电极层25的材料均为氮化钛，所述第二支撑层224的材料为氮化硅。

本具体实施方式提供的电容阵列结构及其形成方法、半导体存储器，在对相邻电容孔之间的堆叠层刻蚀之前，去除了覆盖于堆叠层顶表面的下电极层，使得在进行相邻电容孔之间的所述堆叠层刻蚀过程中，一方面，减少了下电极面积的损耗，从而增大了电容器的电容；另一方面，减少了光刻过程中，因光刻对准精度的差异导致的各电容器电容量不一致的问题，从而有效改善了半导体存储器的存储性能。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (18)

1.一种电容阵列结构的形成方法，其特征在于，包括如下步骤：

提供一衬底，所述衬底上具有堆叠层、贯穿所述堆叠层的电容孔、以及至少覆盖所述堆叠层表面和所述电容孔内壁的下电极层；

去除所述堆叠层顶面的所述下电极层，暴露所述堆叠层；

形成覆盖所述堆叠层表面并封闭所述电容孔的掩膜层，所述掩膜层中具有与所述堆叠层对应的开口；

沿所述开口去除所述堆叠层，暴露所述衬底。

2.根据权利要求1所述的电容阵列结构的形成方法，其特征在于，所述堆叠层包括沿垂直于所述衬底的方向交替堆叠的牺牲层和支撑层；所述电容阵列结构的形成方法还包括如下步骤：

提供一衬底，所述衬底中具有多个电容触点；

交替沉积支撑层和牺牲层于所述衬底表面，形成所述堆叠层；

沿垂直于所述衬底的方向刻蚀所述堆叠层，形成暴露所述电容触点的所述电容孔。

3.根据权利要求2所述的电容阵列结构的形成方法，其特征在于，所述堆叠层包括：

第一牺牲层，位于所述衬底表面；

第一支撑层，位于所述第一牺牲层表面；

第二牺牲层，位于所述第一支撑层表面；

第二支撑层，位于所述第二牺牲层表面。

4.根据权利要求3所述的电容阵列结构的形成方法，其特征在于，还包括如下步骤：

沉积导电材料于所述衬底表面，形成至少覆盖所述电容触点、所述电容孔侧壁和所述第二支撑层表面的所述下电极层。

5.根据权利要求4所述的电容阵列结构的形成方法，其特征在于，形成覆盖所述堆叠层并封闭所述电容孔的掩膜层的具体步骤包括：

形成第一绝缘层于所述堆叠层表面，所述第一绝缘层覆盖所述第二支撑层并封闭所述电容孔；

形成第二绝缘层于所述第一绝缘层表面；

形成掩膜层于所述第二绝缘层表面，所述掩膜层中具有与所述第二支撑层对应的开口。

6.根据权利要求5所述的电容阵列结构的形成方法，其特征在于，所述第一绝缘层的材料为有机掩膜材料或者硬掩膜材料，所述的第二绝缘层的材料为氧化物材料或者氮化物材料，且所述第一绝缘层的材料与所述第二绝缘层不同。

7.根据权利要求6所述的电容阵列结构的形成方法，其特征在于，所述第一支撑层与所述的第二支撑层的材料均为氮化硅。

8.根据权利要求5所述的电容阵列结构的形成方法，其特征在于，一个所述开口与三个所述电容孔交叠。

9.根据权利要求5所述的电容阵列结构的形成方法，其特征在于，沿所述开口去除所述堆叠层的具体步骤包括：

沿所述开口刻蚀所述第二绝缘层、所述第一绝缘层和所述第二支撑层，暴露所述第二牺牲层；

去除所述第二牺牲层，暴露所述第一支撑层；

去除所述第一支撑层，暴露所述第一牺牲层；

去除所述第一牺牲层，暴露所述衬底。

10.根据权利要求1所述的电容阵列结构的形成方法，其特征在于，暴露所述衬底之后，还包括如下步骤：

形成电容介质层于所述下电极层表面；

形成上电极层于所述电容介质层表面。

11.一种电容阵列结构，其特征在于，包括：

衬底，所述衬底内具有电容触点；

下电极层，突出的位于所述衬底上、且与所述电容触点电连接，所述下电极层围绕形成与所述电容触点对应的电容孔，所述电容孔相对两侧的高度相等。

12.根据权利要求11所述的电容阵列结构，其特征在于，还包括：

第一支撑层，位于所述衬底上，用于支撑所述下电极层；

第二支撑层，沿垂直于所述衬底的方向位于所述第一支撑层上方，用于支撑所述下电极层；

所述电容孔的高度与所述第二支撑层的顶面的高度相同。

13.根据权利要求11所述的电容阵列结构，其特征在于，还包括：

电容介质层，覆盖于所述下电极层和所述第二支撑层表面；

上电极层，覆盖于所述电容介质层表面，并填充满所述电容孔。

14.根据权利要求13所述的电容阵列结构，其特征在于，所述上电极层与所述下电极层的材料均为氮化钛，所述第二支撑层的材料为氮化硅。

15.一种半导体存储器，其特征在于，包括：

衬底，所述衬底内具有晶体管以及位于所述晶体管漏极上的电容触点；

下电极层，突出的位于所述衬底上、且与所述电容触点电连接，所述下电极层围绕形成与所述电容触点对应的电容孔；

在沿所述晶体管的沟道的宽度方向上，所述电容孔相对两侧的所述下电极层的高度相同。

16.根据权利要求15所述的电容阵列结构，其特征在于，还包括：

第一支撑层，位于所述衬底上，用于支撑所述下电极层；

第二支撑层，沿垂直于所述衬底的方向位于所述第一支撑层上方，用于支撑所述下电极层；

所述电容孔的高度与所述第二支撑层的顶面的高度相同。

17.根据权利要求15所述的电容阵列结构，其特征在于，还包括：

电容介质层，覆盖于所述下电极层和所述第二支撑层表面；

上电极层，覆盖于所述电容介质层表面，并填充满所述电容孔。

18.根据权利要求17所述的电容阵列结构，其特征在于，所述上电极层与所述下电极层的材料均为氮化钛，所述第二支撑层的材料为氮化硅。

Images