CN115020408A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN115020408A CN115020408A CN202110244158.3A CN202110244158A CN115020408A CN 115020408 A CN115020408 A CN 115020408A CN 202110244158 A CN202110244158 A CN 202110244158A CN 115020408 A CN115020408 A CN 115020408A
- Authority
- CN
- China
- Prior art keywords
- layer
- lower electrode
- substrate
- forming
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 239000010410 layer Substances 0.000 claims abstract description 334
- 239000003990 capacitor Substances 0.000 claims abstract description 83
- 239000000758 substrate Substances 0.000 claims abstract description 78
- 238000005530 etching Methods 0.000 claims abstract description 67
- 239000011241 protective layer Substances 0.000 claims abstract description 61
- 230000000149 penetrating effect Effects 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 33
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- 238000011065 in-situ storage Methods 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 abstract description 2
- 230000007547 defect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。所述半导体结构的形成方法包括如下步骤：形成基底，所述基底包括衬底、位于所述衬底内的电容触点、位于所述衬底表面的叠层结构、贯穿所述叠层结构并暴露所述电容触点的电容孔、以及覆盖于所述电容孔内壁的下电极层，所述叠层结构包括多个支撑层和至少一个牺牲层，所述牺牲层与所述支撑层沿垂直于所述衬底的方向交替堆叠；形成覆盖于所述下电极层表面的保护层；刻蚀部分所述支撑层，暴露所述牺牲层；去除所有的所述牺牲层和所有的所述保护层，暴露所述下电极层。本发明避免了在打开支撑层的过程中对下电极层的损伤，确保了下电极层性能的稳定性。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体结构，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启与关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
现有的DRAM中的电容器的制造工艺，通常是在形成多个支撑层和牺牲层交替堆叠的叠层结构之后，刻蚀所述叠层结构，形成电容孔。之后，于所述电容孔内形成下电极。接着，通过刻蚀工艺打开位于所述叠层结构中部的所述支撑层，以去除所述叠层结构中的牺牲层。但是，当前通过刻蚀工艺打开位于所述叠层结构中部的所述支撑层的过程中，极易对下电极层造成损伤，使得下电极中出现开口。最终导致DRAM器件的可靠性变差，严重时甚至导致DRAM器件的失效，造成产品报废。
因此，如何避免在打开叠层结构中部的支撑层时对下电极造成损伤，确保下电极形貌的完整性，从而确保最终产品的性能可靠性，是当前亟待解决的技术问题。
发明内容
本发明提供一种半导体结构及其形成方法，用于解决现有技术在形成电容器的过程中易对下电极造成损伤的问题，以确保产品性能可靠性。
为了解决上述问题，本发明提供了一种半导体结构的形成方法，包括如下步骤：
形成基底，所述基底包括衬底、位于所述衬底内的电容触点、位于所述衬底表面的叠层结构、贯穿所述叠层结构并暴露所述电容触点的电容孔、以及覆盖于所述电容孔内壁的下电极层，所述叠层结构包括多个支撑层和至少一个牺牲层，所述牺牲层与所述支撑层沿垂直于所述衬底的方向交替堆叠；
形成覆盖于所述下电极层表面的保护层；
刻蚀部分所述支撑层，暴露所述牺牲层；
去除所有的所述牺牲层和所有的所述保护层，暴露所述下电极层。
可选的，形成基底的具体步骤包括：
提供衬底，所述衬底内具有多个电容触点；
形成叠层结构于所述衬底表面，所述叠层结构包括沿垂直于所述衬底的方向依次叠置的第一支撑层、第一牺牲层、第二支撑层、第二牺牲层和第三支撑层；
刻蚀所述叠层结构，形成沿垂直于所述衬底的方向贯穿所述叠层结构、并暴露所述电容触点的电容孔；
形成覆盖于所述电容孔内壁的下电极层。
可选的，形成覆盖于所述电容孔内壁的下电极层之后，还包括如下步骤：
刻蚀部分所述第三支撑层，暴露所述第二牺牲层；
去除所述第二牺牲层，暴露部分的所述第二支撑层。
可选的，形成覆盖于所述下电极层表面的保护层的具体步骤包括：
沉积保护材料于所述下电极层、残留的所述第三支撑层和暴露的所述第二支撑层表面，形成所述保护层。
可选的，形成覆盖于所述下电极层表面的保护层的具体步骤还包括：
采用原位原子层沉积工艺形成所述保护层。
可选的，刻蚀部分所述支撑层的具体步骤包括：
刻蚀位于相邻所述电容孔之间的所述保护层，暴露部分的所述第二支撑层。
可选的，刻蚀位于相邻所述电容孔之间的所述保护层的具体步骤包括：
沿垂直于所述衬底的方向刻蚀位于相邻所述电容孔之间的所述保护层。
可选的，暴露部分的所述第二支撑层之后，还包括如下步骤：
沿垂直于所述衬底的方向刻蚀所述第二支撑层，暴露所述第一牺牲层。
可选的，沿垂直于所述衬底的方向刻蚀所述第二支撑层的具体步骤包括：
沿垂直于所述衬底的方向刻蚀所述第二支撑层，于所述第二支撑层中形成暴露所述第一牺牲层的刻蚀窗口，所述刻蚀窗口的侧壁残留所述第二支撑层。
可选的，所述保护层的材料与所述第一牺牲层的材料相同；去除所有的所述牺牲层和所有的所述保护层的具体步骤包括：
同步去除所述第一牺牲层和所述保护层。
可选的，所述保护层的材料与所述第一牺牲层的材料不同；去除所有的所述牺牲层和所有的所述保护层的具体步骤包括：
去除所述第一牺牲层，暴露所述第一支撑层；
去除所述保护层，暴露所述下电极层。
可选的，所述保护层与所述支撑层之间的刻蚀选择比大于3。
可选的，所述保护层的材料为氧化物材料，所述支撑层的材料为氮化物材料。
可选的，在沿所述电容孔的径向方向上，所述保护层的厚度小于所述电容孔直径的1/2。
可选的，暴露所述下电极层之后，还包括如下步骤：
形成覆盖于所述下电极层表面的电介质层；
形成覆盖于所述电介质层表面的上电极层。
为了解决上述问题，本发明还提供了一种半导体结构，包括：
衬底，所述衬底内部具有多个电容触点；
叠层结构，位于所述衬底表面，所述叠层结构包括多个沿垂直于所述衬底的方向叠置的支撑层；
电容孔，沿垂直于所述衬底的方向贯穿所述叠层结构，多个所述电容孔一一暴露多个所述电容触点；
下电极层，多个所述下电极层一一覆盖于多个所述电容孔的内壁，至少两个相邻的所述下电极层之间的具有刻蚀窗口，所述刻蚀窗口的侧壁具有与所述下电极层连接的部分所述支撑层，所述刻蚀窗口与相邻的两个所述下电极层之间的间隙区域连通。
可选的，所述叠层结构包括：
第一支撑层，位于所述衬底表面；
第二支撑层，位于所述第一支撑层上方；
第三支撑层，位于所述第二支撑层上方。
可选的，所述刻蚀窗口位于所述第二支撑层中，所述刻蚀窗口的侧壁具有与所述下电极层连接的部分所述第二支撑层。
可选的，在沿所述电容孔的径向方向上，位于所述刻蚀窗口侧壁的所述第二支撑层的厚度小于所述电容孔直径的1/2。
可选的，还包括：
电介质层，覆盖于所述下电极层和所述叠层结构表面；
上电极层，覆盖于所述电介质层表面。
本发明提供的半导体结构及其形成方法，在打开叠层结构中的支撑层之前，在已经形成的下电极层表面覆盖有保护层，从而避免了在打开支撑层的过程中对下电极层的损伤，避免了在下电极层中产生缺陷，确保了下电极层性能的稳定性，提高了半导体结构的可靠性。
附图说明
附图1是本发明具体实施方式中半导体结构的形成方法流程图；
附图2A-2H是本发明具体实施方式在形成半导体结构的过程中主要的工艺截面示意图。
具体实施方式
下面结合附图对本发明提供的半导体结构及其形成方法的具体实施方式做详细说明。
本具体实施方式提供了一种半导体结构的形成方法，附图1是本发明具体实施方式中半导体结构的形成方法流程图，附图2A-2H是本发明具体实施方式在形成半导体结构的过程中主要的工艺截面示意图。如图1、图2A-图2H所示，本具体实施方式提供的半导体结构的形成方法，包括如下步骤：
步骤S11，形成基底，所述基底包括衬底20、位于所述衬底20内的电容触点201、位于所述衬底20表面的叠层结构21、贯穿所述叠层结构21并暴露所述电容触点201的电容孔22、以及覆盖于所述电容孔22内壁的下电极层23，所述叠层结构21包括多个支撑层和至少一个牺牲层，所述牺牲层与所述支撑层沿垂直于所述衬底20的方向交替堆叠，如图2B、图2C和图2D所示。
具体来说，所述衬底20可以是但不限于硅衬底或者多晶硅衬底，本具体实施方式中以所述衬底20为硅衬底为例进行说明，所述衬底20用于支撑在其上的器件结构。在其他示例中，所述衬底20可以为氮化镓、砷化镓、碳化镓、碳化硅或SOI等半导体衬底。所述衬底20可以为单层衬底，也可以为由多个半导体层叠置构成的多层衬底，本领域技术人员可以根据实际需要进行选择。所述衬底20内部具有呈阵列排布的多个有源区，多个所述电容触点201电连接至多个所述有源区。
可选的，形成基底的具体步骤包括：
提供衬底20，所述衬底20内具有多个电容触点201；
形成叠层结构21于所述衬底20表面，所述叠层结构21包括沿垂直于所述衬底20的方向依次叠置的第一支撑层211、第一牺牲层212、第二支撑层213、第二牺牲层214和第三支撑层215，如图2A所示；
刻蚀所述叠层结构21，形成沿垂直于所述衬底20的方向贯穿所述叠层结构21、并暴露所述电容触点201的电容孔22，如图2B所示；
形成覆盖于所述电容孔22内壁的下电极层23，如图2C所示。
具体来说，采用化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺依次沉积所述第一支撑层211、所述第一牺牲层212、所述第二支撑层213、所述第二牺牲层214和所述第三支撑层215于所述衬底20表面，形成由支撑层和牺牲层交替叠置构成的所述叠层结构21。本具体实施方式是以所述叠层结构21包括三层支撑层和两层牺牲层为例进行说明，本领域技术人员可以根据实际需要设置支撑层和牺牲层交替堆叠的层数。所述第一支撑层211、所述第二支撑层213和所述第三支撑层215的材料可以相同，例如均为氮化物材料(例如氮化硅)。所述第一牺牲层212与所述第二牺牲层214的材料也可以相同，例如均为氧化物材料(例如氧化硅)。
之后，刻蚀所述叠层结构21，形成多个沿垂直于所述衬底20的方向贯穿所述叠层结构21、并暴露所述电容触点201的电容孔22。接着，沉积TiN等导电材料于所述电容孔22的内壁和所述第三支撑层215的顶面(即所述第三支撑层215背离所述衬底20的表面)，形成所述下电极层23，所述下电极层23的底面与所述电容触点201接触连接。
可选的，形成覆盖于所述电容孔22内壁的下电极层23之后，还包括如下步骤：
刻蚀部分所述第三支撑层215，暴露所述第二牺牲层214；
去除所述第二牺牲层214，暴露部分的所述第二支撑层213。
具体来说，在形成覆盖所述电容孔22的内壁和所述第三支撑层215的顶面的所述下电极层23之后，去除覆盖于所述第三支撑层215的顶面的所述下电极层23。之后，形成光阻层于所述第三支撑层215表面，且所述光阻层中具有暴露所述第三支撑层215的开口，一个所述开口与一个或者两个以上的所述电容孔22交叠。之后，沿所述开口刻蚀部分的所述第三支撑层215，暴露所述第二牺牲层214。接着，采用湿法刻蚀等工艺去除所有的所述第二牺牲层214，暴露所述第二支撑层213，形成如图2D所示的结构。
步骤S12，形成覆盖于所述下电极层23表面的保护层25，如图2E所示。
可选的，形成覆盖于所述下电极层23表面的保护层25的具体步骤包括：
沉积保护材料于所述下电极层23、残留的所述第三支撑层215和暴露的所述第二支撑层213表面，形成所述保护层25。
可选的，形成覆盖于所述下电极层23表面的保护层25的具体步骤还包括：
采用原位原子层沉积工艺形成所述保护层25。
具体来说，在形成如图2D所示的结构之后，采用原位原子层沉积工艺沉积保护材料于所述下电极层23、残留的所述第三支撑层215和暴露的所述第二支撑层213表面，形成所述保护层25。所述保护层25将所述下电极层23暴露的表面包裹，一方面，能够对具有较高高度、且较低厚度的所述下电极层23进行支撑，避免所述下电极层23在后续工艺中倾斜或者坍塌；另一方面，将所述下电极层23与后续用于刻蚀所述第二支撑层213的刻蚀剂分隔，避免了所述下电极层23在打开所述第二支撑层213的过程中遭受损伤，确保了所述下电极层23形貌的完整性，避免了在所述下电极层23中产生缺陷。
本具体实施方式采用原位原子层沉积工艺形成所述保护层25，能够确保所形成的所述保护层25的致密度较高、且厚度均匀性较佳，进一步提高了所述保护层25对所述下电极层23的保护作用。本领域技术人员还可以根据实际需要选择其他的方式形成所述保护层25。
步骤S13，刻蚀部分所述支撑层，暴露所述牺牲层。
可选的，刻蚀部分所述支撑层的具体步骤包括：
刻蚀位于相邻所述电容孔22之间的所述保护层25，暴露部分的所述第二支撑层213。
可选的，刻蚀位于相邻所述电容孔22之间的所述保护层25的具体步骤包括：
沿垂直于所述衬底20的方向刻蚀位于相邻所述电容孔22之间的所述保护层25。
可选的，暴露部分的所述第二支撑层213之后，还包括如下步骤：
沿垂直于所述衬底20的方向刻蚀所述第二支撑层213，暴露所述第一牺牲层212。
具体来说，在形成所述保护层25之后，沿垂直于所述衬底20的方向刻蚀位于相邻所述电容孔22之间间隙区域24中的所述保护层25和所述第二支撑层213，具体的，刻蚀所述间隙区域24底部的所述保护层25和所述第二支撑层213，暴露所述第一牺牲层212。其中，对所述间隙区域24底部的所述保护层25和所述第二支撑层213可以采用合适的刻蚀试剂同步刻蚀；或者，也可以分步刻蚀，即第一次刻蚀打开所述保护层25、第二次刻蚀打开所述第二支撑层213。本具体实施方式采用方向性刻蚀方式，即沿垂直于所述衬底20的方向直接轰击所述保护层25和所述第二支撑层213，避免对侧面的所述保护层25造成损伤，从而进一步提高了对所述下电极层23的保护效果。
可选的，沿垂直于所述衬底20的方向刻蚀所述第二支撑层213的具体步骤包括：
沿垂直于所述衬底20的方向刻蚀所述第二支撑层213，于所述第二支撑层213中形成暴露所述第一牺牲层212的刻蚀窗口26，所述刻蚀窗口26的侧壁残留所述第二支撑层213，如图2F所示。
具体来说，在采用方向性刻蚀之后，于所述第二支撑层213中形成暴露所述第一牺牲层212的刻蚀窗口26，所述刻蚀窗口26的侧壁残留所述第二支撑层213，残留的所述第二支撑层213沿所述电容孔22径向方向的厚度小于或者等于所述保护层25沿所述电容孔22径向方向的厚度。所述刻蚀窗口26的侧壁残留所述第二支撑层213能够对所述下电极层23起到支撑作用，后续无需去除。
步骤S14，去除所有的所述牺牲层和所有的所述保护层25，暴露所述下电极层23。
可选的，所述保护层25的材料与所述第一牺牲层212的材料相同；去除所有的所述牺牲层和所有的所述保护层的具体步骤包括：
同步去除所述第一牺牲层212和所述保护层25。
举例来说，所述保护层25的材料与所述第一牺牲层212的材料均为氧化物材料。在暴露所述第一牺牲层212之后，可以通过湿法刻蚀工艺同步去除所述保护层25和所述第一牺牲层212，从而简化所述半导体结构的制造工艺。当所述刻蚀窗口26的侧壁残留有所述第二支撑层213时，同步去除所述第一牺牲层212和所述保护层25之后的结构如图2G所示。本领域技术人员还可以根据实际需要，在去除所述第一牺牲层212和所述保护层25之后，去除所述刻蚀窗口26侧壁残留的所述第二支撑层213，最终得到如图2H所示的结构。
可选的，所述保护层25的材料与所述第一牺牲层212的材料不同；去除所有的所述牺牲层和所有的所述保护层的具体步骤包括：
去除所述第一牺牲层212，暴露所述第一支撑层211；
去除所述保护层25，暴露所述下电极层23。
为了提高所述保护层25对所述下电极层23的保护效果，可选的，所述保护层23与所述支撑层之间的刻蚀选择比大于3。
可选的，所述保护层23的材料为氧化物材料，所述支撑层的材料为氮化物材料。
可选的，在沿所述电容孔22的径向方向上，所述保护层25的厚度小于所述电容孔22直径的1/2。
具体来说，所述保护层25的厚度小于所述电容孔22直径的1/2，即所述保护层25未填充满所述电容孔22，以便于后续能够充分去除所述保护层25，避免所述保护层25在所述电容孔22内部的残留。所述保护层25的厚度还应小于相邻所述电容孔22之间间隙区域24宽度的1/2，即所述保护层25未填充满相邻所述电容孔22之间的所述间隙区域24，以便于后续能够通过方向性刻蚀工艺打开所述第二支撑层213。
可选的，暴露所述下电极层23之后，所述半导体结构的形成方法还包括如下步骤：
形成覆盖于所述下电极层23表面的电介质层；
形成覆盖于所述电介质层表面的上电极层。
具体来说，所述电介质层的材料优选为具有较高介电常数的材料。所述上电极层的材料可以与所述下电极层23的材料相同，例如均为氮化钛。
不仅如此，本具体实施方式还提供了一种半导体结构。本具体实施方式提供的半导体结构可以采用如图1、图2A-图2H所示的半导体结构的形成方法形成，本具体实施方式提供的半导体结构的示意图可参见图2G和图2H。如图2A-图2H所示，本具体实施方式提供的半导体结构，包括：
衬底20，所述衬底20内部具有多个电容触点201；
叠层结构21，位于所述衬底20表面，所述叠层结构21包括多个沿垂直于所述衬底20的方向叠置的支撑层；
电容孔22，沿垂直于所述衬底20的方向贯穿所述叠层结构21，多个所述电容孔22暴露多个所述电容触点201；
下电极层23，多个所述下电极层23覆盖于多个所述电容孔22的内壁，至少两个相邻的所述下电极层23之间的具有刻蚀窗口26，所述刻蚀窗口26的侧壁具有与所述下电极层23连接的部分所述支撑层，所述刻蚀窗口26与相邻的两个所述下电极层23之间的间隙区域24连通。
可选的，所述叠层结构21包括：
第一支撑层211，位于所述衬底20表面；
第二支撑层213，位于所述第一支撑层211上方；
第三支撑层215，位于所述第二支撑层213上方。
可选的，所述刻蚀窗口26位于所述第二支撑层213中，所述刻蚀窗口26的侧壁具有与所述下电极层23连接的部分所述第二支撑层213。
可选的，在沿所述电容孔22的径向方向上，位于所述刻蚀窗口26侧壁的所述第二支撑层213的厚度小于所述电容孔22直径的1/2。
可选的，所述半导体结构还包括：
电介质层，覆盖于所述下电极层23和所述叠层结构21表面；
上电极层，覆盖于所述电介质层表面。
本具体实施方式提供的半导体结构及其形成方法，在打开叠层结构中的支撑层之前，在已经形成的下电极层表面覆盖有保护层，从而避免了在打开支撑层的过程中对下电极层的损伤，避免了在下电极层中产生缺陷，确保了下电极层性能的稳定性，提高了半导体结构的可靠性。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (20)
1.一种半导体结构的形成方法，其特征在于，包括如下步骤：
形成基底，所述基底包括衬底、位于所述衬底内的电容触点、位于所述衬底表面的叠层结构、贯穿所述叠层结构并暴露所述电容触点的电容孔、以及覆盖于所述电容孔内壁的下电极层，所述叠层结构包括多个支撑层和至少一个牺牲层，所述牺牲层与所述支撑层沿垂直于所述衬底的方向交替堆叠；
形成覆盖于所述下电极层表面的保护层；
刻蚀部分所述支撑层，暴露所述牺牲层；
去除所有的所述牺牲层和所有的所述保护层，暴露所述下电极层。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成基底的具体步骤包括：
提供衬底，所述衬底内具有多个电容触点；
形成叠层结构于所述衬底表面，所述叠层结构包括沿垂直于所述衬底的方向依次叠置的第一支撑层、第一牺牲层、第二支撑层、第二牺牲层和第三支撑层；
刻蚀所述叠层结构，形成沿垂直于所述衬底的方向贯穿所述叠层结构、并暴露所述电容触点的电容孔；
形成覆盖于所述电容孔内壁的下电极层。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，形成覆盖于所述电容孔内壁的下电极层之后，还包括如下步骤：
刻蚀部分所述第三支撑层，暴露所述第二牺牲层；
去除所述第二牺牲层，暴露部分的所述第二支撑层。
4.根据权利要求3所述的半导体结构的形成方法，其特征在于，形成覆盖于所述下电极层表面的保护层的具体步骤包括：
沉积保护材料于所述下电极层、残留的所述第三支撑层和暴露的所述第二支撑层表面，形成所述保护层。
5.根据权利要求4所述的半导体结构的形成方法，其特征在于，形成覆盖于所述下电极层表面的保护层的具体步骤还包括：
采用原位原子层沉积工艺形成所述保护层。
6.根据权利要求3所述的半导体结构的形成方法，其特征在于，刻蚀部分所述支撑层的具体步骤包括：
刻蚀位于相邻所述电容孔之间的所述保护层，暴露部分的所述第二支撑层。
7.根据权利要求6所述的半导体结构的形成方法，其特征在于，刻蚀位于相邻所述电容孔之间的所述保护层的具体步骤包括：
沿垂直于所述衬底的方向刻蚀位于相邻所述电容孔之间的所述保护层。
8.根据权利要求6所述的半导体结构的形成方法，其特征在于，暴露部分的所述第二支撑层之后，还包括如下步骤：
沿垂直于所述衬底的方向刻蚀所述第二支撑层，暴露所述第一牺牲层。
9.根据权利要求8所述的半导体结构的形成方法，其特征在于，沿垂直于所述衬底的方向刻蚀所述第二支撑层的具体步骤包括：
沿垂直于所述衬底的方向刻蚀所述第二支撑层，于所述第二支撑层中形成暴露所述第一牺牲层的刻蚀窗口，所述刻蚀窗口的侧壁残留所述第二支撑层。
10.根据权利要求8所述的半导体结构的形成方法，其特征在于，所述保护层的材料与所述第一牺牲层的材料相同；去除所有的所述牺牲层和所有的所述保护层的具体步骤包括：
同步去除所述第一牺牲层和所述保护层。
11.根据权利要求8所述的半导体结构的形成方法，其特征在于，所述保护层的材料与所述第一牺牲层的材料不同；去除所有的所述牺牲层和所有的所述保护层的具体步骤包括：
去除所述第一牺牲层，暴露所述第一支撑层；
去除所述保护层，暴露所述下电极层。
12.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层与所述支撑层之间的刻蚀选择比大于3。
13.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层的材料为氧化物材料，所述支撑层的材料为氮化物材料。
14.根据权利要求1所述的半导体结构的形成方法，其特征在于，在沿所述电容孔的径向方向上，所述保护层的厚度小于所述电容孔直径的1/2。
15.根据权利要求1所述的半导体结构的形成方法，其特征在于，暴露所述下电极层之后，还包括如下步骤：
形成覆盖于所述下电极层表面的电介质层；
形成覆盖于所述电介质层表面的上电极层。
16.一种如权利要求1-15中任一项所述的半导体结构的形成方法形成的半导体结构，其特征在于，包括：
衬底，所述衬底内部具有多个电容触点；
叠层结构，位于所述衬底表面，所述叠层结构包括多个沿垂直于所述衬底的方向叠置的支撑层；
电容孔，沿垂直于所述衬底的方向贯穿所述叠层结构，多个所述电容孔一一暴露多个所述电容触点；
下电极层，多个所述下电极层一一覆盖于多个所述电容孔的内壁，至少两个相邻的所述下电极层之间的具有刻蚀窗口，所述刻蚀窗口的侧壁具有与所述下电极层连接的部分所述支撑层，所述刻蚀窗口与相邻的两个所述下电极层之间的间隙区域连通。
17.根据权利要求16所述的半导体结构，其特征在于，所述叠层结构包括：
第一支撑层，位于所述衬底表面；
第二支撑层，位于所述第一支撑层上方；
第三支撑层，位于所述第二支撑层上方。
18.根据权利要求17所述的半导体结构，其特征在于，所述刻蚀窗口位于所述第二支撑层中，所述刻蚀窗口的侧壁具有与所述下电极层连接的部分所述第二支撑层。
19.根据权利要求18所述的半导体结构，其特征在于，在沿所述电容孔的径向方向上，位于所述刻蚀窗口侧壁的所述第二支撑层的厚度小于所述电容孔直径的1/2。
20.根据权利要求16所述的半导体结构，其特征在于，还包括：
电介质层，覆盖于所述下电极层和所述叠层结构表面；
上电极层，覆盖于所述电介质层表面。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110244158.3A CN115020408B (zh) | 2021-03-05 | 2021-03-05 | 半导体结构及其形成方法 |
| PCT/CN2021/103574 WO2022183642A1 (zh) | 2021-03-05 | 2021-06-30 | 半导体结构及其形成方法 |
| US17/445,609 US20220285481A1 (en) | 2021-03-05 | 2021-08-22 | Semiconductor structure and forming method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110244158.3A CN115020408B (zh) | 2021-03-05 | 2021-03-05 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115020408A true CN115020408A (zh) | 2022-09-06 |
| CN115020408B CN115020408B (zh) | 2024-09-24 |
Family
ID=83064950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110244158.3A Active CN115020408B (zh) | 2021-03-05 | 2021-03-05 | 半导体结构及其形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115020408B (zh) |
| WO (1) | WO2022183642A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117500365A (zh) * | 2023-12-29 | 2024-02-02 | 长鑫新桥存储技术有限公司 | 电容器的制备方法 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120004212A (ko) * | 2010-07-06 | 2012-01-12 | 주식회사 하이닉스반도체 | 캐패시터 제조 방법 |
| JP2012038994A (ja) * | 2010-08-10 | 2012-02-23 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US20130228837A1 (en) * | 2012-03-01 | 2013-09-05 | Elpida Memory, Inc. | Semiconductor device |
| CN103681676A (zh) * | 2012-08-29 | 2014-03-26 | 三星电子株式会社 | 包括用于电极的支撑件的半导体器件及其形成方法 |
| TW201530625A (zh) * | 2014-01-20 | 2015-08-01 | Inotera Memories Inc | 電容器結構之製造方法及半導體裝置 |
| KR20170000894A (ko) * | 2015-06-24 | 2017-01-04 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| CN110676255A (zh) * | 2018-07-02 | 2020-01-10 | 三星电子株式会社 | 半导体存储器件 |
| US20200083317A1 (en) * | 2018-09-07 | 2020-03-12 | United Microelectronics Corp. | Capacitor structure and fabrication method thereof |
| CN111384240A (zh) * | 2018-12-27 | 2020-07-07 | 爱思开海力士有限公司 | 半导体器件及其制造方法 |
| TWI710110B (zh) * | 2019-11-19 | 2020-11-11 | 華邦電子股份有限公司 | 電容器及其製造方法 |
| CN113363216A (zh) * | 2020-03-02 | 2021-09-07 | 长鑫存储技术有限公司 | 电容器及其形成方法、dram存储器及其形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100624696B1 (ko) * | 2004-07-30 | 2006-09-19 | 주식회사 하이닉스반도체 | 반도체 장치의 캐패시터 제조방법 |
| CN110957304B (zh) * | 2018-09-27 | 2024-08-06 | 长鑫存储技术有限公司 | 一种电容器结构及其制造方法 |
-
2021
- 2021-03-05 CN CN202110244158.3A patent/CN115020408B/zh active Active
- 2021-06-30 WO PCT/CN2021/103574 patent/WO2022183642A1/zh active Application Filing
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120004212A (ko) * | 2010-07-06 | 2012-01-12 | 주식회사 하이닉스반도체 | 캐패시터 제조 방법 |
| JP2012038994A (ja) * | 2010-08-10 | 2012-02-23 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US20130228837A1 (en) * | 2012-03-01 | 2013-09-05 | Elpida Memory, Inc. | Semiconductor device |
| CN103681676A (zh) * | 2012-08-29 | 2014-03-26 | 三星电子株式会社 | 包括用于电极的支撑件的半导体器件及其形成方法 |
| TW201530625A (zh) * | 2014-01-20 | 2015-08-01 | Inotera Memories Inc | 電容器結構之製造方法及半導體裝置 |
| KR20170000894A (ko) * | 2015-06-24 | 2017-01-04 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| CN110676255A (zh) * | 2018-07-02 | 2020-01-10 | 三星电子株式会社 | 半导体存储器件 |
| US20200083317A1 (en) * | 2018-09-07 | 2020-03-12 | United Microelectronics Corp. | Capacitor structure and fabrication method thereof |
| CN111384240A (zh) * | 2018-12-27 | 2020-07-07 | 爱思开海力士有限公司 | 半导体器件及其制造方法 |
| TWI710110B (zh) * | 2019-11-19 | 2020-11-11 | 華邦電子股份有限公司 | 電容器及其製造方法 |
| CN113363216A (zh) * | 2020-03-02 | 2021-09-07 | 长鑫存储技术有限公司 | 电容器及其形成方法、dram存储器及其形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117500365A (zh) * | 2023-12-29 | 2024-02-02 | 长鑫新桥存储技术有限公司 | 电容器的制备方法 |
| CN117500365B (zh) * | 2023-12-29 | 2024-05-10 | 长鑫新桥存储技术有限公司 | 电容器的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022183642A1 (zh) | 2022-09-09 |
| CN115020408B (zh) | 2024-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113314669B (zh) | 双面电容结构及其形成方法 | |
| CN113394162B (zh) | 电容阵列结构及其形成方法 | |
| CN112908936B (zh) | 半导体结构及其形成方法 | |
| CN112992775A (zh) | 半导体存储器及其形成方法 | |
| CN113013092B (zh) | 半导体结构的形成方法及半导体结构 | |
| WO2021175154A1 (zh) | 电容器及其形成方法、dram存储器及其形成方法 | |
| US11869930B2 (en) | Method for forming semiconductor structure and semiconductor structure | |
| CN112397509A (zh) | 电容阵列结构及其形成方法、半导体存储器 | |
| WO2021185108A1 (zh) | 双面电容结构及其形成方法 | |
| CN115020408B (zh) | 半导体结构及其形成方法 | |
| CN113594366A (zh) | 电容器的形成方法及半导体器件 | |
| US11894419B2 (en) | Double-sided capacitor and fabrication method thereof | |
| WO2023279508A1 (zh) | 电容阵列结构及其形成方法 | |
| US20220285481A1 (en) | Semiconductor structure and forming method thereof | |
| WO2024152424A1 (zh) | 半导体结构及其形成方法 | |
| CN117042451B (zh) | 半导体结构及其形成方法 | |
| WO2023231196A1 (zh) | 半导体结构及其形成方法 | |
| EP4277448A1 (en) | Memory and method for forming same | |
| CN116056557A (zh) | 半导体结构及其形成方法 | |
| CN117337035A (zh) | 半导体结构及其形成方法 | |
| CN116456717A (zh) | 存储器及其形成方法 | |
| CN116997176A (zh) | 半导体结构及其形成方法 | |
| CN114188280A (zh) | 半导体结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |