CN116056557A - 半导体结构及其形成方法 - Google Patents

Abstract

本公开涉及一种半导体结构及其形成方法。所述半导体结构的形成方法包括如下步骤：提供衬底；于所述衬底的顶面上形成堆叠结构，所述堆叠结构包括沿第一方向交替堆叠的支撑层、牺牲层和支撑层，形成所述牺牲层时产生的衬底弯曲度不大于30μm，所述第一方向垂直于所述衬底的顶面；形成沿所述第一方向贯穿所述堆叠结构的电容孔；形成覆盖所述电容孔内壁的下电极层；去除所述牺牲层；形成覆盖所述下电极层表面的电介质层、以及覆盖所述电介质层表面的上电极层，以形成包括所述下电极层、所述电介质层和所述上电极层的电容器。本公开能够降低电容制程中产生的应力，减少电容发生形变。

Description

半导体结构及其形成方法

技术领域

本公开涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。

为了提高DRAM等半导体结构中电容器的电荷存储容量，在制备电容器的过程中会先形成交替排布的多个支撑层和牺牲层。为了提高电容器的高度，相邻的牺牲层通常采用不同的材料制备，例如位于上层的牺牲层的材料为氧化物材料、位于下层的牺牲层的材料为BPSG(Boro-phospho-silicate Glass，硼磷硅玻璃)材料。但是，随着DRAM等半导体结构尺寸的进一步微缩，BPSG材料和氧化物材料在后续制程中收缩问题较为严重，对电容器的制程工艺产生很大的应力，引起电容器的弯曲，甚至导致电容器之间发生短路，导致电容失效。

因此，如何减少电容器的形变问题，从而改善半导体结构的性能，是当前亟待解决的技术问题。

发明内容

本公开一些实施例提供一种半导体结构及其形成方法，用于减少电容器的形变问题，以改善半导体结构的性能，提高半导体结构的制造良率。

根据一些实施例，本公开提供了一种半导体结构的形成方法，包括如下步骤：

提供衬底；

于所述衬底的顶面上形成堆叠结构，所述堆叠结构包括沿第一方向交替堆叠的支撑层、牺牲层和支撑层，形成所述牺牲层时产生的衬底弯曲度不大于30μm，所述第一方向垂直于所述衬底的顶面；

形成沿所述第一方向贯穿所述堆叠结构的电容孔；

形成覆盖所述电容孔内壁的下电极层；

去除所述牺牲层；

形成覆盖所述下电极层表面的电介质层、以及覆盖所述电介质层表面的上电极层，以形成包括所述下电极层、所述电介质层和所述上电极层的电容器。

在一些实施例中，所述支撑层与所述牺牲层之间的刻蚀选择比大于或者等于800:1。

在一些实施例中，所述支撑层的材料包括碳氮化硅、氮化硅和硼氮化硅中的至少一种；和/或

所述牺牲层的材料包括多晶硅、碳化硅和无定形碳中的至少一种。

在一些实施例中，所述多晶硅为结晶多晶硅，且所述多晶硅的晶粒尺寸大于或者等于100nm。

在一些实施例中，所述牺牲层为结晶多晶硅层，所述结晶多晶硅层的形成方法包括：

沉积多晶硅材料于所述支撑层表面，形成初始牺牲层；

采用预设温度对所述初始牺牲层进行退火处理，形成退火后牺牲层；

对所述退火后牺牲层进行化学机械研磨处理。

在一些实施例中，形成沿所述第一方向贯穿所述堆叠结构的电容孔的步骤包括：

采用多重图案刻蚀工艺刻蚀所述堆叠结构，形成所述电容孔。

在一些实施例中，去除所述牺牲层的步骤包括：

形成沿所述第一方向贯穿所述堆叠结构的刻蚀孔；

沿所述刻蚀孔去除所述牺牲层，暴露所述下电极层的外表面，所述下电极层的外表面是指所述下电极层背离所述电容孔的表面。

在一些实施例中，所述牺牲层的材料为多晶硅；沿所述刻蚀孔去除所述牺牲层的步骤包括：采用湿法刻蚀工艺沿所述刻蚀孔刻蚀掉所述牺牲层。

在一些实施例中，所述湿法刻蚀工艺中采用四甲基氢氧化铵作为刻蚀剂。

在一些实施例中，所述牺牲层的材料为无定型碳；沿所述刻蚀孔去除所述牺牲层的步骤包括：沿所述刻蚀孔采用灰化工艺去除所述牺牲层。

在一些实施例中，所述牺牲层的材料为碳化硅；沿所述刻蚀孔去除所述牺牲层的步骤包括：沿所述刻蚀孔采用灰化工艺或者湿法刻蚀工艺去除所述牺牲层。

在一些实施例中，于所述衬底的顶面上形成堆叠结构的步骤包括：

于所述衬底的顶面上形成第一支撑层；

于所述第一支撑层表面形成第一牺牲层；

于所述第一牺牲层表面形成第二支撑层；

于所述第二支撑层表面形成第二牺牲层；

于所述第二牺牲层表面形成第三支撑层，以形成包括所述第一支撑层、所述第一牺牲层、所述第二支撑层、所述第二牺牲层和所述第三支撑层的所述堆叠结构。

在一些实施例中，所述第一支撑层的材料、所述第二支撑层的材料和所述第三支撑层的材料均相同，所述第一牺牲层的材料与所述第二牺牲层的材料相同，且所述第一支撑层与所述第一牺牲层之间的刻蚀选择比大于或者等于800:1。

在一些实施例中，所述第一支撑层的材料、所述第二支撑层的材料和所述第三支撑层的材料均相同，所述第一牺牲层的材料与所述第二牺牲层的材料不同，且形成所述第一牺牲层和形成所述第二牺牲层时产生的衬底弯曲度均不大于30μm；

所述第一支撑层与所述第一牺牲层之间的刻蚀选择比、以及所述第一支撑层与所述第二牺牲层之间的刻蚀选择比均大于或者等于800:1。

在一些实施例中，所述电容孔的沿所述第一方向的深度与所述电容孔沿第二方向的宽度之间的比值大于或者等于100:1，所述第二方向与所述衬底的顶面平行。

根据另一些实施例，本公开还提供了一种半导体结构，采用如上任一项所述的半导体结构的形成方法形成。

本公开一些实施例提供的半导体结构及其形成方法，通过使得在形成堆叠结构中的牺牲层时产生的衬底弯曲度不大于30μm，从而减少甚至是避免所述牺牲层在所述电容器的制程工艺中发生收缩等形变，进而减少甚至是避免由此造成的衬底发生弯曲等形变的概率，降低电容制程中产生的应力，由此更一步地减少电容器发生形变问题，改善了半导体结构的性能，提高了半导体结构的制造良率。同时，由于电容的形变减少，也能减少相邻电容器之间发生短路的问题。另外，本公开一些实施例将堆叠结构内部牺牲层与支撑层之间的刻蚀选择比设置为大于或者等于800:1，从而使得能够充分去除所述堆叠结构中的所述牺牲层，且不对所述支撑层、以及所述下电极层造成损伤，减少甚至是避免了电容器内下电极层与上电极层之间的短路问题，从而进一步改善了所述半导体结构的制造良率。

附图说明

附图1是本公开具体实施方式中半导体结构的形成方法流程图；

附图2-附图20是本公开具体实施方式在形成半导体结构的过程中主要的工艺截面示意图。

具体实施方式

下面结合附图对本公开提供的半导体结构及其形成方法的具体实施方式做详细说明。

本具体实施方式提供了一种半导体结构的形成方法，附图1是本公开具体实施方式中半导体结构的形成方法流程图，附图2-附图20是本公开具体实施方式在形成半导体结构的过程中主要的工艺截面示意图。如图1-图20所示，所述半导体结构的形成方法，包括如下步骤：

步骤S11，提供衬底20；

步骤S12，于所述衬底20的顶面上形成堆叠结构，所述堆叠结构包括沿第一方向D1交替堆叠的支撑层、牺牲层和支撑层，形成所述牺牲层时产生的衬底弯曲度不大于30μm，所述第一方向D1垂直于所述衬底20的顶面，如图2所示；

步骤S13，形成沿所述第一方向D1贯穿所述堆叠结构的电容孔140，如图14所示；

步骤S14，形成覆盖所述电容孔140内壁的下电极层150，如图15所示；

步骤S15，去除所述牺牲层，如图18所示；

步骤S16，形成覆盖所述下电极层150表面的电介质层190、以及覆盖所述电介质层190表面的上电极层200，以形成包括所述下电极层150、所述电介质层190和所述上电极层200的电容器，如图20所示。

所述衬底弯曲度即晶圆弯曲度(bow)，是指衬底20的表面与标准水平面之间的最大的距离差。本具体实施方式中所述的半导体结构可以是但不限于DRAM，本具体实施方式以所述半导体结构为DRAM为例进行说明。所述衬底20可以是但不限于硅衬底，本具体实施方式以所述衬底20为硅衬底为例进行说明。在其他实施例中，所述衬底20还可以为氮化镓、砷化镓、碳化镓、碳化硅或SOI等半导体衬底。所述衬底20用于支撑在其上方的器件结构。所述衬底20的顶面是指所述衬底20朝向所述电容结构的表面。所述衬底20内包括呈阵列排布的多个有源区，所述有源区中包括位线接触区(图1中未示出)和电容接触区21，所述位线接触区用于与位线电连接，所述电容接触区21用于与电容结构电连接。可以采用化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺在所述衬底20的顶面上沿所述第一方向D1交替沉积支撑层、牺牲层和支撑层，形成所述堆叠结构。本具体实施方式是以所述堆叠结构包括沿所述第一方向D1依次堆叠的所述第一支撑层22、所述第一牺牲层25、所述第二支撑层23、所述第二牺牲层26和所述第三支撑层24为例进行说明。在其他具体实施方式中，本领域技术人员也可以根据实际需要调整支撑层和牺牲层的堆叠层数。

在一些实施例中，所述支撑层与所述牺牲层之间的刻蚀选择比大于或者等于800:1。在一示例中，所述支撑层与所述牺牲层之间的刻蚀选择比为(800:1)～(1200:1)。通过将所述支撑层与所述牺牲层之间的刻蚀选择比大于或者等于800:1，可以确保在去除所述牺牲层的过程中不对所述支撑层造成损伤，以简化对具有高深宽比结构的处理工艺，并实现高深宽比刻蚀。

在一些实施例中，所述支撑层的材料包括碳氮化硅、氮化硅和硼氮化硅中的至少一种。

在一些实施例中，结合前述支撑层与牺牲层之间的刻蚀选择比大于或者等于800:1，通过引入低应力超高刻蚀率牺牲层材料，可以使得形成所述牺牲层时产生的衬底弯曲度不大于30μm，进而能够减少电容发生形变，基于此，所述牺牲层的材料包括多晶硅、碳化硅和无定形碳中的至少一种。

在一些实施例中，所述多晶硅为结晶多晶硅，且所述多晶硅的晶粒尺寸大于或者等于100nm。在一示例中，所述多晶硅的晶粒尺寸为150nm～250nm。

在一些实施例中，所述牺牲层为结晶多晶硅层，所述结晶多晶硅层的形成方法包括：

沉积多晶硅材料于所述支撑层表面，形成初始牺牲层；

采用预设温度对所述初始牺牲层进行退火处理，形成退火后牺牲层；

对所述退火后牺牲层进行化学机械研磨处理。

以下以所述堆叠结构包括沿所述第一方向D1依次堆叠的所述第一支撑层22、所述第一牺牲层25、所述第二支撑层23、所述第二牺牲层26和所述第三支撑层24为例进行说明。举例来说，在采用化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺于所述衬底20的顶面上形成所述第一支撑层22之后，沉积多晶硅材料于所述第一支撑层22的表面，形成初始第一牺牲层。之后，采用预设温度对所述初始第一牺牲层进行退火处理，形成退火后第一牺牲层。接着，对退火后第一牺牲层进行化学机械研磨等平坦化工艺进行处理，得到所述第一牺牲层25，使得形成所述第一牺牲层25的过程中产生的衬底弯曲度不大于30μm。在一示例中，所述预设温度为600℃～700℃。之后，在所述第一牺牲层25的表面沉积第二支撑层23，再采用与所述第一牺牲层25相同的形成工艺形成所述第二牺牲层26。最后，于所述第二牺牲层26表面形成所述第三支撑层24。

在一些实施例中，形成沿所述第一方向D1贯穿所述堆叠结构的电容孔140的具体步骤包括：

采用多重图案刻蚀工艺刻蚀所述堆叠结构，形成沿所述电容孔140。

以下仍以所述堆叠结构包括沿所述第一方向D1依次堆叠的所述第一支撑层22、所述第一牺牲层25、所述第二支撑层23、所述第二牺牲层26和所述第三支撑层24为例进行说明。举例来说，在形成所述堆叠结构之后，依次形成第一电容掩膜层27于所述堆叠结构的顶面上、形成第二电容掩膜层28于所述第一电容掩膜层27表面、形成第三电容掩膜层29于所述第二电容掩膜层28表面、以及形成第四电容掩膜层30于所述第三电容掩膜层29表面，以通过形成多层电容掩膜层来确保后续形成的所述电容孔150的竖直形貌。其中，所述第一电容掩膜层27的材料可以为氮氧化硅，所述第二电容掩膜层28的材料为二氧化硅，所述第三电容掩膜层29的材料为SOC(旋涂碳)，所述第四电容掩膜层30的材料为氮氧化硅。接着，形成第一刻蚀掩膜层31于所述第四电容掩膜层30的表面、并形成第二刻蚀掩膜层32于所述第一刻蚀掩膜层31的表面。其中，所述第一刻蚀掩膜层31的材料为旋涂碳，所述第二刻蚀掩膜层32的材料为氮氧化硅。之后，形成第一光阻层33于所述第二刻蚀掩膜层32的表面，如图2所示。

对所述第一光阻层33进行刻蚀等图案化处理，以于所述第一光阻层33中形成暴露所述第二刻蚀掩膜层32的第一刻蚀窗口34，且多个所述第一刻蚀窗口34沿第二方向D2间隔排布，所述第二方向D2与所述衬底20的顶面平行，如图3所示。沿所述第一刻蚀窗口34向下刻蚀所述第一刻蚀掩膜层31和所述第二刻蚀掩膜层32，形成沿所述第一方向D1连续贯穿所述第一刻蚀掩膜层31和所述第二刻蚀掩膜层32的第一沟槽40，且多个所述第一沟槽40沿所述第二方向D2间隔排布，如图4所示。沉积二氧化硅等氧化物材料，形成连续覆盖多个所述第一沟槽40的内壁、以及所述第二刻蚀掩膜层32的顶面的第一覆盖层50，如图5所示。之后，去除覆盖于所述第二刻蚀掩膜层32顶面上的所述第一覆盖层50、以及位于所述第一沟槽40底壁上的所述第一覆盖层50，残留于所述第一沟槽40侧壁上的所述第一覆盖层50作为第一侧墙60。去除所述第一刻蚀掩膜层31和所述第二刻蚀掩膜层32之后，得到如图6所示的结构。

之后，回填所述第一沟槽40，形成覆盖所述第四电容掩膜层30和所述第一侧墙60的第一填充层70，并形成覆盖所述第一填充层70表面的第三刻蚀掩膜层71、覆盖所述第三刻蚀掩膜层71表面的第四刻蚀掩膜层72、以及覆盖所述第四刻蚀掩膜层72表面的第五刻蚀掩膜层73，如图7所示。其中，所述第一填充层70的材料可以为旋涂碳，所述第三刻蚀掩膜层71的材料为氮氧化硅，所述第四刻蚀掩膜层72的材料为旋涂碳，所述第五刻蚀掩膜层73的材料为氮氧化硅。接着，刻蚀所述第五刻蚀掩膜层73和所述第四刻蚀掩膜层72，形成沿所述第一方向D1连续贯穿所述第五刻蚀掩膜层73和所述第四刻蚀掩膜层72的第二沟槽80。然后，形成连续覆盖沿所述第二方向D2间隔排布的多个所述第二沟槽80的内壁和所述第五刻蚀掩膜层73的顶面的第二覆盖层81，如图8所示。去除覆盖于所述第五刻蚀掩膜层73的顶面和所述第二沟槽80的底壁上的所述第二覆盖层81，残留于所述第二沟槽80侧壁上的所述第二覆盖层81作为第二侧墙90，如图9所示。去除所述第五刻蚀掩膜层73和所述第四刻蚀掩膜层72之后，得到如图10所示的结构。

以所述第一侧墙60和所述第二侧墙90共同作为掩膜图形向下刻蚀所述第四电容掩膜层30和所述第三电容掩膜层29，形成沿所述第一方向D1连续贯穿所述第四电容掩膜层30和所述的第三电容掩膜层29的第三沟槽110，去除所述第一侧墙60、所述第二侧墙90、所述第三刻蚀掩膜71和第一填充层70之后，得到如图11所示的结构。沿所述第三沟槽110向下刻蚀所述第二电容掩膜层28，形成沿所述第一方向D1贯穿所述第二电容掩膜层28的第四沟槽120，如图12所示。再沿所述第四沟槽120向下刻蚀所述第一电容掩膜层27，形成沿所述第一方向D1贯穿所述第一电容掩膜层27的第五沟槽130，如图13所示。之后，沿多个所述第五沟槽130向下刻蚀所述堆叠结构，形成沿所述第一方向D1贯穿所述堆叠结构的多个所述电容孔140，所述电容孔140暴露所述衬底20中的所述电容接触区21，且多个所述电容孔140沿所述第二方向D2间隔排布，如图14所示。

在一些实施例中，去除所述牺牲层的具体步骤包括：

形成沿所述第一方向D1贯穿所述堆叠结构的刻蚀孔170，如图17所示；

沿所述刻蚀孔170去除所述第一牺牲层25和所述第二牺牲层26，暴露所述第一电极层150的外表面，所述第一电极层150的外表面是指所述第一电极层150背离所述电容孔140的表面，如图18所示。

在一些实施例中，所述牺牲层的材料为多晶硅；沿所述刻蚀孔170去除所述牺牲层的具体步骤包括：采用湿法刻蚀工艺沿所述刻蚀孔刻蚀掉所述牺牲层。

在一些实施例中，所述湿法刻蚀工艺中采用四甲基氢氧化铵作为刻蚀剂。

以下仍以所述堆叠结构包括沿所述第一方向D1依次堆叠的所述第一支撑层22、所述第一牺牲层25、所述第二支撑层23、所述第二牺牲层26和所述第三支撑层24，且所述第一牺牲层25和所述第二牺牲层26的材料均为结晶多晶硅、所述第一支撑层22、所述第二支撑层23和所述第三支撑层24的材料均为碳氮化硅为例进行说明。在形成所述电容孔140之后，沉积TiN等导电材料于所述堆叠结构上，形成连续覆盖沿所述第二方向D2间隔排布的多个所述电容孔140的内壁、并覆盖所述第三支撑层24的顶面的所述下电极层150，如图15所示。所述下电极层150与所述衬底20内部的所述电容接触区21电连接。接着，形成第六刻蚀掩膜层160于所述堆叠结构上方，且形成第二光阻层161于所述第六刻蚀掩膜层160表面，所述第二光阻层161中具有第二刻蚀窗口162，如图16所示。沿所述第二刻蚀窗口162向下刻蚀部分的所述第一电极层150和所述堆叠结构，形成沿所述第一方向D1贯穿所述第一电极层150和所述堆叠结构的所述刻蚀孔170，如图17所示。之后，以四甲基氢氧化铵作为刻蚀剂、采用湿法刻蚀工艺沿所述刻蚀孔170去除掉全部的所述第一牺牲层25和所述第二牺牲层26，于相邻两层所述支撑层之间(例如所述第一支撑层22和所述第二支撑层23之间、以及所述第二支撑层23和所述第三支撑层24之间)形成空隙180，如图18所示。当采用四甲基氢氧化铵作为刻蚀剂时，所述结晶多晶硅与所述碳氮化硅之间的刻蚀选择比可以达到800:1以上，从而能够在充分去除所述第一牺牲层25和所述第二牺牲层26的同时，不会对所述第一支撑层22、所述第二支撑层23和所述第三支撑层24造成损伤。同时，四甲基氢氧化铵不会对由TiN等导电材料形成的所述下电极层150造成损伤，确保了所述下电极层150的完整性，避免了因为下电极层150的破损而导致的上电极层与下电极层短路的问题。而且，由于形成所述第一牺牲层25和形成所述第二牺牲层26时产生的衬底弯曲度均不大于30μm，自所述第一牺牲层25和所述第二牺牲层26形成至所述第一牺牲层25和所述第二牺牲层26被完全剥离这一过程中，造成的衬底形变很小，从而确保了去除所述第一牺牲层25和所述第二牺牲层26之后，电容孔和所述下电极层150几乎不会产生弯曲等形变，减少了所述电容器的形变问题，改善了半导体结构的性能，提高了半导体结构的制造良率。

在去除所述第一牺牲层25和所述第二牺牲层26之后，沉积具有高介电常数的材料于所述堆叠结构上，形成覆盖所述下电极层150的外表面(即所述下电极层150朝向所述刻蚀孔170的表面)、所述下电极层150的内表面(即与所述下电极层150的外表面相对的表面)的所述电介质层190，如图19所示。之后，沉积TiN等导电材料于所述堆叠结构上，形成覆盖所述电介质层190的上电极层200，如图20所示。

在其他具体实施方式中，可以在形成所述下电极层150之后、且形成所述刻蚀孔170之前，于所述电容孔140内形成覆盖所述下电极层150的部分表面且填充满所述电容孔140的下部的填充层。此时，位于所述电容孔140内的所述电介质层190覆盖所述下电极层150的部分表面和所述填充层的顶面。在一示例中，所述填充层的材料为绝缘介质材料，用于支撑所述下电极层150，进一步避免后续在去除所述第一牺牲层25和所述第二牺牲层26的过程中所述下电极层150出现倾斜或者坍塌，同时还能够避免由于所述电容孔140的深宽比较高而无法对位于所述电容孔140底部的所述下电极层150进行覆盖的问题。在另一示例中，所述填充层的材料为导电材料，以支撑所述下电极层150、且避免由于所述电容孔140的深宽比较高而无法对位于所述电容孔140底部的所述下电极层150进行覆盖的问题的同时，提高所述电容器的电容量。

在另一些实施例中，所述牺牲层的材料为无定型碳；沿所述刻蚀孔去除所述牺牲层的具体步骤包括：沿所述刻蚀孔170采用灰化工艺去除所述牺牲层。

在另一些实施例中，所述牺牲层的材料为碳化硅；沿所述刻蚀孔去除所述牺牲层的步骤包括：沿所述刻蚀孔采用灰化工艺或者湿法刻蚀工艺去除所述牺牲层。

在一些实施例中，于所述衬底20的顶面上形成堆叠结构的具体步骤包括：

于所述衬底20的顶面上形成第一支撑层22；

于所述第一支撑层表面形成第一牺牲层25；

于所述第一牺牲层表面形成第二支撑层23；

于所述第二支撑层表面形成第二牺牲层26；

于所述第二牺牲层表面形成第三支撑层24，以形成包括所述第一支撑层22、所述第一牺牲层25、所述第二支撑层23、所述第二牺牲层26和所述第三支撑层24的所述堆叠结构。

在一些实施例中，所述第一支撑层22的材料、所述第二支撑23层的材料和所述第三支撑层24的材料均相同，所述第一牺牲层25的材料与所述第二牺牲层26的材料相同，且所述第一支撑层22与所述第一牺牲层25之间的刻蚀选择比大于或者等于800:1。

具体来说，通过将所述第一支撑层22的材料、所述第二支撑23层的材料和所述第三支撑层24的材料均相同，所述第一牺牲层25的材料与所述第二牺牲层26的材料相同，可以简化所述堆叠结构的制造工艺，降低所述堆叠结构的制造成本。所述第一支撑层22与所述第一牺牲层25之间的刻蚀选择比大于或者等于800:1，可以确保在去除所述第一牺牲层25和所述第二牺牲层26的过程中不对所述第一支撑层22、所述第二支撑层23和所述第三支撑层24造成损伤，以简化对具有高深宽比结构的处理工艺。

在另一些实施例中，所述第一支撑层22的材料、所述第二支撑层23的材料和所述第三支撑层24的材料均相同，所述第一牺牲层25的材料与所述第二牺牲层26的材料不同，且形成所述第一牺牲层25和形成所述第二牺牲层26时产生的衬底弯曲度均不大于30μm；

所述第一支撑层22与所述第一牺牲层25之间的刻蚀选择比、以及所述第一支撑层22与所述第二牺牲层26之间的刻蚀选择比均大于或者等于800:1。

通过将所述第一牺牲层25的材料和所述第二牺牲层26的材料设置为不同，可以提高所述堆叠结构材料选择的灵活性，从而有助于进一步增大电容孔的高度以及电容器的电容量。

在一些实施例中，所述电容孔140的沿所述第一方向D1的深度与所述电容孔140沿第二方向D2的宽度之间的比值大于或者等于100:1，所述第二方向D2与所述衬底20的顶面平行。

本具体实施方式还提供了一种半导体结构，采用如上任一项所述的半导体结构的形成方法形成。本具体实施方式中的所述半导体结构的示意图可以参见图20，本具体实施方式的所述半导体结构可以采用如图1-图20所示的半导体结构的形成方法形成。

本具体实施方式一些实施例提供的半导体结构及其形成方法，通过使得在形成堆叠结构中的牺牲层时产生的衬底弯曲度不大于30μm，从而减少甚至是避免所述牺牲层在所述电容器的制程工艺中发生收缩等形变，进而减少甚至是避免由此造成的衬底发生弯曲等形变的概率，降低电容制程中产生的应力，由此更一步地减少电容器发生形变问题，改善了半导体结构的性能，提高了半导体结构的制造良率。同时，由于电容的形变减少，也能减少相邻电容器之间发生短路的问题。另外，本公开一些实施例将堆叠结构内部牺牲层与支撑层之间的刻蚀选择比设置为大于或者等于800:1，从而使得能够充分去除所述堆叠结构中的所述牺牲层，且不对所述支撑层、以及所述下电极层造成损伤，减少甚至是避免了电容器内下电极层与上电极层之间的短路问题，从而进一步改善了所述半导体结构的制造良率。

以上所述仅是本公开的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本公开原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本公开的保护范围。

Claims (16)

1.一种半导体结构的形成方法，其特征在于，包括如下步骤：

提供衬底；

于所述衬底的顶面上形成堆叠结构，所述堆叠结构包括沿第一方向交替堆叠的支撑层、牺牲层和支撑层，形成所述牺牲层时产生的衬底弯曲度不大于30μm，所述第一方向垂直于所述衬底的顶面；

形成沿所述第一方向贯穿所述堆叠结构的电容孔；

形成覆盖所述电容孔内壁的下电极层；

去除所述牺牲层；

形成覆盖所述下电极层表面的电介质层、以及覆盖所述电介质层表面的上电极层，以形成包括所述下电极层、所述电介质层和所述上电极层的电容器。

2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述支撑层与所述牺牲层之间的刻蚀选择比大于或者等于800:1。

3.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述支撑层的材料包括碳氮化硅、氮化硅和硼氮化硅中的至少一种；和/或

所述牺牲层的材料包括多晶硅、碳化硅和无定形碳中的至少一种。

4.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述多晶硅为结晶多晶硅，且所述多晶硅的晶粒尺寸大于或者等于100nm。

5.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述牺牲层为结晶多晶硅层，所述结晶多晶硅层的形成方法包括：

沉积多晶硅材料于所述支撑层表面，形成初始牺牲层；

采用预设温度对所述初始牺牲层进行退火处理，形成退火后牺牲层；

对所述退火后牺牲层进行化学机械研磨处理。

6.根据权利要求1-5中任一项所述的半导体结构的形成方法，其特征在于，形成沿所述第一方向贯穿所述堆叠结构的电容孔的步骤包括：

采用多重图案刻蚀工艺刻蚀所述堆叠结构，形成所述电容孔。

7.根据权利要求1-5中任一项所述的半导体结构的形成方法，其特征在于，去除所述牺牲层的步骤包括：

形成沿所述第一方向贯穿所述堆叠结构的刻蚀孔；

沿所述刻蚀孔去除所述牺牲层，暴露所述下电极层的外表面，所述下电极层的外表面是指所述下电极层背离所述电容孔的表面。

8.根据权利要求7所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料为多晶硅；沿所述刻蚀孔去除所述牺牲层的步骤包括：采用湿法刻蚀工艺沿所述刻蚀孔刻蚀掉所述牺牲层。

9.根据权利要求8所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺中采用四甲基氢氧化铵作为刻蚀剂。

10.根据权利要求7所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料为无定型碳；沿所述刻蚀孔去除所述牺牲层的步骤包括：沿所述刻蚀孔采用灰化工艺去除所述牺牲层。

11.根据权利要求7所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料为碳化硅；沿所述刻蚀孔去除所述牺牲层的步骤包括：沿所述刻蚀孔采用灰化工艺或者湿法刻蚀工艺去除所述牺牲层。

12.根据权利要求1-5中任一项所述的半导体结构的形成方法，其特征在于，于所述衬底的顶面上形成堆叠结构的步骤包括：

于所述衬底的顶面上形成第一支撑层；

于所述第一支撑层表面形成第一牺牲层；

于所述第一牺牲层表面形成第二支撑层；

于所述第二支撑层表面形成第二牺牲层；

于所述第二牺牲层表面形成第三支撑层，以形成包括所述第一支撑层、所述第一牺牲层、所述第二支撑层、所述第二牺牲层和所述第三支撑层的所述堆叠结构。

13.根据权利要求12所述的半导体结构的形成方法，其特征在于，所述第一支撑层的材料、所述第二支撑层的材料和所述第三支撑层的材料均相同，所述第一牺牲层的材料与所述第二牺牲层的材料相同，且所述第一支撑层与所述第一牺牲层之间的刻蚀选择比大于或者等于800:1。

14.根据权利要求12所述的半导体结构的形成方法，其特征在于，所述第一支撑层的材料、所述第二支撑层的材料和所述第三支撑层的材料均相同，所述第一牺牲层的材料与所述第二牺牲层的材料不同，且形成所述第一牺牲层和形成所述第二牺牲层时产生的衬底弯曲度均不大于30μm；

所述第一支撑层与所述第一牺牲层之间的刻蚀选择比、以及所述第一支撑层与所述第二牺牲层之间的刻蚀选择比均大于或者等于800:1。

15.根据权利要求1-5中任一项所述的半导体结构的形成方法，其特征在于，所述电容孔的沿所述第一方向的深度与所述电容孔沿第二方向的宽度之间的比值大于或者等于100:1，所述第二方向与所述衬底的顶面平行。

16.一种半导体结构，其特征在于，采用如权利要求1-15中任一项所述的半导体结构的形成方法形成。

Images