KR100455657B1 - 커플링 비율의 증가 및 조절이 용이한 플래쉬 메모리 셀제조 방법 - Google Patents

커플링 비율의 증가 및 조절이 용이한 플래쉬 메모리 셀제조 방법 Download PDF

Info

Publication number
KR100455657B1
KR100455657B1 KR10-2001-0088895A KR20010088895A KR100455657B1 KR 100455657 B1 KR100455657 B1 KR 100455657B1 KR 20010088895 A KR20010088895 A KR 20010088895A KR 100455657 B1 KR100455657 B1 KR 100455657B1
Authority
KR
South Korea
Prior art keywords
floating gate
etching
polymer
flash memory
arc layer
Prior art date
Application number
KR10-2001-0088895A
Other languages
English (en)
Other versions
KR20030058441A (ko
Inventor
한창훈
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR10-2001-0088895A priority Critical patent/KR100455657B1/ko
Publication of KR20030058441A publication Critical patent/KR20030058441A/ko
Application granted granted Critical
Publication of KR100455657B1 publication Critical patent/KR100455657B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 플래쉬 메모리 셀을 제조하는 공정에서 플래쉬 메모리 셀의 커플링 비율을 증가 및 조절하는 방법에 관한 것이다. 즉, 본 발명에서는 플래쉬 메모리 셀 제조 공정에서 ARC층을 이용하여 1차로 폴리머를 생성하여 셀내에서 불필요한 스페이스를 줄이고, 또한 플로팅 게이트 식각시 상기 ARC층과 플로팅 게이트 간의 식각 선택비를 조절하여 플로팅 게이트의 내부를 요철로 형성시킴으로써, 단순한 공정으로 플로팅 게이트의 면적을 넓힐 수 있는 있고, 폴리머 생성량과 ARC층 및 플로팅 게이트 폴리 간의 식각 선택비를 조절하여 플래쉬 메모리 셀의 커플링 비율을 쉽게 조절할 수 있는 이점이 있다.

Description

커플링 비율의 증가 및 조절이 용이한 플래쉬 메모리 셀 제조 방법{METHOD FOR FORMING FLASH MEMORY CELL CAPABLE OF CONTROLLING COUPLING RATIO WITH EASE}
본 발명은 플래쉬 메모리 셀(Flash Memory Cell)의 제조방법에 관한 것으로, 특히 플래쉬 메모리 셀을 제조하는 공정에서 플래쉬 메모리 셀의 커플링 비율(Coupling Ratio)을 증가 및 조절하는 방법에 관한 것이다.
플래쉬 메모리는 비휘발성 메모리(Nonvolatile memory)로 기기 부품용도로 시작하여 현재는 Mass Storage 용도로써 그 활용도가 증가되고 있으며, 칩 집적도또한 증가하고 있다. 한편 플래쉬 메모리는 일반 로직에 삽입되어 그 제품이 다양하게 응용되고 있다. 따라서 cost per bit과 전력 손실(power consumption)을 줄이는 것이 현재 문제로 대두되고 있으며, 제조비용을 줄이기 위해서는 칩 사이즈(Chip size)를 줄이고, 공정을 단순화하는 방법을 찾아야 하는데 현재 칩 사이즈의 감소는 포토 프로세스(Photo process)의 비약적인 발전으로 디자인 룰(Design rule)이 현재 0.10μm까지 내려가고 있는 실정이다. 이때 공정의 단순화는 직접적으로는 생산원가의 절감에 큰 영향을 주는 것이 당연하지만, 수율 측면에서도 불량을 발생시킬 수 있는 공정을 제거함으로써 생산원가를 줄일 수가 있게 된다.
상기와 같은 플래쉬 메모리 셀 설계에 있어서는 플로팅 게이트의 커패시턴스는 보다 높은 플로팅 게이트 전압을 제어 게이트로부터 커플링하기 위해 높은 커패시턴스가 요구되어 왔다. 이를 위해 높은 커패스턴스를 얻는 방법으로, 플로팅 게이트와 제어 게이트 간의 오버랩을 증가시키는 방법, 층간 유전율이 높은 물질을 사용하는 방법 및 층간 유전율의 두께를 낮추는 방법 등이 사용되고 있으나, 후자의 두 가지 방법은 누설전류가 크다는 문제점이 있었다.
따라서 현재는 높은 커패시턴스를 얻기 위하여 플로팅 게이트와 제어 게이트간의 오버랩을 증가시키는 방법을 주로 사용하는데, 면적을 증가시키는 단순한 방법은 쉽게 셀 면적을 증가시키는 단점이 있으며, 이를 해소하기 위한 방법으로 사용되는 평면의 중첩 면적대신에 측벽의 중첩 면적을 증가시키는 방법이 있으나 이 또한 평탄화 측면에서 많은 문제점을 유발하였으며, 이를 위해 종래에는 도 1a 내지 도 1g 에서와 같이 플로팅 게이트의 모양을 요철로 하여 면적을 증가시키는 방법을 사용하고 있다.
즉, 종래에는 상기 도 1a 내지 도 1g에서 보여지는 바와 같이 1차로 플로팅 게이트를 형성한 다음 다시 마스크 공정을 진행하여 플로팅 게이티 내부를 식각하여 요철로 생성하였다. 이와 같이 하는 경우 요철에 의한 면적 증가로 플로팅 게이트의 커패시턴스가 증가되고, 결과적으로 플래쉬 메모리의 커플링 비율이 증가되게 되나, 상기 도 1a 내지 도 1g 의 공정에서는 마스크 공정을 2회나 실시해야하는 문제점 있었다.
따라서, 본 발명의 목적은 플로팅 게이트 패턴 형성시 0.25μm 기술이상에서 사용하는 ARC층을 이용하여 1차로 폴리머를 생성하여 셀내에서 불필요한 스페이스를 줄이고, 또한 플로팅 게이트 식각시 상기 ARC층과 플로팅 게이트 간의 식각 선택비를 조절하여 플로팅 게이트의 내부를 요철로 형성시켜 커플링 비율을 쉽게 조절할 수 있도록 하는 플래쉬 메모리 셀 제조 방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명은 커플링 비율 증가 및 조절이 용이한 플래쉬 메모리 셀 제조방법에 있어서, 실리콘 기판위에 터널 옥사이드와 플로팅 게이트를 순차적으로 증착시키는 제1단계와; ARC 층을 증착시킨 후, 플로팅 게이트를 패터닝하기 위한 마스크를 형성시키는 제2단계와; 상기 마스크를 이용하여 ARC층을 식각하여 일정량의 폴리머를 생성시켜 상기 PR과 ARC층에 증착시키는 제3단계와; 상기 PR을 플라즈마 처리로 제거시키는 제4단계와; 상기 폴리머를 식각베리어(Barrier)로하여 플로팅 게이트 폴리 및 ARC층을 식각시키는 제5단계와; 상기 폴리머를 제거하여 요철 모양의 플로팅 게이트를 형성시키는 제6단계;를 포함하여 진행하는 것을 특징으로 한다.
도 1a 내지 도 1g는 종래 플래쉬 메모리 셀 제조 방법을 도시한 공정 단면도.
도 2a 내지 도 2g는 본 발명의 실시 예에 따른 플래쉬 메모리 셀 제조 방법을 도시한 공정 단면도.
도 3a 내지 도 3g는 본 발명의 다른 실시 예에 따른 플래쉬 메모리 셀 제조 방법을 도시한 공정 단면도.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예의 동작을 상세하게 설명한다.
도 2a 내지 도 2g는 본 발명의 실시 예에 따른 플로팅 게이트(Floating Gate)의 모양을 요철로 형성하여 플로팅 게이트의 면적을 증가시키는 방법을 도시한 공정 단면도이다.
먼저 도 2a 및 도 2b에서와 같이 제어 게이트의 상부에 ARC 층(layer)(14)을 증착하고 포토 디파인(Photo Define) 공정을 수행하여 PR(15)을 형성시킨다. 이어 도 2c에서와 같이 1차적으로 ARC 층(14)을 식각할 때, 에칭 케미칼(Etching Chemical)을 조절하여 폴리머(Polymer)(21)를 일정량 발생시켜 ARC 층(14) 측벽에 증착 시킨다. 이때 상기 폴리머(21)는 폴리(Poly) 식각에 우수한 선택비를 갖게되고, 그 생성량 또한 ARC층(14) 식각에 사용되는 화학성분의 조절 및 ARC 층(14) 식각량에 의해 자유로이 설정될 수 있는 특징이 있다. 또한 상기에서 생성된 폴리머(21)는 결국 셀 사이즈(Cell Size)의 증가 없이 플로팅 게이트의 스페이스(Space)를 감소시켜 최소 크기의 셀에서 증가된 플로팅 게이트의 면적을 얻을 수가 있게 된다.
이어 도 2d에서와 같이 상기 PR(15)만을 플라즈마 처리로 제거하는데, 이 경우 폴리머(21)와 선택비를 갖는 플라즈마 처리를 수행한다. 그리고 도 2e 및 도 2f에서와 같이 플로팅 게이트 폴리(12)를 식각하는데, 이 경우 ARC 층(14)도 함께 식각되게 한다. 이때 ARC층(14)과 플로팅 게이트 폴리(12) 식각 비율을 조절함으로써 요철의 깊이를 조절하게 되고 이로써 커플링 비율을 조절할 수 있게 된다. 즉, ARC층(14)과 플로팅 게이트 폴리(12) 식각 비율이 1대 1일 경우에는 요철의 깊이가 전체 플로팅 게이트 폴리(12) 깊이의 50%가 되고, 식각 비율이 1대 2일 경우에는 요철의 깊이가 전체 플로팅 게이트 폴리(12) 깊이의 25%가 되고, 또한 2대 1일 경우에는 요철의 깊이가 전체 플로팅 게이트 폴리(12) 깊이의 75%가 된다. 좀더 구체적인 예를 들면, ARC 층(14)의 두께가 600Å이고, 플로팅 게이트 폴리(12)의 두께가 1800Å이고, ARC 층(14)과 플로팅 게이트 폴리(12) 식각 비율이 1대 1일 경우에는 요철의 깊이가 전체 플로팅 게이트 폴리(12) 깊이의 3분의 1인 600Å이 되며, ARC층(14)과 플로팅 게이트 폴리(12) 식각 비율이 1대 2일 경우에는 요철의 깊이가 전체 플로팅 게이트 폴리(12) 깊이의 6분의 1인 300Å이 되며, ARC층(14)과 플로팅 게이트 폴리(12) 식각 비율이 2대 1일 경우에는 요철의 깊이가 전체 플로팅 게이트 폴리(12) 깊이의 3분의 2인 1200Å이 된다. 이어 도 2g에서와 같이 상기 플로팅 게이트 폴리(12)를 식각한 다음에 폴리머(21)를 제거하면 요철 모양의 플로팅 게이트 폴 리가 형성되게 된다.
도 3a 내지 도 3g는 본 발명의 다른 실시 예에 따른 플로팅 게이트의 모양을 요철로 형성하여 플로팅 게이트의 면적을 증가시키는 방법을 도시한 공정 단면도이다.
먼저 도 3a 및 도 3b에서와 같이 제어 게이트(Control Gate) 상부에 ARC 층(14)을 증착하고, 포토 디파인 공정을 수행하여 PR(15)을 형성시킨다. 이어 도 3c에서와 같이 1차적으로 ARC 층(14)을 식각할 때, 에칭 케이칼(Etching Chemical)을 조절하여 폴리머(21)를 일정량 발생시켜 ARC 층(14) 측벽에 증착시킨다. 그리고 도 3d에서와 같이 상기 폴리머(21)와 PR(15)을 식각 베리어(Barrier)로 이용하여 1차로 플로팅 게이트를 형성한다. 이때 상기 식각량은 플로팅 게이트(12)의 요철 깊이를 감안하여 전체 두께에서 요철 깊이 만큼을 감산한 양을 기준으로 식각한다. 이어 도 3e에서와 같이 상기 PR(15)과 ARC층(14)을 제거한 후, 도 3f에서와 같이 상기 폴리머(21)를 식각 베리어(Barrier)로 하여 노출된 플로팅 게이트(12)를 식각하여 플로팅 게이트(12)를 Cell-to-Cell로 분리함과 동시에 그 내부를 요철 모양으로 만든다. 이어 도 3g에서와 같이 상기 폴리머(21)를 제거하여 면적이 증가된 플로팅 게이트를 형성하게 된다.
따라서 단순한 공정으로 플로팅 게이트의 면적을 넓힐 수 있고, 폴리머 생성량과 ARC층과 플로팅 게이트 폴리 간의 식각 선택비를 조절하여 커플링 비율을 쉽게 조절할 수 있게 되는 것이다.
한편 상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.
이상에서 설명한 바와 같이, 본 발명에서는 플래쉬 메모리 셀 제조 공정에서 ARC층을 이용하여 1차로 폴리머를 생성하여 셀내에서 불필요한 스페이스를 줄이고, 또한 플로팅 게이트 식각시 상기 ARC층과 플로팅 게이트 간의 식각 선택비를 조절하여 플로팅 게이트의 내부를 요철로 형성시킴으로써, 단순한 공정으로 플로팅 게이트의 면적을 넓힐 수 있는 있고, 폴리머 생성량과 ARC층 및 플로팅 게이트 폴리 간의 식각 선택비를 조절하여 플래쉬 메모리 셀의 커플링 비율을 쉽게 조절할 수 있는 이점이 있다.

Claims (11)

  1. 커플링 비율 증가 및 조절이 용이한 플래쉬 메모리 셀 제조방법으로서,
    실리콘 기판위에 터널 옥사이드와 플로팅 게이트를 순차적으로 증착시키는 제1단계와;
    ARC 층을 증착시킨 후, 플로팅 게이트를 패터닝하기 위한 마스크를 형성시키는 제2단계와;
    상기 마스크를 이용하여 ARC층을 식각하여 일정량의 폴리머를 생성시켜 상기 PR과 ARC층에 증착시키는 제3단계와;
    상기 PR을 플라즈마 처리로 제거시키는 제4단계와;
    상기 폴리머를 식각 베리어(Barrier)로 하여 플로팅 게이트 폴리 및 ARC층을 식각시키는 제5단계와;
    상기 폴리머를 제거하여 요철 모양의 플로팅 게이트를 형성시키는 제6단계;를 포함하는 것을 특징으로 하는 플래쉬 메모리 셀 제조 방법.
  2. 제1항에 있어서,
    상기 제5단계에서 플로팅 게이트 폴리 식각 시, ARC 층 식각 비율을 조절하여 플래쉬 메모리 셀의 커플링 비율을 조절하는 것을 특징으로 하는 플래쉬 메모리 셀 제조 방법.
  3. 제2항에 있어서,
    상기 플로팅 게이트 폴리 식각 시, 상기 ARC 층 식각 비율은 9:1 내지 1:9까지 변화되도록 하여 식각을 수행하는 것을 특징으로 하는 플래쉬 메모리 셀 제조 방법.
  4. 제1항에 있어서,
    상기 플로팅 게이트 폴리의 두께는, 500∼3000Å으로 설정되도록 하는 것을 특징으로 하는 플래쉬 메모리 셀 제조 방법.
  5. 커플링 비율 증가 및 조절이 용이한 플래쉬 메모리 셀 제조방법으로서,
    실리콘 기판 위에 터널 옥사이드와 플로팅 게이트를 순차적으로 증착시키는 제1단계와;
    ARC 층을 증착시킨 후, 플로팅 게이트를 패터닝하기 위한 마스크를 형성시키는 제2단계와;
    상기 마스크를 이용하여 ARC 층을 식각하여 일정량의 폴리머를 생성시켜 상기 PR과 함께 ARC층에 증착시키는 제3단계와;
    상기 PR과 폴리머를 식각 베리어로 하여 플로팅 게이트의 일정량을 식각시키는 제4단계와;
    상기 PR 및 ARC를 제거시키는 제5단계와;
    상기 폴리머를 식각 베리어로 하여 노출된 상기 플로팅 게이트 폴리를 식각시키는 제6단계와;
    상기 폴리머를 제거하여 요철 모양의 플로팅 게이트 폴리를 형성시키는 제7단계;를 포함하는 것을 특징으로 하는 플래쉬 메모리 셀 제조 방법.
  6. 제5항에 있어서,
    상기 플로팅 게이트의 두께는, 1000∼2000Å으로 설정되도록 하는 것을 특징으로 하는 플래쉬 메모리 셀 제조 방법.
  7. 제6항에 있어서,
    상기 플로팅 게이트의 두께가 1000∼2000Å으로 설정되는 경우, 1차 플로팅 게이트 식각량이 500∼1500Å으로 설정되도록 하는 것을 특징으로 하는 플래쉬 메모리 셀 제조 방법.
  8. 제7항에 있어서,
    상기 플로팅 게이트의 두께가 1000∼2000Å으로 설정되는 경우, 1차 플로팅 게이트 식각량이 500∼1500Å으로 설정되도록 하여 플로팅 게이트의 요철 깊이가 500∼1500Å으로 설정되도록 하는 것을 특징으로 하는 플래쉬 메모리 셀 제조 방법.
  9. 제8항에 있어서,
    상기 플로팅 게이트의 요철 깊이는, 상기 전체 플로팅 게이트의 두께에서 1차 플로팅 게이트의 식각량을 감산하는 것에 의해 산출되도록 하는 것을 특징으로 하는 플래쉬 메모리 셀 제조 방법.
  10. 제1항 또는 제5항에 있어서,
    상기 플래쉬 메모리 셀의 커플링 비율은, 상기 플로팅 게이트의 요철 깊이를 조절하는 것에 의해 조절되도록 하는 것을 특징으로 하는 플래쉬 메모리 셀 제조 방법.
  11. 제1항 또는 제5항에 있어서,
    상기 플래쉬 메모리 셀의 커플링 비율은, 상기 폴리머 생성량에 의해 조절되도록 하는 것을 특징으로 하는 플래쉬 메모리 셀 제조 방법.
KR10-2001-0088895A 2001-12-31 2001-12-31 커플링 비율의 증가 및 조절이 용이한 플래쉬 메모리 셀제조 방법 KR100455657B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0088895A KR100455657B1 (ko) 2001-12-31 2001-12-31 커플링 비율의 증가 및 조절이 용이한 플래쉬 메모리 셀제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0088895A KR100455657B1 (ko) 2001-12-31 2001-12-31 커플링 비율의 증가 및 조절이 용이한 플래쉬 메모리 셀제조 방법

Publications (2)

Publication Number Publication Date
KR20030058441A KR20030058441A (ko) 2003-07-07
KR100455657B1 true KR100455657B1 (ko) 2004-11-06

Family

ID=32216347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0088895A KR100455657B1 (ko) 2001-12-31 2001-12-31 커플링 비율의 증가 및 조절이 용이한 플래쉬 메모리 셀제조 방법

Country Status (1)

Country Link
KR (1) KR100455657B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970052372A (ko) * 1995-12-26 1997-07-29 김광호 반도체 장치의 금속배선 형성방법
KR19980074815A (ko) * 1997-03-27 1998-11-05 윤종용 반도체장치의 불휘발성 메모리 및 그 제조방법
KR20010002009A (ko) * 1999-06-10 2001-01-05 윤종용 비휘발성 메모리 장치의 제조 방법
KR20010055883A (ko) * 1999-12-13 2001-07-04 윤종용 불휘발성 반도체 메모리장치 및 그의 제조방법
KR20020067787A (ko) * 2001-02-19 2002-08-24 삼성전자 주식회사 비휘발성 메모리 소자의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970052372A (ko) * 1995-12-26 1997-07-29 김광호 반도체 장치의 금속배선 형성방법
KR19980074815A (ko) * 1997-03-27 1998-11-05 윤종용 반도체장치의 불휘발성 메모리 및 그 제조방법
KR20010002009A (ko) * 1999-06-10 2001-01-05 윤종용 비휘발성 메모리 장치의 제조 방법
KR20010055883A (ko) * 1999-12-13 2001-07-04 윤종용 불휘발성 반도체 메모리장치 및 그의 제조방법
KR20020067787A (ko) * 2001-02-19 2002-08-24 삼성전자 주식회사 비휘발성 메모리 소자의 제조방법

Also Published As

Publication number Publication date
KR20030058441A (ko) 2003-07-07

Similar Documents

Publication Publication Date Title
US20060258098A1 (en) Method of fabricating semiconductor device
CN100440484C (zh) 制造快闪存储器件的方法
KR100607785B1 (ko) 스플릿 게이트 플래시 이이피롬의 제조방법
CN1318917C (zh) 利用氟化氩曝光光源制造半导体器件的方法
TWI661540B (zh) 記憶元件的製造方法
CN102386127B (zh) 制作半导体器件结构的方法
CN102779728A (zh) 利用脉冲式无氟碳化合物等离子体的沟槽蚀刻方法
KR100455657B1 (ko) 커플링 비율의 증가 및 조절이 용이한 플래쉬 메모리 셀제조 방법
KR101001466B1 (ko) 비휘발성 메모리 소자의 제조 방법
TW357441B (en) Manufacturing method of split gate flash memory
KR100326818B1 (ko) 실리콘층에칭방법및반도체장치형성방법
KR100424390B1 (ko) 플래쉬 메모리 셀 제조 방법
KR20090092927A (ko) 반도체 메모리 소자 및 이의 제조 방법
CN100468702C (zh) 制作深沟渠电容和蚀刻深沟渠开口的方法
KR20060075442A (ko) 플래쉬 메모리 소자의 제조방법
KR100719172B1 (ko) 반도체 소자의 제조 방법
KR100731069B1 (ko) 플래시 메모리 소자의 플로팅 게이트 및 그 형성방법
KR100480806B1 (ko) 플래시 메모리 및 그의 제조 방법
KR100975975B1 (ko) Ｅｅｐｒｏｍ 셀 제조 방법
KR100344768B1 (ko) 반도체장치의 제조방법
KR20020096741A (ko) 플래쉬 메모리 셀의 제조 방법
KR20080078189A (ko) 낸드 플래시 메모리 소자의 제조방법
KR100739961B1 (ko) 낸드 플래쉬 메모리 소자의 제조방법
KR100465856B1 (ko) 반도체메모리장치의커패시터제조방법
KR100886641B1 (ko) 반도체 소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee