CN102779728A - 利用脉冲式无氟碳化合物等离子体的沟槽蚀刻方法 - Google Patents
利用脉冲式无氟碳化合物等离子体的沟槽蚀刻方法 Download PDFInfo
- Publication number
- CN102779728A CN102779728A CN2011103299793A CN201110329979A CN102779728A CN 102779728 A CN102779728 A CN 102779728A CN 2011103299793 A CN2011103299793 A CN 2011103299793A CN 201110329979 A CN201110329979 A CN 201110329979A CN 102779728 A CN102779728 A CN 102779728A
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- etching
- hard mask
- plasma
- etched trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims abstract description 37
- 239000000758 substrate Substances 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000001020 plasma etching Methods 0.000 claims abstract description 19
- 230000008569 process Effects 0.000 claims abstract description 12
- 239000007789 gas Substances 0.000 claims description 22
- 238000002161 passivation Methods 0.000 claims description 12
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 claims description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 230000004913 activation Effects 0.000 claims description 5
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 239000003085 diluting agent Substances 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 230000000737 periodic effect Effects 0.000 claims description 3
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 3
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 238000010790 dilution Methods 0.000 claims 1
- 239000012895 dilution Substances 0.000 claims 1
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims 1
- 238000009413 insulation Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000006872 improvement Effects 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 150000003254 radicals Chemical class 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- BCQZXOMGPXTTIC-UHFFFAOYSA-N halothane Chemical compound FC(F)(F)C(Cl)Br BCQZXOMGPXTTIC-UHFFFAOYSA-N 0.000 description 1
- 229960003132 halothane Drugs 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- -1 nitrogen (N 2) free radical Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种于半导体基材中蚀刻沟槽的方法，其特征在于包括：于半导体基材上形成图案化硬掩模；及进行等离子体蚀刻工艺，并且利用图案化硬掩模作为蚀刻抵挡掩模，在未被图案化硬掩模覆盖的半导体基材中蚀刻出沟槽，其中等离子体蚀刻工艺是使用无氟碳化合物等离子体蚀刻并且在等离子体脉冲式输出模式下进行蚀刻。
Description
技术领域
本发明涉及等离子体蚀刻方法，特别是涉及一种利用脉冲式(pulsed)无氟碳化合物(fluorocarbon-free)等离子体于半导体基材中蚀刻出沟槽的方法。
背景技术
集成电路的制造是借由在非常小区域的半导体基材中形成大量且密集的电子装置和线路，而随着集成电路越做越小，这些电子装置及线路间也越来越靠近。通常，电子装置间是用沟槽绝缘结构来达到电性隔离，而避免半导体装置间的电性耦合或干扰。
过去，沟槽绝缘结构的工艺是先在半导体基材上蚀刻出沟槽，然后把绝缘材料填入沟槽内。由于半导体基材上装置密度的增加，沟槽的宽度也跟着减少，但是沟槽深度却是越来越深。密集的沟槽图案(通常位于高密度阵列区)以及孤立沟槽图案(通常位于周边电路区)常常在等离子体蚀刻时造成微负荷(micro-loading)效应。已经知道，当蚀刻孤立沟槽图案的时候，硅基材的蚀刻速率会快于蚀刻密集的沟槽图案。蚀刻速率的差别造成外围电路区的沟槽深度较深，所以，在绝缘材料填入较深的沟槽后，较厚的绝缘材料容易产生较大的应力。此外，较深的沟槽也会造成表面的不平整，而影响到后续光刻工艺的精确度。
本领域的技术人员都知道，沟槽绝缘结构的制作，通常是用含有氟碳化合物(或氟烷)的等离子体在硅基材中蚀刻沟槽。由于在等离子体中含有氟碳化合物，所以可以在蚀刻过程中维持垂直的沟槽侧壁，而不会在沟槽底部侧蚀出明显的弧面。但是，另一方面，和等离子体反应的高分子残留物却会在外围孤立区域造成遮蔽现象。此外，过去等离子体蚀刻方法有较差的掩模蚀刻选择比，容易破坏硬掩模的完整。当制造高密度半导体装置时，例如动态随机存取存储器等等，在蚀刻后还能保持硬掩模的完整是非常重要的。
可以知道，本技术领域仍然需要发展出改良的蚀刻及等离子体蚀刻方法，其可以在硅基材中蚀刻出沟槽，例如用于沟槽绝缘工艺，而具有较优的侧壁轮廓、掩模选择比和最小的微负荷效应。
发明内容
本发明的主要目的在提供一种改良的等离子体蚀刻基材的方法，其具备较高的掩模蚀刻选择比，所以能维持硬掩模的蚀刻后完整度。
本发明的另一目的在提供一种改良的等离子体蚀刻基材的方法，其结合无氟碳化合物等离子体蚀刻以及等离子体脉冲式输出模式，所以能形成垂直沟槽侧壁轮廓，同时，避免蚀刻的微负荷效应。
为了达成前述目的，本发明提供一种于半导体基材中蚀刻沟槽的方法，其特征在于包含有：于半导体基材上形成图案化硬掩模；以及利用图案化硬掩模作为蚀刻抵挡掩模，进行等离子体蚀刻工艺，于未被图案化硬掩模覆盖的半导体基材中蚀刻出沟槽，其中等离子体蚀刻工艺是使用无氟碳化合物等离子体蚀刻并在等离子体脉冲式输出模式下进行蚀刻。
根据本发明的优选实施例，前述的无氟碳化合物等离子体蚀刻包含有六氟化硫(SF6)或三氟化氮(NF3)的蚀刻气体；氧气(O2)、溴化氢(HBr)或氧硫化碳(COS)的钝化气体；以及氦气(He)、氮气(N2)或氩气(Ar)的稀释气体。根据本发明优选实施例，前述的等离子体脉冲式输出模式在单一工作循环的时间T内，包括输出开始(ON)时段(或蚀刻段)以及输出停止(OFF)时段(或钝化段)，使得等离子体的激活及产生被故意控制是周期性的，而非连续性的。所述的输出ON时段占工作循环的时间的比例被控制在20％至80％间。
为让以上提到的目的、特征及优点能更容易被了解，下面特别写出优选实施方式，并配合附图，详细说明如下。然而下面的优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制。
附图说明
图1和图2是本发明优选实施例在半导体基材中形成沟槽绝缘结构方法的剖面示意图。
图3是本发明优选实施例的等离子体脉冲式输出模式。
其中，附图标记说明如下：
具体实施方式
虽然本发明以优选实施例揭露如下，然其并非用来限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围以权利要求书所界定的为标准，为了不使本发明的精神难懂，部分公知结构与工艺步骤的细节将不在此揭露。
同样地，图示所表示为优选实施例中的装置示意图但并非用来限定装置的尺寸，特别是，为使本发明可更清晰地呈现，部分组件的尺寸可能放大呈现在图中。再者，多个优选实施例中所揭示相同的组件者，将标示相同或相似的符号以使说明更容易且清晰。
图1及图2是根据本发明优选实施例绘示的在半导体基材中形成沟槽绝缘结构的方法的剖面示意图。如第1图，首先提供一半导体基材10，其中，半导体基材10可以是硅基材，但不限于此。接着，于半导体基材10的主表面形成图案化硬掩模20，其定义位于存储器阵列区102内的密集沟槽图案22a，以及位于外围区104内的孤立、外围沟槽图案24a。密集沟槽图案22a和孤立、外围沟槽图案24a都将被转移至半导体基材10中。
前述的图案化硬掩模20可以包含多层膜堆叠结构，包括第一硬掩模层14以和第二硬掩模层16，但不限于此。而且第二硬掩模层16位于第一硬掩模层14上。举例来说，第一硬掩模层14可以由多晶硅所构成，且其厚度约80纳米(nm)，第二硬掩模层16可以是由氧化硅所构成，且其厚度约80纳米(nm)。根据本发明优选实施例，在半导体基材10以及图案化硬掩模20间可以形成氧化垫层12。
参考图2，接着以图案化硬掩模20作为一蚀刻抵挡掩模，进行各向异性干蚀刻工艺，用来蚀刻被暴露出来的氧化垫层12以及半导体基材10，于存储器阵列区102形成多个密集的沟槽22，于外围区104形成至少一沟槽24。在形成沟槽22以及沟槽24后，将沟槽填充物，如高密度等离子体(HDP)氧化物，填入沟槽22以及沟槽24。然后，对半导体基材进行化学机械抛光工艺，而移除沟槽22以及沟槽24外的沟槽填充物，形成沟槽绝缘结构。
根据本发明优选实施例，沟槽24的深度约等于沟槽22的深度，所以本发明能够有效避免微负荷效应。在其它优选实施例中，沟槽24的深度甚至可以浅于沟槽22的深度。所以，位于外围区104内沟槽24的深度是可以被控制的。在存储器阵列区102内，各沟槽22均具有垂直侧壁轮廓。此外，蚀刻沟槽24的过程中，在外围区104内不会有高分子残留物，所以可以有效的避免遮蔽现象。另外，本发明另一优点在于增加掩模蚀刻选择比，故可以完整的维持硬掩模20的蚀刻后完整度。
根据本发明优选实施例，前述的各向异性干蚀刻工艺是利用脉冲式(pulsed)无氟碳化合物(fluorocarbon-free)等离子体。图3是本发明优选实施例的等离子体脉冲式输出模式。参考图3，x轴表示一蚀刻工艺从开始到结束所需的时间，y轴表示等离子体无线电频率(RF)功率源的输出功率(或以电压表示的偏压功率)。前述的等离子体RF功率源可以脉冲模式输出，例如实质300W至1000W的RF功率。换句话说，在蚀刻过程中，前述的等离子体RF功率源是以间断、非连续方式输出RF功率，来激活蚀刻气体。在单一工作循环的时间T内，包括一输出ON(开始)时段(或蚀刻段)t1以及一输出OFF(结束)时段(或钝化段)t2，所以使得等离子体的激活及产生被故意控制是周期性的，而非连续性的。在前述的输出ON时段，等离子体能够蚀刻基材表面的材料层，而在前述的输出OFF时段，则停止等离子体的激活及产生。此外，前述输出ON时段t1占工作循环的时间T的比例较佳被控制在20％至80％间。
除了上述的等离子体脉冲式输出模式外，本发明还结合了无氟碳化合物等离子体蚀刻，以高掩模蚀刻选择比蚀刻硅基材。根据本发明优选实施例，前述的无氟碳化合物等离子体蚀刻化学可包含六氟化硫(SF6)或三氟化氮(NF3)等蚀刻气体；氧气(O2)、溴化氢(HBr)或氧硫化碳(COS)等钝化气体；以及氦气(He)、氮气(N2)或氩气(Ar)等稀释气体，但不限于此。举例来说，根据本发明优选实施例，前述的无氟碳化合物等离子体蚀刻化学可以是由三氟化氮(NF3)蚀刻气体；氧气(O2)钝化气体；以及氮气(N2)稀释气体所组成。
根据上面的描述，本发明的主要技术特征在结合无氟碳化合物等离子体蚀刻以及应用图3中的等离子体脉冲式输出模式。举例来说，同时参考图1至图3，在单一工作循环的时段T中的输出ON时段(或蚀刻段)t1过程中，等离子体中的蚀刻气体三氟化氮NF3或由蚀刻气体三氟化氮NF3衍生的反应自由基成分可以蚀刻半导体基材10，同时，等离子体中的钝化气体氧气(O2)或由钝化气体氧气(O2)衍生的自由基可以轻微的氧化沟槽侧壁而避免侧向的、等向性的蚀刻。在输出OFF时段(或钝化段)t2，等离子体中的氮气(N2)或由氮气(N2)衍生的自由基可以钝化沟槽侧壁，以维持住沟槽侧壁垂直轮廓。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (8)
1.一种于半导体基材中蚀刻沟槽的方法，其特征在于包括：
在半导体基材上形成图案化硬掩模；及
进行等离子体蚀刻工艺，并且利用所述图案化硬掩模作为蚀刻抵挡掩模，在未被所述图案化硬掩模覆盖的所述半导体基材中蚀刻出沟槽，其中所述等离子体蚀刻工艺是使用无氟碳化合物等离子体蚀刻并且在等离子体脉冲式输出模式下进行蚀刻。
2.根据权利要求1所述的于半导体基材中蚀刻沟槽的方法，其特征在于所述的无氟碳化合物等离子体蚀刻包含有六氟化硫或三氟化氮的蚀刻气体；氧气、溴化氢或氧硫化碳的钝化气体；以及氦气、氮气或氩气的稀释气体。
3.根据权利要求1所述的于半导体基材中蚀刻沟槽的方法，其特征在于所述的无氟碳化合物等离子体蚀刻是由三氟化氮蚀刻气体；氧气钝化气体；以及氮气稀释气体组成。
4.根据权利要求1所述的于半导体基材中蚀刻沟槽的方法，其特征在于所述的等离子体脉冲式输出模式在单一工作循环的时间内，包括输出开始时段(或蚀刻段)以及输出停止时段(或钝化段)，使得等离子体被控制在周期性的激活和产生，而非连续性的激活和产生。
5.根据权利要求4所述的于半导体基材中蚀刻沟槽的方法，其特征在于所述的输出开始时段占工作循环时间的比例被控制在20％至80％间。
6.根据权利要求1所述的于半导体基材中蚀刻沟槽的方法，其特征在于所述的图案化硬掩模包含第一硬掩模层以及第二硬掩模层，且所述的第二硬掩模层位于所述第一硬掩模层上。
7.根据权利要求6所述的于半导体基材中蚀刻沟槽的方法，其特征在于所述的第一硬掩模层是由多晶硅构成。
8.根据权利要求6所述的于半导体基材中蚀刻沟槽的方法，其特征在于所述的第二硬掩模层是由氧化硅构成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/103,113 US20120289050A1 (en) | 2011-05-09 | 2011-05-09 | Method of etching trenches in a semiconductor substrate utilizing pulsed and fluorocarbon-free plasma |
| US13/103,113 | 2011-05-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102779728A true CN102779728A (zh) | 2012-11-14 |
Family
ID=47124599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011103299793A Pending CN102779728A (zh) | 2011-05-09 | 2011-10-26 | 利用脉冲式无氟碳化合物等离子体的沟槽蚀刻方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20120289050A1 (zh) |
| CN (1) | CN102779728A (zh) |
| TW (1) | TW201246356A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111864062A (zh) * | 2019-04-29 | 2020-10-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法以及阻变式存储器 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109997212B (zh) | 2016-11-29 | 2023-06-13 | 朗姆研究公司 | 在有机层蚀刻中生成竖直轮廓的方法 |
| CN108470710B (zh) | 2017-02-23 | 2019-09-17 | 联华电子股份有限公司 | 一种形成半导体存储装置的方法 |
| US10510883B2 (en) | 2017-11-28 | 2019-12-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Asymmetric source and drain structures in semiconductor devices |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5420067A (en) * | 1990-09-28 | 1995-05-30 | The United States Of America As Represented By The Secretary Of The Navy | Method of fabricatring sub-half-micron trenches and holes |
| US20030129840A1 (en) * | 2002-01-07 | 2003-07-10 | Ajay Kumar | Process for in-situ etching a hardmask stack |
| CN101153396A (zh) * | 2006-09-30 | 2008-04-02 | 中芯国际集成电路制造(上海)有限公司 | 等离子刻蚀方法和装置 |
-
2011
- 2011-05-09 US US13/103,113 patent/US20120289050A1/en not_active Abandoned
- 2011-06-20 TW TW100121455A patent/TW201246356A/zh unknown
- 2011-10-26 CN CN2011103299793A patent/CN102779728A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5420067A (en) * | 1990-09-28 | 1995-05-30 | The United States Of America As Represented By The Secretary Of The Navy | Method of fabricatring sub-half-micron trenches and holes |
| US20030129840A1 (en) * | 2002-01-07 | 2003-07-10 | Ajay Kumar | Process for in-situ etching a hardmask stack |
| CN101153396A (zh) * | 2006-09-30 | 2008-04-02 | 中芯国际集成电路制造(上海)有限公司 | 等离子刻蚀方法和装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111864062A (zh) * | 2019-04-29 | 2020-10-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法以及阻变式存储器 |
| CN111864062B (zh) * | 2019-04-29 | 2024-01-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法以及阻变式存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120289050A1 (en) | 2012-11-15 |
| TW201246356A (en) | 2012-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7344954B2 (en) | Method of manufacturing a capacitor deep trench and of etching a deep trench opening | |
| JP2008047921A (ja) | フラッシュメモリ素子の製造方法｛Ｍｅｔｈｏｄｏｆｍａｎｕｆａｃｔｕｒｉｎｇａｆｌａｓｈｍｅｍｏｒｙｄｅｖｉｃｅ｝ | |
| CN101471236A (zh) | 制造半导体器件的方法 | |
| CN103794475A (zh) | 自对准三重图形化方法 | |
| CN110211919B (zh) | 浅沟槽隔离结构的形成方法及半导体器件的形成方法 | |
| CN101546694A (zh) | 形成半导体器件的图案的方法 | |
| CN105097641B (zh) | 埋入式字线及其隔离结构的制造方法 | |
| JP2005276930A (ja) | 半導体装置およびその製造方法 | |
| CN102779728A (zh) | 利用脉冲式无氟碳化合物等离子体的沟槽蚀刻方法 | |
| CN111199911B (zh) | 浅沟槽隔离结构及其制作方法 | |
| CN102386127A (zh) | 制作半导体器件结构的方法 | |
| CN105226003B (zh) | 无深度负载效应的浅沟槽隔离结构的制备方法 | |
| US20080160766A1 (en) | Method for fabricating bulb-shaped recess pattern | |
| CN113871343A (zh) | 半导体结构及其形成方法 | |
| CN101118869A (zh) | 隔离结构的制造方法 | |
| CN105633021A (zh) | 半导体元件的制造方法 | |
| KR100714287B1 (ko) | 반도체 소자의 패턴 형성방법 | |
| JP2011114216A (ja) | 半導体装置の製造方法 | |
| CN104538366B (zh) | 一种或非门闪存存储器及其制作方法 | |
| KR101001149B1 (ko) | 수직 채널 트랜지스터의 제조 방법 | |
| US20080160742A1 (en) | Method for fabricating semiconductor device with recess gate | |
| KR100799133B1 (ko) | 반도체소자의 리세스게이트 제조 방법 | |
| CN100517648C (zh) | 用于蚀刻的系统和方法 | |
| CN100468702C (zh) | 制作深沟渠电容和蚀刻深沟渠开口的方法 | |
| US20070004152A1 (en) | Method for fabricating semiconductor device with step gated asymmetric recess |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20121114 |