CN101118869A - 隔离结构的制造方法 - Google Patents
隔离结构的制造方法 Download PDFInfo
- Publication number
- CN101118869A CN101118869A CNA2006101084194A CN200610108419A CN101118869A CN 101118869 A CN101118869 A CN 101118869A CN A2006101084194 A CNA2006101084194 A CN A2006101084194A CN 200610108419 A CN200610108419 A CN 200610108419A CN 101118869 A CN101118869 A CN 101118869A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- isolation structure
- manufacture method
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 117
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 54
- 238000002955 isolation Methods 0.000 title claims description 61
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 239000000463 material Substances 0.000 claims description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 230000015572 biosynthetic process Effects 0.000 claims description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- 238000004528 spin coating Methods 0.000 claims description 12
- 238000003701 mechanical milling Methods 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 9
- 239000003795 chemical substances by application Substances 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 238000005260 corrosion Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 3
- 238000000926 separation method Methods 0.000 abstract 2
- 230000008569 process Effects 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Landscapes
- Element Separation (AREA)
Abstract
一种隔离结构的制造方法，此方法为提供基底，基底包括图案稀疏区与图案密集区，且基底上已形成有一层硬掩模层，而硬掩模层与基底中已形成有多个沟槽。之后，在基底上形成一层介电层，填满这些沟槽且覆盖住基底，介电层在图案稀疏区上形成有凹陷。接着，在基底上形成一层掩模层，填满凹陷。以掩模层为掩模移除部分介电层后，移除掩模层。继而以硬掩模层为终止层，移除部分介电层，以形成多个隔离结构。
Description
技术领域
本发明涉及一种半导体结构的制造方法，特别是涉及一种隔离结构的制造方法。
背景技术
在各种非挥发性存储器产品中，具有可进行多次数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失之优点的可电抹除且可程序只读存储器(EEPROM)，已成为个人计算机和电子设备所广泛采用的一种非挥发性存储器。
而随着集成电路的迅速发展，为强化元件速度与功能，必须持续不断地提高元件的集成度(integrity)，存储器每一个存储单元所占的面积因而必须缩减，元件的线宽同样也随之缩小。
为了适应存储器元件的设计，一般来说，在基底上形成隔离结构的时候，由于基底的存储单元区的图案较密集，周边电路区的图案较稀疏，因此，在蚀刻沟槽以形成隔离结构的过程中，周边电路区的沟槽图案密度会比存储单元区的沟槽图案密度小。如此一来，填入沟槽中的二氧化硅会在基底上形成高低不平的轮廓，这会导致二氧化硅残留在存储单元区之上，而无法经由化学机械研磨工艺来移除，造成后续工艺上的麻烦。
美国专利US 6372605揭示了一种浅沟槽隔离结构工艺，在二氧化硅形成之后，加入一道反相(reverse tone)光掩模的光刻蚀刻工艺，以减轻二氧化硅高低落差的问题，进而缩短化学机械研磨工艺所需进行的时间，并提高二氧化硅层的表面平坦度(planarity)。
然而，此反相(reverse tone)光掩模的光刻蚀刻工艺的进行，因步骤繁琐，势必会拉长整个晶片的工艺时间。而且，尚另有图案对准(alignment)的问题，会使得隔离结构的工艺复杂化，而导致制造成本提高以及产量下降。
发明内容
鉴于此，本发明的目的就是提供一种隔离结构的制造方法，可以节省一道光刻工艺，缩短工艺时间。
本发明的另一目的是提供一种隔离结构的制造方法，可以缩短平坦化工艺进行的时间，并能够提高平坦化工艺的效用(performance)。
本发明提出一种隔离结构的制造方法，此方法为提供基底，基底包括图案稀疏区与图案密集区，且基底上已形成有一层硬掩模层，而硬掩模层与基底中已形成有多个沟槽。之后，在基底上形成一层介电层，填满这些沟槽且覆盖住基底，介电层在图案稀疏区上形成有凹陷。接着，在基底上形成一层掩模层，填满凹陷。以掩模层为掩模，移除部分介电层。再移除掩模层。继而以硬掩模层为终止层，移除部分介电层，以形成多个隔离结构。
依照本发明实施例的隔离结构的制造方法，其中掩模层的形成方法包括旋转涂布法。
依照本发明实施例的隔离结构的制造方法，其中掩模层为光致抗蚀剂层。
依照本发明实施例的隔离结构的制造方法，其中掩模层的形成方法包括先以旋转涂布法在基底上形成一层掩模材料层，覆盖住基底且填满凹陷，然后回蚀刻掩模材料层，留下位于凹陷中的掩模材料层。
依照本发明实施例的隔离结构的制造方法，其中掩模层的材料包括旋涂式介电材料(Spin-On Dielectric，SOD)。
依照本发明实施例的隔离结构的制造方法，其中以掩模层为掩模，移除部分介电层的方法包括回蚀刻法。
依照本发明实施例的隔离结构的制造方法，其中移除部分介电层，形成这些隔离结构的方法包括化学机械研磨工艺。
依照本发明实施例的隔离结构的制造方法，其中介电层的形成方法包括高密度等离子化学气相沉积法。
依照本发明实施例的隔离结构的制造方法，其中图案稀疏区为周边电路区，图案密集区为存储单元区。
依照本发明实施例的隔离结构的制造方法，其中硬掩模层的材料包括氮化硅。
依照本发明实施例的隔离结构的制造方法，其中介电层的材料包括氧化硅。
本发明提出另一种隔离结构的制造方法，先提供基底，基底包括图案稀疏区与图案密集区。在基底上形成一层硬掩模层，并于硬掩模层与基底中形成多个沟槽。之后在基底上形成一层介电层，介电层填满这些沟槽且覆盖住基底，且介电层在图案稀疏区上形成凹陷。接着，在基底上形成一层光致抗蚀剂层，填满凹陷。再以光致抗蚀剂层为掩模，回蚀刻部分介电层。然后移除光致抗蚀剂层，并且以硬掩模层为终止层，平坦化介电层，以形成多个隔离结构。
依照本发明实施例的隔离结构的制造方法，其中光致抗蚀剂层的形成方法包括旋转涂布法。
依照本发明实施例的隔离结构的制造方法，其中光致抗蚀剂层的形成方法是先以旋转涂布法在基底上形成一层光致抗蚀剂材料层，光致抗蚀剂材料层覆盖住基底且填满凹陷。之后回蚀刻光致抗蚀剂材料层，留下位于凹陷中的光致抗蚀剂材料层。
依照本发明实施例的隔离结构的制造方法，其中以光致抗蚀剂层为掩模，移除部分介电层的方法包括回蚀刻法。
依照本发明实施例的隔离结构的制造方法，其中平坦化介电层的方法包括化学机械研磨工艺。
依照本发明实施例的隔离结构的制造方法，其中介电层的形成方法包括高密度等离子化学气相沉积法。
依照本发明实施例的隔离结构的制造方法，其中图案稀疏区为周边电路区，图案密集区为存储单元区。
依照本发明实施例的隔离结构的制造方法，其中硬掩模层的材料包括氮化硅。
依照本发明实施例的隔离结构的制造方法，其中介电层的材料包括氧化硅。
本发明因采用在图案稀疏区上的介电层凹陷处，填满掩模层，并以此掩模层为掩模，回蚀刻介电层，所以无须使用另外的光掩模，可以大大地降低工艺的复杂度，并且缩短制造流程。再者，本发明提出的隔离结构的制造方法，可以减轻介电层在图案稀疏区与图案密集区的高度落差，减少后续化学机械研磨工艺所需要进行的时间，并使得介电层残留在硬掩模层上的机率下降。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举实施例，并结合附图式，作详细说明如下。
附图说明
图1A至图1F是展示依照本发明的实施例的隔离结构的制造流程剖面图。
简单符号说明
100：基底
103：图案稀疏区
105：图案密集区
107：衬层
109：多晶硅层
110：硬掩模层
120：沟槽
130：介电层
133：凹陷
140：掩模材料层
140a：掩模层
150：隔离结构
具体实施方式
图1A至图1F是展示本发明实施例的一种隔离结构的制造流程剖面图。
请参照图1A，此制造方法例如是先提供基底100，基底100包括图案稀疏区103与图案密集区105。基底100例如是硅基底，图案稀疏区103例如是周边电路区，图案密集区105例如是存储单元区。基底100上已形成有硬掩模层110，硬掩模层110的材料例如是氮化硅、碳化硅或氮碳化硅，其形成方法例如是化学气相沉积法。硬掩模层110与基底100之间还可以形成有一层衬层107与一层多晶硅层109。衬层107的材料例如是氧化硅，其形成方法例如是化学气相沉积法或热氧化法。多晶硅层109的形成方法例如是化学气相沉积法。
之后，在硬掩模层110与基底100中形成多个沟槽120。沟槽120的形成方法例如是利用光刻蚀刻工艺，移除部分硬掩模层110与基底100而形成沟槽120。值得一提的是，由于图案密集区105与图案稀疏区103上具有不同的元件设计需求，图案稀疏区103中的沟槽120例如是较图案密集区105中的沟槽120宽而深，且图案稀疏区103中的沟槽120图案较为分散，即，图案稀疏区103中的沟槽120的图案密度小于图案密集区105中的沟槽120的图案密度。
之后，在基底100上形成介电层130，介电层130填满这些沟槽120且覆盖住基底100，介电层130的材料例如是氧化硅，其形成方法例如是高密度等离子化学气相沉积法。介电层130在图案稀疏区103上产生有凹陷133。凹陷133的形成是由于图案稀疏区103中的沟槽120图案密度较低，且此区域的沟槽120深度、宽度较大，因此介电层130在填入表面高底不平的基底100时，便会在图案稀疏区103上形成这些凹陷133。
继而，请参照图1B，在基底100上形成一层表面平坦的掩模材料层140，覆盖住基底100，并填满凹陷133。掩模材料层140例如是以旋转涂布法所形成的，其例如是光致抗蚀剂层，或是其它旋涂式介电材料(Spin-OnDielectric，SOD)，如HSQ、MSQ、Cyclotenec或有机材料等，掩模材料层140与介电层130具有不同的蚀刻选择比。
接着，请参照图1C，回蚀刻掩模材料层140，形成位于凹陷133中的掩模层140a。回蚀刻掩模材料层140的方法例如是湿式蚀刻法或干式蚀刻法。在实施例中，掩模材料层140为光致抗蚀剂层，其例如是以湿式去光致抗蚀剂与干式去光致抗蚀剂的方式回蚀刻之。
然后，请参照图1D，以掩模层140a为掩模，移除部分介电层130。移除部分介电层130的方法例如是回蚀刻法，将掩模层140a未覆盖住的部分介电层130移除。
之后，请参照图1E，移除掩模层140a。移除掩模层140a的方法例如是干式蚀刻法或湿式蚀刻法。在实施例中，掩模层140a为光致抗蚀剂层，移除掩模层140a的方法例如是干式去光致抗蚀剂或湿式去光致抗蚀剂。
接下来，请参照图1F，以硬掩模层110为终止层，移除部分该介电层130。此步骤将介电层130平坦化，而在沟槽120中形成隔离结构150。移除的方法例如是化学机械研磨法，平坦化介电层130的表面。
上述隔离结构的制造方法中，在介电层130的凹陷133中填入掩模层140a，并且以此掩模层140a为掩模，先移除部分介电层130，缩小介电层130的高低落差。此方法无须使用到额外的光掩模即可进行，可以大幅缩减工艺的复杂度，并缩短工艺时间，进而提高产量。
此外，由于介电层130的高低落差缩小了，如此一来，还可以缩短后续介电层130的平坦化工艺，如化学机械研磨工艺，所需进行的时间。且得以降低硬掩模层110上残留介电层130的几率，提高化学机械研磨工艺的效用(performance)。
虽然本发明已以实施例揭示如上，然而其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，可对其进行些许得更动与修改，因此本发明的保护范围以所附权利要求所界定的为准。
Claims (20)
1.一种隔离结构的制造方法，包括：
提供基底，该基底包括图案稀疏区与图案密集区，且该基底上已形成有硬掩模层；
在该硬掩模层与该基底中形成多个沟槽，其中，该图案密集区中的该沟槽的图案密度高于该图案稀疏区中的该沟槽的图案密度；
在该基底上形成介电层，该介电层填满该沟槽且覆盖住该基底，该介电层在该图案稀疏区上形成有凹陷；
在该基底上形成掩模层，填满该凹陷；
以该掩模层为掩模，移除部分该介电层；
移除该掩模层；
以该硬掩模层为终止层，移除部分该介电层，以形成多个隔离结构。
2.如权利要求1所述的隔离结构的制造方法，其中该掩模层的形成方法包括旋转涂布法。
3.如权利要求1所述的隔离结构的制造方法，其中该掩模层包括光致抗蚀剂层。
4.如权利要求1所述的隔离结构的制造方法，其中该掩模层的形成方法包括：
以旋转涂布法在该基底上形成掩模材料层，该掩模材料层覆盖住该基底且填满该凹陷；并且
回蚀刻该掩模材料层，留下位于该凹陷中的该掩模材料层。
5.如权利要求1所述的隔离结构的制造方法，其中该掩模层的材料包括旋涂式介电材料。
6.如权利要求1所述的隔离结构的制造方法，其中以该掩模层为掩模，移除部分该介电层的方法包括回蚀刻法。
7.如权利要求1所述的隔离结构的制造方法，其中移除部分该介电层，形成该隔离结构的方法包括化学机械研磨工艺。
8.如权利要求1所述的隔离结构的制造方法，其中该介电层的形成方法包括高密度等离子化学气相沉积法。
9.如权利要求1所述的隔离结构的制造方法，其中该图案稀疏区为周边电路区，该图案密集区为存储单元区。
10.如权利要求1所述的隔离结构的制造方法，其中该硬掩模层的材料包括氮化硅。
11.如权利要求1所述的隔离结构的制造方法，其中该介电层的材料包括氧化硅。
12.一种隔离结构的制造方法，包括：
提供基底，该基底包括图案稀疏区与图案密集区；
在该基底上形成硬掩模层；
在该硬掩模层与该基底中形成多个沟槽；
在该基底上形成介电层，该介电层填满该沟槽且覆盖住该基底，且该介电层在该图案稀疏区上形成凹陷；
在该基底上形成光致抗蚀剂层，填满该凹陷；
以该光致抗蚀剂层为掩模，回蚀刻部分该介电层；
移除该光致抗蚀剂层；
以该硬掩模层为终止层，平坦化该介电层，以形成多个隔离结构
13.如权利要求12所述的隔离结构的制造方法，其中该光致抗蚀剂层的形成方法包括旋转涂布法。
14.如权利要求12所述的隔离结构的制造方法，其中该光致抗蚀剂层的形成方法包括：
以旋转涂布法在该基底上形成光致抗蚀剂材料层，光致抗蚀剂材料层覆盖住该基底，且填满该凹陷；并且
回蚀刻该光致抗蚀剂材料层，留下位于该凹陷中的该光致抗蚀剂材料层。
15.如权利要求12所述的隔离结构的制造方法，其中以该光致抗蚀剂层为掩模，移除部分该介电层的方法包括回蚀刻法。
16.如权利要求12所述的隔离结构的制造方法，其中平坦化该介电层的方法包括化学机械研磨工艺。
17.如权利要求12所述的隔离结构的制造方法，其中该介电层的形成方法包括高密度等离子化学气相沉积法。
18.如权利要求12所述的隔离结构的制造方法，其中该图案稀疏区为周边电路区，该图案密集区为存储单元区。
19.如权利要求12所述的隔离结构的制造方法，其中该硬掩模层的材料包括氮化硅。
20.如权利要求12所述的隔离结构的制造方法，其中该介电层的材料包括氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2006101084194A CN101118869A (zh) | 2006-08-02 | 2006-08-02 | 隔离结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2006101084194A CN101118869A (zh) | 2006-08-02 | 2006-08-02 | 隔离结构的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101118869A true CN101118869A (zh) | 2008-02-06 |
Family
ID=39054898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006101084194A Pending CN101118869A (zh) | 2006-08-02 | 2006-08-02 | 隔离结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101118869A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103872049A (zh) * | 2012-12-17 | 2014-06-18 | 旺宏电子股份有限公司 | 半导体装置及半导体装置的制造方法 |
| CN106098732A (zh) * | 2015-05-01 | 2016-11-09 | 精工爱普生株式会社 | 电光装置及其制造方法、电子设备 |
| CN104124194B (zh) * | 2013-04-28 | 2016-12-28 | 中芯国际集成电路制造(上海)有限公司 | 沟槽的形成方法 |
| CN108735585A (zh) * | 2017-04-17 | 2018-11-02 | 联华电子股份有限公司 | 掩模图案的制作方法 |
| CN109494187A (zh) * | 2017-09-08 | 2019-03-19 | 联华电子股份有限公司 | 半导体结构的制作方法 |
-
2006
- 2006-08-02 CN CNA2006101084194A patent/CN101118869A/zh active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103872049A (zh) * | 2012-12-17 | 2014-06-18 | 旺宏电子股份有限公司 | 半导体装置及半导体装置的制造方法 |
| CN104124194B (zh) * | 2013-04-28 | 2016-12-28 | 中芯国际集成电路制造(上海)有限公司 | 沟槽的形成方法 |
| CN106098732A (zh) * | 2015-05-01 | 2016-11-09 | 精工爱普生株式会社 | 电光装置及其制造方法、电子设备 |
| CN106098732B (zh) * | 2015-05-01 | 2021-07-20 | 精工爱普生株式会社 | 电光装置及其制造方法、电子设备 |
| CN108735585A (zh) * | 2017-04-17 | 2018-11-02 | 联华电子股份有限公司 | 掩模图案的制作方法 |
| CN108735585B (zh) * | 2017-04-17 | 2019-06-28 | 联华电子股份有限公司 | 掩模图案的制作方法 |
| CN109494187A (zh) * | 2017-09-08 | 2019-03-19 | 联华电子股份有限公司 | 半导体结构的制作方法 |
| CN109494187B (zh) * | 2017-09-08 | 2020-09-15 | 联华电子股份有限公司 | 半导体结构的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100539067C (zh) | 制造半导体装置的方法 | |
| KR101149632B1 (ko) | 반도체 구조물, 다중 라인 형성 방법, 및 단일 포토마스크로 고밀도 구조 및 저밀도 구조를 형성하는 방법 | |
| KR100880323B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| JP4921723B2 (ja) | 半導体装置の製造方法 | |
| JP2008066689A (ja) | 半導体素子の製造方法 | |
| JP2007305970A (ja) | 集積回路パターンの形成方法 | |
| CN109326596A (zh) | 具有电容连接垫的半导体结构与电容连接垫的制作方法 | |
| CN101118869A (zh) | 隔离结构的制造方法 | |
| US7601589B2 (en) | Method of manufacturing flash memory device | |
| KR100476404B1 (ko) | 반도체 장치의 제조 방법 | |
| CN101441996A (zh) | 硬掩膜层的形成方法及刻蚀方法 | |
| US7122443B2 (en) | Method of fabricating flash memory device | |
| CN101192011B (zh) | 用于自对准蚀刻的系统和方法 | |
| US6468862B1 (en) | High capacitive-coupling ratio of stacked-gate flash memory having high mechanical strength floating gate | |
| CN102779728A (zh) | 利用脉冲式无氟碳化合物等离子体的沟槽蚀刻方法 | |
| CN102412187A (zh) | 一种侧墙硬掩模接触孔/通孔刻蚀技术 | |
| KR20050066879A (ko) | 트랜치 아이솔레이션을 갖는 플래시 메모리 소자의 제조방법 | |
| US7381652B2 (en) | Method of manufacturing flash memory device | |
| CN100437974C (zh) | 导线的制造方法以及缩小导线与图案间距的方法 | |
| KR100591150B1 (ko) | 트랜치 아이솔레이션을 갖는 플래시 메모리 소자의 제조방법 | |
| KR20100078261A (ko) | 플래시 메모리 소자의 제조방법 | |
| KR100971206B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100590378B1 (ko) | 플래쉬 메모리 소자 제조방법 | |
| KR100429569B1 (ko) | 반도체 메모리 소자의 캐패시터 제조방법 | |
| KR20060068224A (ko) | 플래쉬 메모리 소자의 소자 분리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| AD01 | Patent right deemed abandoned | ||
| C20 | Patent right or utility model deemed to be abandoned or is abandoned |