KR20060068224A - 플래쉬 메모리 소자의 소자 분리막 형성 방법 - Google Patents
플래쉬 메모리 소자의 소자 분리막 형성 방법 Download PDFInfo
- Publication number
- KR20060068224A KR20060068224A KR1020040106859A KR20040106859A KR20060068224A KR 20060068224 A KR20060068224 A KR 20060068224A KR 1020040106859 A KR1020040106859 A KR 1020040106859A KR 20040106859 A KR20040106859 A KR 20040106859A KR 20060068224 A KR20060068224 A KR 20060068224A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- region
- pattern density
- trench
- etching
- Prior art date
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000005530 etching Methods 0.000 claims abstract description 19
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 4
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 5
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 abstract description 13
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000007517 polishing process Methods 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
Abstract
본 발명은 플래쉬 메모리 소자의 소자 분리막 형성 방법에 관한 것으로, SA-STI(Self Align Shallow Trench Isolation) 공정을 이용한 소자 분리막 형성 공정에서 패턴 밀도가 조밀한 셀 영역의 트렌치를 매립하기 위해 형성된 산화막을 선택적으로 식각함으로써 패턴 밀도가 조대한 주변 회로 영역의 소자 분리막의 유효 높이가 패턴 밀도가 조밀한 셀 영역의 소자 분리막 유효 높이보다 높거나 같도록 하여 스탠바이 누설 전류에 의한 페일을 기존의 15∼20%에서 5% 이하로 감소시켜 소자의 수율을 향상시킬 수 있는 플래쉬 메모리 소자의 소자 분리막 형성 방법이 제시된다.
SA-STI, 소자 분리막, 유효 높이, 스탠바이 누설 전류
Description
도 1(a) 내지 도 1(d)는 본 발명의 일 실시 예에 따른 플래쉬 메모리 소자의 소자 분리막 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 반도체 기판 12 : 터널 산화막
13 : 폴리실리콘막 14 : 패드 산화막
15 : 패드 질화막 16 : 산화막
17 : 감광막 16a : 소자 분리막
본 발명은 플래쉬 메모리 소자의 소자 분리막 형성 방법에 관한 것으로, 특 히 SA-STI(Self Align Shallow Trench Isolation) 공정을 이용한 소자 분리막 형성 공정에서 패턴 밀도가 조밀한 셀 영역의 소자 분리막의 유효 높이보다 패턴 밀도가 조대한 주변 회로 영역의 소자 분리막의 유효 높이를 높게 하는 플래쉬 메모리 소자의 소자 분리막 형성 방법에 관한 것이다.
NAND형 플래쉬 메모리 소자의 제조 공정에서 소자 분리막은 주로 SA-STI(Self Align Shallow Trench Isolation) 공정을 이용하여 형성한다. SA-STI 공정을 이용한 소자 분리막 형성 방법은 반도체 기판 상부에 터널 산화막, 제 1 폴리실리콘막, 패드 산화막 및 패드 질화막을 적층한 후 소자 분리 마스크를 이용한 식각 공정으로 상기 막들 및 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성한 후 절연막을 매립하고, 연마 공정을 실시하여 소자 분리막을 형성한다.
그런데, SA-STI 공정으로 형성된 소자 분리막의 유효 높이(effective height)는 패턴 밀도에 따라 다른데, 패턴 밀도가 조밀한 셀 영역의 소자 분리막의 유효 높이가 패턴 밀도가 조대한 주변 회로 영역의 소자 분리막의 유효 높이보다 높게 된다. 이는 절연막의 연마 공정에서 연마 정도에 따라 발생되는데, 상대적으로 폭이 넓게 형성되는 주변 회로 영역의 연마량이 셀 영역의 연마량보다 많기 때문에 발생하는 것으로, 주변 회로 영역의 절연막이 과도 연마되어 터널 산화막 및 그 하부의 반도체 기판이 노출될 수도 있다. 이렇게 되면 후속 공정으로 형성되는 제 2 폴리실리콘막과 반도체 기판이 단락(short)되고, 이로 인하여 프로그램, 소거, 독출등의 동작을 실시하지 않는 스탠바이 상태에서 누설 전류가 과도하게 흘러 소자의 불량을 유발하게 된다.
패턴 밀도가 조대한 주변 회로 영역의 소자 분리막의 유효 높이를 높이기 위해 전체적으로 유효 높이를 높일 수도 있으나, 이 경우 패턴 밀도가 조밀한 셀 영역의 소자 분리막의 유효 높이가 너무 높아 셀간 게이트 브리지(bridge)가 발생할 수도 있다. 즉, 전체적으로 소자 분리막의 유효 높이가 높으면 셀의 브리지로 인해 소자 동작시 페일이 발생되고, 주변 회로 영역의 소자 분리막의 유효 높이가 낮으면 스탠바이 누설 전류에 의한 페일이 발생된다.
본 발명의 목적은 주변 회로 영역의 소자 분리막의 유효 높이를 셀 영역의 소자 분리막의 유효 높이와 같거나 더 높게 하여 스탠바이 누설 전류를 개선할 수 있는 플래쉬 메모리 소자의 소자 분리막 형성 방법을 제공하는데 있다.
본 발명의 일 실시 예에 따른 플래쉬 메모리 소자의 소자 분리막 형성 방법은 패턴 밀도가 조밀한 영역과 패턴 밀도가 조대한 영역이 확정된 반도체 기판 상부에 터널 산화막, 폴리실리콘막 및 하드 마스크막을 형성하는 단계; 소자 분리 마스크를 이용한 식각 공정으로 상기 막들을 식각하고 상기 반도체 기판을 소정 깊이로 식각하여 다수의 트렌치를 형성하는 단계; 상기 트렌치 내측벽에 월 산화막을 형성한 후 상기 트렌치가 매립되도록 전체 구조 상부에 산화막을 형성하는 단계; 상기 하드 마스크막이 노출되도록 상기 산화막을 연마하는 단계; 상기 패턴 밀도가 조밀한 영역에 형성된 상기 산화막을 소정 두께 식각하는 단계; 및 상기 하드 마스크막을 제거하여 소자 분리막을 형성하는 단계를 포함한다.
상기 패턴 밀도가 조대한 영역에 형성되는 상기 트렌치는 상기 패턴 밀도가 조밀한 영역에 형성되는 상기 트렌치보다 폭 또는 깊이가 더 크게 형성된다.
상기 패턴 밀도가 조대한 영역의 상기 트렌치에 매립된 상기 산화막은 상기 패턴 밀도가 조밀한 영역의 상기 트렌치에 매립된 상기 산화막보다 낮게 형성된다.
상기 패턴 밀도가 조밀한 영역에 형성된 상기 산화막은 CHF3, CF4등의 불소(F)계 가스에 O2 및 Ar을 첨가한 혼합 가스의 플라즈마를 이용하여 식각한다.
상기 패턴 밀도가 조밀한 영역에 형성된 상기 산화막은 HF 또는 BOE 용액을 이용하여 식각한다.
상기 패턴 밀도가 조밀한 영역에 형성된 상기 산화막은 약 500Å의 두께로 제거되도록 식각한다.
상기 패턴 밀도가 조밀한 영역에 형성된 상기 산화막을 제거하기 이전에 상기 패턴 밀도가 조밀한 영역에 잔류하는 감광막을 제거하는 단계를 더 포함한다.
상기 감광막은 O2 또는 O2와 CF4의 혼합 가스의 플라즈마를 이용하여 제거한다.
상기 감광막은 200 내지 500Å의 두께로 제거되도록 한다.
상기 패턴 밀도가 조밀한 영역에 형성된 산화막을 식각한 후 상기 산화막을 전체적으로 소정 두께 전면 식각하는 단계를 더 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
도 1(a) 내지 도 1(d)는 본 발명의 일 실시 예에 따른 플래쉬 메모리 소자의 소자 분리막 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도로서, SA-STI 공정을 이용하는 NAND형 플래쉬 메모리 소자의 소자 분리막 형성 방법을 설명하기 위한 것이다.
도 1(a)를 참조하면, 패턴 밀도가 조밀한 영역, 예컨데 셀 영역(A)과 패턴 밀도가 조대한 영역, 예컨데 주변 회로 영역(B)이 확정된 반도체 기판(11) 상부에 터널 산화막(12), 폴리실리콘막(13), 패드 산화막(14) 및 패드 질화막(15)을 적층한 후 소자 분리 마스크를 이용한 식각 공정으로 상기 막들 및 반도체 기판(11)을 소정 깊이로 식각하여 트렌치를 형성한다. 이때, 셀 영역(A)에 형성된 트렌치의 폭 또는 깊이보다 주변 회로 영역(B)에 형성되는 트렌치의 폭 또는 깊이가 더 크게 형성된다. 산화 공정을 실시하여 트렌치 내측벽에 월 산화막을 형성하고, 트렌치가 매립되도록 전체 구조 상부에 산화막(16)을 형성한 후 패드 질화막(15)이 노출될 때까지 연마 공정을 실시한다. 그런데, 주변 회로 영역(B)에 형성된 트렌치는 셀 영역(A)에 형성된 트렌치보다 폭이 넓게 형성되기 때문에 산화막(16)을 형성한 후 연마 공정에서 산화막(16)이 과도 연마되어 주변 회로 영역(B)의 산화막(16) 높이가 더 낮게 된다.
도 1(b)를 참조하면, 전체 구조 상부에 감광막(17)을 형성한 후 셀 영역(A)이 노출되도록 패터닝한다. 패터닝된 감광막(17)을 마스크로 셀 영역(A)의 산화막(16)을 식각한다. 여기서, 식각 공정은 플라즈마를 이용한 건식 식각 공정이나 HF 또는 BOE 용액을 이용한 습식 식각 공정으로 실시하며, 약 500Å의 두께로 산화막(16)이 제거되도록 실시한다. 여기서, 건식 식각 공정은 CHF3, CF4등의 불소(F)계 가스에 O2 및 Ar을 첨가한 혼합 가스를 이용하여 실시한다. 또한, 습식 식각 공정을 실시하기 이전에 셀 영역(A)에 잔류하는 감광막(17)을 제거하는 공정을 실시하는데, O2 또는 O2와 CF4의 혼합 가스의 플라즈마를 이용하여 실시한다. 한편, 감광막(17) 제거 공정은 200∼500Å의 두께로 감광막이 제거되도록 실시한다.
도 1(c)를 참조하면, 감광막(17)을 제거한 후 전면 식각 공정으로 산화막(16)을 식각한다. 이에 의해 주변 회로 영역(B)의 산화막(16) 높이는 셀 영역(A)의 산화막(16) 높이보다 높거나 같게 된다.
도 1(d)를 참조하면, 핫 인산을 이용하여 패드 질화막(15)을 제거한 후 패드 산화막(14)을 제거하여 소자 분리막(16a)을 형성한다.
상술한 바와 같이 본 발명에 의하면 셀 영역의 트렌치가 매립되도록 형성된 산화막을 선택적으로 식각함으로써 주변 회로 영역의 소자 분리막 유효 높이가 셀 영역의 소자 분리막 유효 높이보다 높거나 같도록 하여 스탠바이 누설 전류에 의한 페일을 기존의 15∼20%에서 5% 이하로 감소시켜 소자의 수율을 향상시킬 수 있다.
Claims (10)
- 패턴 밀도가 조밀한 영역과 패턴 밀도가 조대한 영역이 확정된 반도체 기판 상부에 터널 산화막, 폴리실리콘막 및 하드 마스크막을 형성하는 단계;소자 분리 마스크를 이용한 식각 공정으로 상기 막들을 식각하고 상기 반도체 기판을 소정 깊이로 식각하여 다수의 트렌치를 형성하는 단계;상기 트렌치 내측벽에 월 산화막을 형성한 후 상기 트렌치가 매립되도록 전체 구조 상부에 산화막을 형성하는 단계;상기 하드 마스크막이 노출되도록 상기 산화막을 연마하는 단계;상기 패턴 밀도가 조밀한 영역에 형성된 상기 산화막을 소정 두께 식각하는 단계; 및상기 하드 마스크막을 제거하여 소자 분리막을 형성하는 단계를 포함하는 플래쉬 메모리 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서, 상기 패턴 밀도가 조대한 영역에 형성되는 상기 트렌치는 상기 패턴 밀도가 조밀한 영역에 형성되는 상기 트렌치보다 폭 또는 깊이가 더 크게 형성되는 플래쉬 메모리 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서, 상기 패턴 밀도가 조대한 영역의 상기 트렌치에 매립된 상기 산화막은 상기 패턴 밀도가 조밀한 영역의 상기 트렌치에 매립된 상기 산화막보다 낮게 형성되는 플래쉬 메모리 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서, 상기 패턴 밀도가 조밀한 영역에 형성된 상기 산화막은 CHF3, CF4등의 불소(F)계 가스에 O2 및 Ar을 첨가한 혼합 가스의 플라즈마를 이용하여 식각하는 플래쉬 메모리 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서, 상기 패턴 밀도가 조밀한 영역에 형성된 상기 산화막은 HF 또는 BOE 용액을 이용하여 식각하는 플래쉬 메모리 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서, 상기 패턴 밀도가 조밀한 영역에 형성된 상기 산화막은 약 500Å의 두께로 제거되도록 식각하는 플래쉬 메모리 소자의 소자 분리막 형성 방법.
- 제 1 항 또는 제 5 항에 있어서, 상기 패턴 밀도가 조밀한 영역에 형성된 상기 산화막을 제거하기 이전에 상기 패턴 밀도가 조밀한 영역에 잔류하는 감광막을 제거하는 단계를 더 포함하는 플래쉬 메모리 소자의 소자 분리막 형성 방법.
- 제 7 항에 있어서, 상기 감광막은 O2 또는 O2와 CF4의 혼합 가스의 플라즈마를 이용하여 제거하는 플래쉬 메모리 소자의 소자 분리막 형성 방법.
- 제 7 항에 있어서, 상기 감광막은 200 내지 500Å의 두께로 제거되도록 하는 플래쉬 메모리 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서, 상기 패턴 밀도가 조밀한 영역에 형성된 산화막을 식각한 후 상기 산화막을 전체적으로 소정 두께 전면 식각하는 단계를 더 포함하는 플래쉬 메모리 소자의 소자 분리막 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040106859A KR20060068224A (ko) | 2004-12-16 | 2004-12-16 | 플래쉬 메모리 소자의 소자 분리막 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040106859A KR20060068224A (ko) | 2004-12-16 | 2004-12-16 | 플래쉬 메모리 소자의 소자 분리막 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060068224A true KR20060068224A (ko) | 2006-06-21 |
Family
ID=37162560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040106859A KR20060068224A (ko) | 2004-12-16 | 2004-12-16 | 플래쉬 메모리 소자의 소자 분리막 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060068224A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100945228B1 (ko) * | 2006-12-27 | 2010-03-03 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 제조방법 |
| KR100967025B1 (ko) * | 2008-01-14 | 2010-06-30 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
-
2004
- 2004-12-16 KR KR1020040106859A patent/KR20060068224A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100945228B1 (ko) * | 2006-12-27 | 2010-03-03 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 제조방법 |
| KR100967025B1 (ko) * | 2008-01-14 | 2010-06-30 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007180482A (ja) | フラッシュメモリ素子の製造方法 | |
| KR100741876B1 (ko) | 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법 | |
| US7413960B2 (en) | Method of forming floating gate electrode in flash memory device | |
| KR100575339B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| JP2007081367A (ja) | フラッシュメモリ素子の製造方法 | |
| JP2009200464A (ja) | フラッシュメモリ素子及びその製造方法 | |
| KR100676598B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100613278B1 (ko) | 트랜치 아이솔레이션을 갖는 불휘발성 메모리 소자의 제조방법 | |
| KR100898674B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100672138B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR20060068224A (ko) | 플래쉬 메모리 소자의 소자 분리막 형성 방법 | |
| KR100642461B1 (ko) | 플래쉬 메모리소자의 소자분리막 형성방법 | |
| KR20060075442A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR20060124858A (ko) | 플래시 메모리 소자의 게이트 전극 형성 방법 | |
| KR100958632B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100870293B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20010064598A (ko) | 플래시 메모리 장치의 필드 절연막 형성 방법 | |
| KR100788588B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR100984854B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100784078B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| KR20080038851A (ko) | 플래시 메모리 소자의 제조방법 | |
| KR100650815B1 (ko) | 플래쉬 메모리소자의 소자분리막 형성방법 | |
| KR20080060553A (ko) | 비휘발성 메모리 소자의 제조방법 | |
| KR20080060596A (ko) | 반도체 소자의 액티브 영역 형성 방법 | |
| KR20060068225A (ko) | 플래쉬 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |