KR20080060553A - 비휘발성 메모리 소자의 제조방법 - Google Patents

비휘발성 메모리 소자의 제조방법 Download PDF

Info

Publication number
KR20080060553A
KR20080060553A KR1020060134802A KR20060134802A KR20080060553A KR 20080060553 A KR20080060553 A KR 20080060553A KR 1020060134802 A KR1020060134802 A KR 1020060134802A KR 20060134802 A KR20060134802 A KR 20060134802A KR 20080060553 A KR20080060553 A KR 20080060553A
Authority
KR
South Korea
Prior art keywords
layer
film
conductive
memory device
conductive film
Prior art date
Application number
KR1020060134802A
Other languages
English (en)
Inventor
권우준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060134802A priority Critical patent/KR20080060553A/ko
Publication of KR20080060553A publication Critical patent/KR20080060553A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 활성 영역에는 게이트 절연막 및 제1 도전막이 형성되고, 소자 분리 영역에는 상기 제1 도전막보다 높게 돌출된 소자 분리막이 형성된 반도체 기판이 제공되는 단계, 제1 도전막 및 소자 분리막의 표면을 따라 제2 도전막을 형성하는 단계, 제2 도전막 상부의 소자 분리막 사이에 식각 보호막을 형성하는 단계, 소자 분리막 상부의 제2 도전막을 제거하는 단계 및 식각 보호막을 제거하는 단계를 포함하는 비휘발성 메모리 소자의 제조방법으로 이루어진다.
플래시, 플로팅 게이트, U, 간섭, 커플링 비

Description

비휘발성 메모리 소자의 제조방법{Method of manufacturing non volatile memory device}
도 1a 내지 도 1f는 본 발명에 따른 비휘발성 메모리 소자의 제조방법을 설명하기 위한 단면도이다.
<도면의 주요 부분에 대한 설명>
100 : 반도체 기판 102 : 게이트 절연막
104 : 제1 도전막 106 : 제1 패턴막
108 : 하드 마스크막 패턴 110 : 소자 분리막
112 : 제2 도전막 114 : 버퍼막
116 : 제2 패턴막
본 발명은 비휘발성 메모리 소자의 제조방법에 관한 것으로, 특히 플로팅 게이트의 형태를 변화시켜 셀 간 간섭을 줄이는 비휘발성 메모리 소자의 제조방법에 관한 것이다.
비휘발성 메모리 소자 중에서 특히, 플래시 메모리 소자는 인접한 셀 간 간섭이 많이 발생한다. 플래시 메모리 소자의 게이트 구조를 보면, 반도체 기판 상부에 게이트 절연막, 플로팅 게이트, 유전체막, 콘트롤 게이트가 적층된 구조로 형성된다. 이 중에서 플로팅 게이트는 데이터를 저장하는 역할을 한다. 하지만, 소자의 집적도가 증가하면서 셀 간 간격이 좁아짐에 따라 플로팅 게이트 간에 간섭 현상이 발생하여 소자의 신뢰도가 낮아질 수 있는 경우가 많아지게 되었다.
이를 해결하기 위한 노력으로 플로팅 게이트의 높이를 낮추거나 계면의 면적을 감소시키기도 하지만, 결국 콘트롤 게이트와 플로팅 게이트 간의 계면 면적의 감소를 보이거나 커플링 비(coupling ratio)가 감소하여 프로그램 동작의 속도가 감소할 수 있다.
따라서, 본 발명은 플로팅 게이트의 형태를 "U" 모양으로 변형하여 마주보는 플로팅 게이트 간의 면적을 감소시킴으로써 플로팅 게이트와 콘트롤 게이트 간의 계면 면적 감소없이 소자의 간섭을 줄이는 데 있다.
본 발명은 비휘발성 메모리 소자의 제조방법에 관한 것으로, 활성 영역에는 게이트 절연막 및 제1 도전막이 형성되고, 소자 분리 영역에는 상기 제1 도전막보 다 높게 돌출된 소자 분리막이 형성된 반도체 기판이 제공된다. 제1 도전막 및 소자 분리막의 표면을 따라 제2 도전막을 형성한다. 제2 도전막 상부의 소자 분리막 사이에 식각 보호막을 형성한다. 소자 분리막 상부의 제2 도전막을 제거한다. 식각 보호막을 제거하는 단계를 포함하는 비휘발성 메모리 소자의 제조방법을 포함한다.
소자 분리막을 형성하기 이전에 제1 도전막 상부에 질화막을 이용하여 하드 마스크막을 형성하고, 제1 도전막 및 상기 제2 도전막 사이에 버퍼막을 형성하는 단계를 더 포함한다.
버퍼막은 산화막으로 형성할 수 있고, 10 내지 1000Å의 두께로 형성한다. 식각 보호막은 플로팅 게이트를 "U"자 형태로 제조하기 위하여 식각 정지막으로 사용된다.
제2 도전막은 제1 도전막과 같은 물질을 사용하여 10 내지 1000Å의 두께로 형성한다.
식각 보호막은 질화막으로 형성하고, 식각 보호막을 형성한 이후에 식각 보호막이 활성 영역 내에만 잔류되도록 식각 보호막을 식각하는 단계를 포함한다.
식각 보호막은 10 내지 1000Å의 두께로 잔류되고, 바람직하게는 소자 분리막의 상부보다 낮도록 잔류시킨다.
하드 마스크막 및 식각 보호막은 건식 또는 습식 식각 공정으로 실시하여 제거하고, 습식 식각은 BOE(buffed oxide etchant) 또는 인산 용액(H3PO4)을 식각 용액으로 사용한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1a 내지 도 1f는 본 발명에 따른 비휘발성 메모리 소자의 제조방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 반도체 기판(100) 상에 게이트 절연막(102), 플로팅 게이트용 제1 도전막(104), 하드 마스크막(106) 및 포토레지스트(108)를 형성한다. 본 발명에서는 하드 마스크막(106)은 질화막을 이용하여 10 내지 10000Å의 두께로 형성한다.
도 1b를 참조하면, 포토레지스트(도 1a의 108)에 따라 하드 마스크막, 제1 도전막, 게이트 절연막 및 반도체 기판(100)의 일부를 식각한다. 이로 인하여, 반도체 기판(100)에 트렌치가 형성되고, 활성 영역 상부로 게이트 절연막 패턴(102a), 제1 도전막 패턴(104a) 및 하드 마스크막 패턴(106a)이 형성된다. 포토레지스트를 제거하고 트렌치가 완전히 채워지도록 절연막을 형성한다. 절연막은 산화막으로 형성할 수 있다. 하드 마스크막 패턴(106a)이 드러나도록 화학적 기계적 연마(chemical mechanical polishing; CMP) 공정을 실시한다. 이로써 소자 분리막(110)이 형성된다.
도 1c를 참조하면, 제1 도전막 패턴(104a)이 드러나도록 건식 또는 습식 식각 공정을 실시하여 하드 마스크막 패턴(도 1b의 106a)을 제거한다. 습식 식각을 실시할 경우, BOE(buffed oxide etchant) 또는 인산 용액(H3PO4)을 식각 용액으로 사용할 수 있다. 이어서, 소자 분리막(110) 및 제1 도전막 패턴(104a)의 표면을 따라 플로팅 게이트용 제2 도전막(112)을 형성한다. 제2 도전막(112)은 10 내지 1000Å의 두께로 형성한다. 제 2 도전막(112)은 제1 도전막 패턴(104a)과 동일한 물질로 형성한다. 제2 도전막(112) 표면을 따라 버퍼막(114)을 형성한다. 버퍼막(114)은 산화막으로 형성할 수 있고, 10 내지 1000Å의 두께로 형성한다. 버퍼막(114)은 제2 도전막(112)과 이후에 형성될 식각 보호막 간의 경계면에 발생할 수 있는 스트레스(stress)를 줄이기 위하여 형성한다.
도 1d를 참조하면, 버퍼막(114) 상부에 식각 보호막(116)을 형성한다. 식각 보호막(116)으로 제1 도전막 패턴(104a) 상부의 제2 도전막(112) 사이의 공간을 모두 채운다. 식각 보호막(116)은 소자 분리막(110)과 선택비가 다른 물질로 형성하며 질화막으로 형성할 수 있다.
도 1e를 참조하면, 식각 보호막(116)이 제1 도전막 패턴(104a) 상부의 제2 도전막(112) 사이에만 잔류되도록 건식 또는 습식 식각 공정을 실시한다. 바람직하게는 소자 분리막(110)의 상부보다 낮도록 식각 보호막(116)을 잔류시키며, 10 내지 1000Å의 두게로 잔류시킬 수 있다. 잔류된 식각 보호막(116)을 식각 멈춤막으로 하여 화학적 기계적 연마(CMP) 공정을 실시한다. 이때, 제1 도전막 패턴(104a) 상부의 제2 도전막(112)는 식각 보호막(116)에 의해 보호되어 연마되지 않는다. 이에 따라, 소자 분리막(110) 상부의 제2 도전막(112)이 제거되고, 제2 도전막(112)은 소자 분리막(110) 사이의 제1 도전막 패턴(104a) 상에만 잔류된다.
도 1f를 참조하면, 제2 도전막(112) 상부에 잔류하는 식각 보호막(도 1e의 116)을 건식 또는 습식 식각 공정을 실시하여 제거한다. 습식 식각을 실시할 경우, BOE(buffed oxide etchant) 또는 인산 용액(H3PO4)을 식각 용액으로 사용할 수 있다. 패턴막을 제거함으로써 제2 도전막(112)의 표면이 노출되며, 제1 도전막 패턴(104a) 및 제2 도전막(112)으로 이루어지며, "U"자 형태의 프로파일(profile)을 갖는 플로팅 게이트가 형성된다. 이로 인하여, 플로팅 게이트의 높이 및 면적을 확보하면서 이웃하는 소자 간의 간섭 현상을 줄일 수 있고, 커플링 비(coupling ratio)를 증가시켜 소자의 프로그램 속도를 높일 수 있다.
소자 분리막(110)의 EFH(effective field height)을 조절하기 위하여 소자 분리막(110)의 일부를 제거한다. 소자 분리막(110)의 제거 공정시 제2 도전막 패턴(112a)의 상부에 잔류하는 버퍼 절연막 패턴(도 1e의 114a)도 동시에 제거된다. 다음으로 유전체막 및 콘트롤 게이트용 도전막을 형성하는 후속 공정을 진행한다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명에 따라 플로팅 게이트의 형태를 "U"자로 변형된 형태로 제조함으로써 이웃하는 셀 간의 간섭을 개선하여 소자의 신뢰도를 높일 수 있고, 커플링 비를 증가시켜 프로그램 속도를 높일 수 있다.

Claims (11)

  1. 활성 영역에는 게이트 절연막 및 제1 도전막이 형성되고, 소자 분리 영역에는 상기 제1 도전막보다 높게 돌출된 소자 분리막이 형성된 반도체 기판이 제공되는 단계;
    상기 제1 도전막 및 상기 소자 분리막의 표면을 따라 제2 도전막을 형성하는 단계;
    상기 제2 도전막 상부의 상기 소자 분리막 사이에 식각 보호막을 형성하는 단계;
    상기 소자 분리막 상부의 상기 제2 도전막을 제거하는 단계; 및
    상기 식각 보호막을 제거하는 단계를 포함하는 비휘발성 메모리 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 소자 분리막을 형성하기 이전에 상기 제1 도전막 상부에 질화막을 이용하여 하드 마스크막을 형성하는 비휘발성 메모리 소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 제1 도전막 및 상기 제2 도전막 사이에 버퍼막을 형성하는 단계를 더 포함하는 비휘발성 메모리 소자의 제조방법.
  4. 제 3 항에 있어서,
    상기 버퍼막은 산화막으로 형성할 수 있고, 10 내지 1000Å의 두께로 형성하는 비휘발성 메모리 소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 식각 보호막은 플로팅 게이트를 "U"자 형태로 제조하기 위하여 식각 정지막으로 사용되는 비휘발성 메모리 소자의 제조방법.
  6. 제 1 항에 있어서,
    상기 제2 도전막은 상기 제1 도전막과 같은 물질을 사용하여 10 내지 1000Å의 두께로 형성하는 비휘발성 메모리 소자의 제조방법.
  7. 제 1 항에 있어서,
    상기 식각 보호막은 질화막으로 형성하는 비휘발성 메모리 소자의 제조방법.
  8. 제 1 항에 있어서,
    상기 식각 보호막을 형성한 이후에 상기 식각 보호막이 활성 영역 내에만 잔류되도록 상기 식각 보호막을 식각하는 단계를 포함하는 비휘발성 메모리 소자의 제조방법.
  9. 제 8 항에 있어서,
    상기 식각 보호막은 10 내지 1000Å의 두께로 잔류되고, 바람직하게는 상기 소자 분리막의 상부보다 낮도록 잔류시키는 비휘발성 메모리 소자의 제조방법.
  10. 제 2 항에 있어서,
    상기 하드 마스크막 및 상기 식각 보호막은 건식 또는 습식 식각 공정으로 실시하여 제거하는 비휘발성 메모리 소자의 제조방법.
  11. 제 10 항에 있어서,
    상기 습식 식각은 BOE(buffed oxide etchant) 또는 인산 용액(H3PO4)을 식각 용액으로 사용하는 비휘발성 메모리 소자의 제조방법.
KR1020060134802A 2006-12-27 2006-12-27 비휘발성 메모리 소자의 제조방법 KR20080060553A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060134802A KR20080060553A (ko) 2006-12-27 2006-12-27 비휘발성 메모리 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134802A KR20080060553A (ko) 2006-12-27 2006-12-27 비휘발성 메모리 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20080060553A true KR20080060553A (ko) 2008-07-02

Family

ID=39813063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134802A KR20080060553A (ko) 2006-12-27 2006-12-27 비휘발성 메모리 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20080060553A (ko)

Similar Documents

Publication Publication Date Title
US10381358B2 (en) Semiconductor device and manufacturing method thereof
US7745284B2 (en) Method of manufacturing flash memory device with conductive spacers
CN100547767C (zh) 快闪存储器件的制造方法
JP4250616B2 (ja) 半導体集積回路装置及びその製造方法
KR100807112B1 (ko) 플래쉬 메모리 및 그 제조 방법
KR100766232B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
KR100771805B1 (ko) 플래쉬 메모리 소자의 제조 방법
US7977191B2 (en) Method for fabricating flash memory device
US7122443B2 (en) Method of fabricating flash memory device
US7595252B2 (en) Method of manufacturing a semiconductor memory device
US20080003744A1 (en) Method of manufacturing nand flash memory device
KR100590220B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
KR100898674B1 (ko) 반도체 소자의 제조 방법
KR100875079B1 (ko) 플래시 메모리 소자의 제조 방법
KR100885787B1 (ko) 비휘발성 메모리 소자의 제조 방법
US7521320B2 (en) Flash memory device and method of manufacturing the same
KR101048957B1 (ko) 낸드 플래쉬 메모리 소자 및 그의 제조 방법
KR20080060553A (ko) 비휘발성 메모리 소자의 제조방법
KR100958632B1 (ko) 플래쉬 메모리 소자의 제조방법
KR100591150B1 (ko) 트랜치 아이솔레이션을 갖는 플래시 메모리 소자의 제조방법
KR20050075631A (ko) 자기정렬 방식으로 플로팅 게이트를 형성하는 플래쉬메모리 소자의 제조 방법
KR20070113860A (ko) 플래시 메모리 셀 및 그 제조방법
KR20060068224A (ko) 플래쉬 메모리 소자의 소자 분리막 형성 방법
KR20080112526A (ko) 반도체 소자의 평탄화 방법 및 이를 이용한 플래시메모리의 제조방법
KR20080004302A (ko) 플래시 메모리 소자의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid