KR20080004302A - 플래시 메모리 소자의 제조방법 - Google Patents

플래시 메모리 소자의 제조방법 Download PDF

Info

Publication number
KR20080004302A
KR20080004302A KR1020060063130A KR20060063130A KR20080004302A KR 20080004302 A KR20080004302 A KR 20080004302A KR 1020060063130 A KR1020060063130 A KR 1020060063130A KR 20060063130 A KR20060063130 A KR 20060063130A KR 20080004302 A KR20080004302 A KR 20080004302A
Authority
KR
South Korea
Prior art keywords
layer
oxide film
trench
active region
oxidation
Prior art date
Application number
KR1020060063130A
Other languages
English (en)
Inventor
동차덕
구재형
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060063130A priority Critical patent/KR20080004302A/ko
Publication of KR20080004302A publication Critical patent/KR20080004302A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 플래시 메모리 소자의 제조방법에 관한 것으로, 반도체 기판 상부에 적층된 스크린 산화막 및 질화막과 상기 반도체 기판의 일부를 식각하여 트렌치를 형성하는 단계와, 상기 트렌치를 포함하는 전체 구조 상부에 측벽 산화막을 형성한 후 상기 트렌치 내에 절연막을 매립하여 소자 분리막을 형성하는 단계와, 상기 소자 분리막에 의해 액티브 영역 및 필드 영역이 정의되고, 제1 세정 공정을 실시하여 상기 액티브 영역과 소자 분리막의 경계면에 있는 상기 절연막이 완만한 슬로프를 가지도록 하는 단계와, 상기 질화막을 제거한 후 제2 세정 공정을 실시하여 상기 스크린 산화막을 제거하는 단계와, 상기 액티브 영역 상부에 희생 산화막을 형성한 후 제3 세정 공정을 실시하여 상기 희생 산화막을 제거하는 단계와, 산화 공정을 실시하여 상기 액티브 영역 상부에 터널 산화막을 형성하는 단계를 포함함으로써, 일반적인 STI(conventional Shallow Trench Isolation) 구조를 가지면서 터널 산화막의 시닝(thinning) 현상을 방지할 수 있다.
C-STI, 터널 산화막, 시닝 현상

Description

플래시 메모리 소자의 제조방법{Method of manufacturing a flash memory device}
도 1은 시닝 현상이 발생한 경우, 이를 게이트 산화막으로 사용하는 트랜지스터에서 게이트 전압(Vg)에 대한 드레인 전류(Id)를 나타낸 그래프이다.
도 2a 내지 도 2e는 본 발명의 실시 예에 따른 일반적인 STI 구조를 적용한 플래시 메모리 소자의 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 반도체 기판 102 : 스크린 산화막
104 : 질화막 106 : 하드 마스크막
108 : 트렌치 110 : 측벽 산화막
112 : 소자분리막 114 : 터널 산화막
a : 액티브 영역 b : 필드 영역
본 발명은 플래시 메모리 소자의 제조방법에 관한 것으로, 특히, 일반적인 STI(conventional Shallow Trench Isolation) 구조를 가지면서 터널 산화막의 시닝(thinning) 현상을 방지하기 위한 플래시 메모리 소자의 제조방법에 관한 것이다.
플래쉬 메모리 소자를 제조하는데 있어서 소자가 축소화(shrink) 되어감에 따라 소자의 스택(stack) 구성에 많은 어려움이 있다. 특히, 70nm급 이하의 디자인 규칙에서 기존의 SA(Self Align)-STI 방식을 적용하여 소자 분리막을 형성할 경우, 식각 공정을 실시하여 트렌치 형성시 트렌치 상부 코너 부분에 데미지(damage)를 입게 된다. 이로 인하여 반도체 기판 내에 측벽 산화막 형성 공정시 트렌치 상부 코너 부위에서 산화 공정이 다른 부분에 비해 방해를 받게 되어 산화 공정 비율이 낮아져 터널 산화막 에지 부분에 시닝 현상이 발생된다. 이러한 문제점을 해결하기 위해 요즘 소자 분리막 형성 후 터널 산화막을 형성하는 일반적인 STI 방식을 적용하고 있다.
그러나, 일반적인 STI 방식을 적용하여도 트렌치 형성시 발생하는 트렌치 상부 코너 부분의 데미지로 인하여 터널 산화막 형성 공정시 산화막이 액티브 중심 부분보다 액티브 에지 부분에 더 작은 두께로 형성되어 전체적으로 불균일한 터널 산화막이 형성된다. 이는 약 90%이하로 매우 취약하며, 주변 영역의 트랜지스터 에지 부분에서도 동일하게 나타나 험프(hump)를 유발시킨다.
도 1은 시닝 현상이 발생한 경우, 이를 게이트 산화막으로 사용하는 트랜지스터에서 게이트 전압(Vg)에 대한 드레인 전류(Id)를 나타낸 그래프이다.
곡선 A는 시닝 현상이 발생하지 않은 정상적인 경우를 나타낸 그래프이고, 곡선 B는 시닝 현상이 발생한 경우를 나타낸 그래프이다. 시닝 현상이 발생한 곡선 B를 보면, 곡선 중앙 부분에 굴곡 현상이 생기는데, 이는 두께가 서로 다른 즉, 두 가지 두께의 산화막을 가짐으로써 나타나는 현상이다.
상술한 문제점을 해결하기 위해 안출된 본 발명의 목적은 일반적인 STI 구조를 가지면서 터널 산화막의 시닝 현상을 방지하기 위한 플래시 메모리 소자의 제조방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 플래시 메모리 소자의 제조방법은, 반도체 기판 상부에 적층된 스크린 산화막 및 질화막과 상기 반도체 기판의 일부를 식각하여 트렌치를 형성하는 단계와, 상기 트렌치를 포함하는 전체 구조 상부에 측벽 산화막을 형성한 후 상기 트렌치 내에 절연막을 매립하여 소자 분리막을 형성하는 단계와, 상기 소자 분리막에 의해 액티브 영역 및 필드 영역이 정의되고, 제1 세정 공정을 실시하여 상기 액티브 영역과 소자 분리막의 경계면에 있는 상기 절연막이 완만한 슬로프를 가지도록 하는 단계와, 상기 질화막을 제거한 후 제2 세정 공정을 실시하 여 상기 스크린 산화막을 제거하는 단계와, 상기 액티브 영역 상부에 희생 산화막을 형성한 후 제3 세정 공정을 실시하여 상기 희생 산화막을 제거하는 단계와, 산화 공정을 실시하여 상기 액티브 영역 상부에 터널 산화막을 형성하는 단계를 포함하는 플래시 메모리 소자의 제조방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2a 내지 도 2e는 본 발명의 실시 예에 따른 일반적인 STI 구조를 적용한 플래시 메모리 소자의 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다. 본 발명은 일반적인 STI 구조에 한정된 것이 아니라, SA-STI 구조를 이용한 낸드 플래시 메모리 소자나 소노스(SONOS)형 플래시 메모리 소자에도 적용가능하다.
도 2a를 참조하면, 반도체 기판(100) 상부에 스크린 산화막(102), 질화막(104) 및 하드 마스크막(106)을 순차적으로 형성한다. 이때, 스크린 산화막(102)은 건식 또는 습식 산화방식을 이용하여 50Å 내지 80Å의 두께로 형성하고, 하드 마스크막(106)은 SiON 또는 SiO2 계열의 박막으로 형성한다.
도 2b를 참조하면, 하드 마스크막(106) 상부에 포토레지스트 패턴(미도시)을 형성한 후 포토레지스트 패턴을 마스크로 하드 마스크막(106)을 식각한다. 식각된 하드 마스크막(106)을 마스크로 질화막(104), 스크린 산화막(102) 및 반도체 기 판(100)의 일부를 식각하여 트렌치(108)를 형성한 후 포토레지스트 패턴을 제거한다. 이때, 포토레지스트 패턴 제거시 하드 마스크막(106)도 제거된다.
도 2c를 참조하면, 래디컬(radical) 산화 방식을 이용하여 트렌치(108)를 포함한 전체 구조 상부에 측벽 산화막(110)을 형성한다. 이때, 측벽 산화막(110) 형성 공정시 래디컬 산화 방식을 이용하는 것은 결정방향에 무관하고, 스크린 산화막(102)에 침투(penetration)되지 않는 균일한 박막을 형성하기 위해서이다. 측벽 산화막(110)은 래디컬 산화 방식 이외에도 건식 산화 방식 또는 습식 산화 방식을 이용하여 형성한다.
도 2d를 참조하면, 트렌치(108)가 매립되도록 전체 구조 상부에 절연막을 형성한 후 질화막(104) 상부가 노출될 때까지 연마공정을 실시하여 소자 분리막(112)을 형성한다. 이때, 절연막은 HDP 산화막으로 형성한다. 소자 분리막(112)으로 인하여 액티브 영역(a)과 필드 영역(b)이 정의되고, 세정 공정을 실시하여 액티브 영역(a)과 소자 분리막(112)의 경계면에 있는 절연막이 완만한 슬로프(slope)를 가지도록 한다.
도 2e를 참조하면, H3PO4 용액을 이용하여 질화막(104)을 제거한 후 세정 공정을 실시하여 액티브 영역(a) 표면에 잔존하는 스크린 산화막(102)을 제거한다. 이때, 스크린 산화막(102)은 BOE 또는 HF를 이용하여 제거하며, 스크린 산화막(102) 제거 공정시 소자 분리막(112) 상부가 지나치게 손실되지 않도록 한다. 여기서, 스크린 산화막(102)을 세정 공정을 통해 제거하는 것은 연마 공정 후의 세정 공정으로 인하여 액티브 영역(a)의 중심 부분이 움푹 파이는 현상이 나타나고, 움푹 파인 상태에서 후속 공정인 터널 산화막 형성 공정을 실시하게 되면 액티브 영역(a)의 중심 부분이 움푹 파이면서 트렌치(108) 상부의 양쪽 코너 부분이 얇아지는 현상이 나타나 셀로서의 기능을 할 수 없게 되기 때문이다.
액티브 영역(a)에 희생 산화막을 형성하여 완만한 프로파일을 형성한 후 세정 공정을 실시하여 희생 산화막을 제거한다. 이때, 희생 산화막은 래디컬 산화 방식, 건식 산화 방식 또는 습식 산화 방식을 이용하여 50Å 내지 100Å의 두께로 형성한다. 산화 공정을 실시하여 액티브 영역(a) 상부에 균일한 두께로 터널 산화막(114)을 형성한다. 이로 인하여 일반적인(Conventional) STI 구조를 가지면서 터널 산화막(114)의 시닝 현상을 방지할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 의한 효과는 다음과 같다.
첫째, 일반적인 STI 구조를 가지면서 터널 산화막의 시닝 레벨을 98% 내지 100%까지 확보할 수 있어 터널 산화막의 시닝 현상을 방지할 수 있다.
둘째, 터널 산화막의 시닝 현상을 방지함으로써 소자의 FN 터널링(Flower-Nordheim tunneling)에 효과적인 터널 산화막을 형성할 수 있고, 터널 산화막을 게이트 산화막으로 이용하는 주변 영역 트랜지스터의 험프 특성을 개선할 수 있다.
셋째, 셀 영역에서 희생 산화막 형성 및 제거 공정을 실시한 후 터널 산화막 형성 공정을 실시함으로써 셀 영역의 터널 산화막의 두께와 주변 영역 트랜지스터의 게이트 산화막의 두께를 다양하게 구현할 수 있다.
넷째, 70nm급 이하의 디자인 규칙을 가지는 고집적 플래시 메모리 소자에서 일반적인 STI 구조를 가질 수 있으며, 고집적화에 따른 마진 부족 현상을 개선할 수 있다.

Claims (4)

  1. 반도체 기판 상부에 적층된 스크린 산화막 및 질화막과 상기 반도체 기판의 일부를 식각하여 트렌치를 형성하는 단계;
    상기 트렌치를 포함하는 전체 구조 상부에 측벽 산화막을 형성한 후 상기 트렌치 내에 절연막을 매립하여 소자 분리막을 형성하는 단계;
    상기 소자 분리막에 의해 액티브 영역 및 필드 영역이 정의되고, 제1 세정 공정을 실시하여 상기 액티브 영역과 소자 분리막의 경계면에 있는 상기 절연막이 완만한 슬로프를 가지도록 하는 단계;
    상기 질화막을 제거한 후 제2 세정 공정을 실시하여 상기 스크린 산화막을 제거하는 단계;
    상기 액티브 영역 상부에 희생 산화막을 형성한 후 제3 세정 공정을 실시하여 상기 희생 산화막을 제거하는 단계; 및
    산화 공정을 실시하여 상기 액티브 영역 상부에 터널 산화막을 형성하는 단계를 포함하는 플래시 메모리 소자의 제조방법.
  2. 제1항에 있어서, 상기 측벽 산화막은 래디컬 산화 방식, 건식 산화 방식 또는 습식 산화 방식을 이용하여 형성하는 플래시 메모리 소자의 제조방법.
  3. 제1항에 있어서, 상기 질화막은 H3PO4 용액을 이용하여 제거하고, 상기 스크린 산화막은 BOE 또는 HF를 이용하여 제거하는 플래시 메모리 소자의 제조방법.
  4. 제1항에 있어서, 상기 희생 산화막은 래디컬 산화 방식, 건식 산화 방식 또는 습식 산화 방식을 이용하여 50Å 내지 100Å의 두께로 형성하는 플래시 메모리 소자의 제조방법.
KR1020060063130A 2006-07-05 2006-07-05 플래시 메모리 소자의 제조방법 KR20080004302A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060063130A KR20080004302A (ko) 2006-07-05 2006-07-05 플래시 메모리 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060063130A KR20080004302A (ko) 2006-07-05 2006-07-05 플래시 메모리 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20080004302A true KR20080004302A (ko) 2008-01-09

Family

ID=39215174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060063130A KR20080004302A (ko) 2006-07-05 2006-07-05 플래시 메모리 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20080004302A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101017745B1 (ko) * 2008-09-04 2011-02-28 주식회사 동부하이텍 반도체 소자의 산화막 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101017745B1 (ko) * 2008-09-04 2011-02-28 주식회사 동부하이텍 반도체 소자의 산화막 형성 방법

Similar Documents

Publication Publication Date Title
KR100341480B1 (ko) 자기 정렬된 얕은 트렌치 소자 분리 방법
KR100741876B1 (ko) 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법
KR100766232B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
US7611964B2 (en) Method of forming isolation layer of semiconductor memory device
KR20070059732A (ko) 플래쉬 메모리 및 그 제조 방법
KR100950749B1 (ko) 반도체소자의 소자분리막 형성방법
KR100703836B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
US7189622B2 (en) Method for fabricating semiconductor device
US7521320B2 (en) Flash memory device and method of manufacturing the same
KR20080004302A (ko) 플래시 메모리 소자의 제조방법
KR20070053488A (ko) 플래쉬 메모리 소자의 제조방법
KR100554835B1 (ko) 플래시 소자의 제조 방법
KR100190059B1 (ko) 반도체 장치의 소자 분리 영역 형성 방법
KR100673154B1 (ko) 플래쉬 메모리 소자의 소자 분리막 형성 방법
KR101002478B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100958632B1 (ko) 플래쉬 메모리 소자의 제조방법
KR20080000785A (ko) 낸드 플래시 메모리 소자의 제조 방법
KR100579851B1 (ko) 반도체 소자의 분리 방법
KR100854905B1 (ko) 플래시 메모리 소자의 제조 방법
KR100912961B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100671601B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20070113860A (ko) 플래시 메모리 셀 및 그 제조방법
KR20060066874A (ko) 플래쉬 메모리 소자의 제조방법
KR20050079551A (ko) 플래쉬 메모리소자의 소자분리막 형성방법
KR20080060553A (ko) 비휘발성 메모리 소자의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid