KR101017745B1 - 반도체 소자의 산화막 형성 방법 - Google Patents

반도체 소자의 산화막 형성 방법 Download PDF

Info

Publication number
KR101017745B1
KR101017745B1 KR1020080087175A KR20080087175A KR101017745B1 KR 101017745 B1 KR101017745 B1 KR 101017745B1 KR 1020080087175 A KR1020080087175 A KR 1020080087175A KR 20080087175 A KR20080087175 A KR 20080087175A KR 101017745 B1 KR101017745 B1 KR 101017745B1
Authority
KR
South Korea
Prior art keywords
forming
oxide film
film
nitride film
semiconductor substrate
Prior art date
Application number
KR1020080087175A
Other languages
English (en)
Other versions
KR20100028242A (ko
Inventor
이두성
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080087175A priority Critical patent/KR101017745B1/ko
Publication of KR20100028242A publication Critical patent/KR20100028242A/ko
Application granted granted Critical
Publication of KR101017745B1 publication Critical patent/KR101017745B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 소자의 산화막 형성 방법에 관한 것으로, 해결하고자 하는 기술적 과제는 액티브 영역과 소자 분리 영역의 경계 영역에서 산화막의 두께가 변화하지 않고 일정한 두께를 유지하며 형성되도록 하는데 있다.
이를 위해 본 발명은 반도체 기판에 트렌치를 형성하는 트렌치 형성 단계와, 트렌치에 절연체를 매립하여 소자 분리막을 형성하는 소자 분리막 형성 단계와, 소자 분리막의 외주연인 반도체 기판의 표면에 질화막을 형성하는 질화막 형성 단계와, 질화막에 라디칼 산소를 공급하여 반도체 기판의 결정 방향에 관계없이 일정한 두께의 산화막을 형성하는 산화막 형성 단계로 이루어진 반도체 소자의 산화막 형성 방법을 제공한다.
산화막, 터널 산화막, 게이트 산화막, 라디칼 산소, 플래시 메모리

Description

반도체 소자의 산화막 형성 방법{FABRICATING METHOD OF OXIDATION LAYER OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 산화막 형성 방법에 관한 것이다.
일반적으로 플래시 메모리는 디지털 데이터를 전원이 없는 상태에서도 반영구적으로 보존이 가능하며 전기적으로 쓰고 지우기가 모두 가능한 장점을 지니고 있다. 따라서 휴대용 전자제품의 데이터 저장용으로 널리 사용되고 있다. 더구나, 최근에는 그 응용 분야가 디지털 카메라, MP3 플레이어, 휴대 전화의 메모리 등으로 확대되고 있다.
상기 플래시 메모리는 단위 셀이 플로팅 게이트를 구비하는 수직 적층형 게이트 구조를 한다. 즉, 플래시 메모리 셀의 게이트는 터널 산화막에 플로팅 게이트 산화막, 유전막 및 컨트롤 게이트가 적층된 구조를 갖는다.
그런데, 게이트 산화막을 형성할 때 액티브 영역과 소자 분리막의 경계 영역에서 실리콘 격자 방향의 변화로 인해, 게이트 산화막의 두께가 얇아지는(thinning) 문제가 있다.
이러한 문제는 실리콘 격자 방향에 따라 산화막의 성장 속도가 다르기 때문 에 발생한다. 예를 들어, 액티브 영역의 표면 결정 격자 방향은 [111]이고, 소자 분리막을 이루는 트렌치의 계면 결정 격자 방향이 [100]인 경우가 있다.
이러한 경우 액티브 영역의 표면에서는 게이트 산화막의 성장 속도가 빠르지만, 소자 분리막의 계면에서는 게이트 산화막의 성장 속도가 느리다.
따라서 액티브 영역과 소자 분리막의 경계 영역에서 게이트 산화막의 두께가 상대적으로 얇아질 수밖에 없다. 이러한 현상은 반도체 소자의 선폭이 축소됨에 따라 더욱 심하게 나타난다.
이와 같이 특정 영역에서 게이트 산화막의 두께가 작아지면, 이 부분이 누설 전류 패스(current leakage pass)로 작용하여 소자 특성을 저하시킨다.
더욱이 플래시 메모리의 경우 문턱 전압(예를 들면, erase Vth)의 산포가 커지는 문제가 있다.
이를 해결하기 위해 소자 분리막의 계면을 곡면 모양으로 형성하는 방법(corner rounding)도 있지만 이러한 방법 역시 완전한 해결책이 되지 못하고 있다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 액티브 영역과 소자 분리 영역의 경계에서 두께 차이가 발생하지 않고 모두 일정한 두께를 갖는 반도체 소자의 산화막 형성 방법을 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체 소자의 산화막 형성 방법은 반도체 기판에 트렌치를 형성하는 트렌치 형성 단계와, 상기 트렌치에 절연체를 매립하여 소자 분리막을 형성하는 소자 분리막 형성 단계와, 상기 소자 분리막의 외주연인 반도체 기판의 표면에 질화막을 형성하는 질화막 형성 단계와, 상기 질화막에 라디칼 산소를 공급하여 반도체 기판의 결정 방향에 관계없이 일정한 두께를 갖는 산화막을 형성하는 산화막 형성 단계를 포함하여 이루어질 수 있다.
상기 질화막 형성 단계는 10~15Å의 두께로 질화막을 형성하여 이루어질 수 있다.
상기 산화막은 SiON 박막일 수 있다.
삭제
삭제
상술한 바와 같이 하여, 본 발명은 질화막을 먼저 형성하고 라디칼 산소를 이용하여 산화막을 형성함으로써, 실리콘 격자의 결정 방향에 관계없이 일정한 두께를 갖는 산화막을 형성할 수 있다. 즉, 반도체 기판의 액티브 영역과 소자 분리막의 경계 영역에서 종래와 같이 산화막의 두께가 얇아지는 현상이 발생하지 않는다.
또한, 산화막으로서 SiON 박막을 형성함으로써, EOT(Effective Oxide Thickness), 문턱 전압(Vth) 및 오프 전류(Ioff)를 원하는 대로 쉽게 조절할 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 1은 본 발명에 따른 반도체 소자의 산화막 형성 방법을 도시한 순서도이다.
도 1에 도시된 바와 같이 본 발명에 따른 반도체 소자의 산화막 형성 방법은 반도체 기판에 트렌치를 형성하는 트렌치 형성 단계(S1)와, 상기 트렌치에 절연체를 매립하여 소자 분리막을 형성하는 소자 분리막 형성 단계(S2)와, 상기 소자 분리막의 외주연인 반도체 기판의 표면에 질화막을 형성하는 질화막 형성 단계(S3)와, 상기 질화막에 라디칼 산소를 공급하여 상기 반도체 기판의 결정 방향에 관계 없이 일정한 두께를 갖는 산화막을 형성하는 산화막 형성 단계(S4)를 포함한다.
도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 산화막 형성 방법을 도시한 단면도이다.
도 2a에 도시된 바와 같이, 트렌치 형성 단계(S1)에서는 반도체 기판(110)에 일정 깊이의 트렌치(112)를 형성한다. 예를 들면, 실리콘 반도체 기판(110) 위에 포지티브 또는 네거티브 포토레지스트를 도포 및 경화하고, 마스크를 이용하여 감광하며, 일정 부분의 포토레지스트를 식각하고, 다시 포토레지스트를 마스크로 하여 반도체 기판(110)을 일정 깊이까지 식각하여 소정 깊이의 트렌치(112)를 형성한다. 물론, 상기 트렌치(112)의 형성 이후에는 잔존하는 모든 포토레지스트를 제거한다.
도 2b에 도시된 바와 같이 소자 분리막 형성 단계(S2)에서는 CVD(Chemical Vapor Deposition) 공정으로 상기 트렌치(112) 내부에 절연체(예를 들면 산화막)를 매립하고, 이어서 CMP(Chemical Mechanical Polishing) 공정을 수행하여 반도체 기판(110)의 표면 상부로 돌출된 절연체를 평탄하게 함으로써, 소자 분리막(120)을 완성한다.
도 2c에 도시된 바와 같이 질화막 형성 단계(S3)에서는 상기 소자 분리막(120)의 외주연인 반도체 기판(110)의 표면에 일정 두께의 질화막(130)을 형성한다. 예를 들면, 상기 반도체 기판(110)을 700~900℃의 온도를 갖는 질소 분위기의 퍼니스(furnace)에 대략 15초 동안 위치시킴으로써, 대략 10~15Å 두께의 질화 막(130)을 형성한다.
도 2d에 도시된 바와 같이 산화막 형성 단계(S4)에서는 상기 질화막(130)에 라디칼 산소를 공급하여 소정 두께의 산화막(140)을 형성한다.
이를 좀더 자세하게 설명한다.
먼저, 산소 가스를 준비한다. 이어서 상기 산소 가스에 고주파를 인가하거나, 고온으로 가열한다. 상기 고주파 인가 또는 가열에 의해 상기 산소 가스는 활성화되어 라디칼 상태가 된다.
다음으로, 상기 라디칼 산소를 반도체 기판(110)에 제공한다. 즉, 표면에 질화막(130)이 형성된 실리콘 반도체 기판(110) 상으로 라디칼 산소를 제공한다.
그러면, 상기 라디칼 산소가 질화막(130)과 반응하면서 산화막(140)(SiON)을 형성한다.
상기 산화막(140)의 형성은 대기압보다 낮은 압력에서 이루어질 수 있다. 일례로, 상기 산화막(140) 형성은 대략 0.1 내지 100,000m Torr의 압력에서 이루어질 수 있다.
또한, 상기 산화막(140)의 형성은 비교적 낮은 온도에서 이루어질 수 있다. 일례로, 상기 산화막(140)의 형성은 대략 50 내지 1100℃의 온도에서 이루어질 수 있다.
따라서 상기 라디칼 산소를 이용한 산화 공정은 비교적 낮은 온도에서 특성이 우수한 산화막(140)을 얻을 수 있다. 또한, 상기 산화막(140)은 성장 속도가 높아서 비교적 낮은 온도에서도 충분히 두꺼운 산화막(140)을 형성할 수 있다.
그리고 상기와 같이 라디칼 산소를 이용한 산화막(140)은 질화막(130)에서 형성되므로, 실리콘 반도체 기판(110)의 결정 방향에 따라 그 성장률에 차이가 발생하는 현상에 영향 받지 않는다. 따라서 종래와 다르게 액티브 영역과 소자 분리 영역의 경계 영역에서 산화막(140)의 두께에 변화가 발생하지 않고 일정한 두께를 유지한다.
그리고 상기 산화막(140)의 형성시 압력을 낮게 유지함으로써, 반도체 기판(110) 상에 증착되는 산화막(140)의 두께를 용이하게 조절할 수 있다.
여기서, 실제로 질화막(130)(SiN)을 형성한 후 일반적인 산화 공정을 수행하면 산화막(140)(SiO2)이 성장하지 않는다. 그러나 본 발명에서와 같이 라디칼 산소를 이용하게 되면, 라디칼 산소의 결합력이 강해 질화막(130)의 결합을 깨고 질화막(130)의 실리콘과 라디칼 산소가 상호 반응하여 산화막(140)(SiON)을 형성하게 된다. 특히, 상기 라디칼 산소는 격자 구조를 깨면서 결합을 하기 때문에 실리콘 격자 방향에 따른 영향을 전혀 받지 않는다.
이로써, 두께가 균일한 산화막(140)을 형성할 수 있게 된다. 또한, 질화막(130)의 두께를 조절함에 따라 산화막(140) 내의 질소(N) 농도를 원하는 대로 컨트롤할 수 있다.
물론, 상기와 같이 라디칼 산소를 이용하여 산화막(140)을 형성하기 때문에, 종래와 같이 액티브 영역과 소자 분리 영역의 경계 영역에서 두께가 변하지 않으며 일정한 두께를 유지한다.
삭제
삭제
삭제
삭제
삭제
이상에서 설명한 것은 본 발명에 따른 반도체 소자의 산화막 형성 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변 경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
도 1은 본 발명에 따른 반도체 소자의 산화막 형성 방법을 도시한 순서도이다.
도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 산화막 형성 방법을 도시한 단면도이다.
삭제
< 도면의 주요 부분에 대한 부호의 설명 >
110; 반도체 기판 112; 트렌치
120; 소자 분리막 130; 질화막
140; 산화막
삭제

Claims (5)

  1. 반도체 기판에 트렌치를 형성하는 트렌치 형성 단계;
    상기 트렌치에 절연체를 매립하여 소자 분리막을 형성하는 소자 분리막 형성 단계;
    상기 소자 분리막의 외주연인 반도체 기판의 표면에 질화막을 형성하는 질화막 형성 단계; 및,
    상기 질화막에 라디칼 산소를 공급하여 산화막을 형성하는 산화막 형성 단계를 포함하여 이루어진 반도체 소자의 산화막 형성 방법.
  2. 제 1 항에 있어서,
    상기 질화막 형성 단계는
    10~15Å의 두께로 질화막을 형성하여 이루어짐을 특징으로 하는 반도체 소자의 산화막 형성 방법.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 산화막은 SiON 박막인 것을 특징으로 하는 반도체 소자의 산화막 형성 방법.
KR1020080087175A 2008-09-04 2008-09-04 반도체 소자의 산화막 형성 방법 KR101017745B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080087175A KR101017745B1 (ko) 2008-09-04 2008-09-04 반도체 소자의 산화막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080087175A KR101017745B1 (ko) 2008-09-04 2008-09-04 반도체 소자의 산화막 형성 방법

Publications (2)

Publication Number Publication Date
KR20100028242A KR20100028242A (ko) 2010-03-12
KR101017745B1 true KR101017745B1 (ko) 2011-02-28

Family

ID=42178972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080087175A KR101017745B1 (ko) 2008-09-04 2008-09-04 반도체 소자의 산화막 형성 방법

Country Status (1)

Country Link
KR (1) KR101017745B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031796A (ja) * 2001-07-11 2003-01-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2004146583A (ja) * 2002-10-24 2004-05-20 Nec Corp 半導体装置の製造方法
KR20080004302A (ko) * 2006-07-05 2008-01-09 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
JP2008135504A (ja) * 2006-11-28 2008-06-12 Elpida Memory Inc 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031796A (ja) * 2001-07-11 2003-01-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2004146583A (ja) * 2002-10-24 2004-05-20 Nec Corp 半導体装置の製造方法
KR20080004302A (ko) * 2006-07-05 2008-01-09 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
JP2008135504A (ja) * 2006-11-28 2008-06-12 Elpida Memory Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20100028242A (ko) 2010-03-12

Similar Documents

Publication Publication Date Title
KR100799151B1 (ko) 플래시 메모리 소자의 소자 분리막 형성방법
CN106206598B (zh) 分栅式闪存器件制造方法
US7598562B2 (en) Semiconductor device and method of manufacturing the same
CN102013411B (zh) 浅沟槽隔离结构的制造方法
CN104681494A (zh) 一种半导体存储器件及其制备方法
KR100894764B1 (ko) 반도체 소자의 제조 방법
US20090072294A1 (en) Method of manufacturing a non-volatile memory device
CN108987333B (zh) 一种浅沟槽隔离结构的形成方法及浅沟槽隔离结构
US10121669B2 (en) Flash memory fabrication method
KR101017745B1 (ko) 반도체 소자의 산화막 형성 방법
US20060141717A1 (en) Method of forming isolation film in semiconductor device
TWI786418B (zh) 半導體結構及其製造方法
CN104733395B (zh) 一种制作半导体器件的方法
KR100994891B1 (ko) 반도체 메모리 소자의 소자 분리막 형성 방법
CN107437547B (zh) 一种半导体器件的制作方法
KR100691946B1 (ko) 플래쉬 메모리 소자의 제조방법
US7998814B2 (en) Semiconductor memory device and method of fabricating the same
KR20100074668A (ko) 반도체 소자의 소자 분리 구조 형성방법
KR100702781B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR100344765B1 (ko) 반도체장치의 소자격리방법
US20030181051A1 (en) Method of fabricating a flash memory cell
KR100912961B1 (ko) 반도체 소자의 소자분리막 형성방법
US6673720B2 (en) Method for improving the reliability of flash memories
TW527724B (en) Method of fabricating a flash memory cell
JP2011171424A (ja) 成膜方法、半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee