KR100673154B1 - 플래쉬 메모리 소자의 소자 분리막 형성 방법 - Google Patents
플래쉬 메모리 소자의 소자 분리막 형성 방법 Download PDFInfo
- Publication number
- KR100673154B1 KR100673154B1 KR1020040011756A KR20040011756A KR100673154B1 KR 100673154 B1 KR100673154 B1 KR 100673154B1 KR 1020040011756 A KR1020040011756 A KR 1020040011756A KR 20040011756 A KR20040011756 A KR 20040011756A KR 100673154 B1 KR100673154 B1 KR 100673154B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- trench
- etching process
- hard mask
- etching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 142
- 238000002955 isolation Methods 0.000 title claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 92
- 229910004298 SiO 2 Inorganic materials 0.000 claims abstract description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 36
- 229920005591 polysilicon Polymers 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 25
- 238000005498 polishing Methods 0.000 claims description 20
- 238000007517 polishing process Methods 0.000 claims description 14
- 239000000126 substance Substances 0.000 claims description 9
- 238000004140 cleaning Methods 0.000 claims description 7
- 230000000873 masking effect Effects 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000007667 floating Methods 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 133
- 239000007789 gas Substances 0.000 description 9
- 230000006866 deterioration Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Element Separation (AREA)
Abstract
본 발명은 셀프 얼라인 쉘로우 트렌치 아이소레이션 스킴(SA-STI scheme)을 적용하는 플래쉬 메모리 소자의 소자 분리막 형성 방법에 관한 것으로, SiO2층, SiN층 및 SiON층이 적층된 다층 구조의 하드 마스크를 형성하고, SiON층을 하드 마스크로 한 제 1 식각 공정으로 플로팅 게이트용 제 1 폴리실리콘층을 식각하고, SiN층을 하드 마스크로 한 제 2 식각 공정으로 게이트 산화막 및 반도체 기판을 식각하여 불완전한 트렌치를 형성하고, SiO2층을 하드 마스크로 한 제 3 식각 공정으로 반도체 기판을 식각하여 최종 트렌치를 형성한다. 본 발명은 제 1 식각 공정에 의해 제 1 폴리실리콘층의 식각면이 거의 버티컬 프로파일을 갖게되어 후속 게이트 식각 공정시 발생되는 게이트 브릿지 현상을 방지할 수 있고, 제 2 및 제 3 식각 공정에 의해 트렌치의 탑 코너 부분이 라운딩 프로파일을 갖게되고 트렌치의 측벽이 슬로프 프로파일을 갖게되고 트렌치의 버텀 코너 부분이 라운딩 프로파일을 갖게되는 소자 분리용 트렌치를 형성할 수 있어 후속 갭-필 공정의 마진을 확보 할 수 있다.
플래쉬 메모리, SA-STI, 다층 하드 마스크, 갭-필, 소자 분리막
Description
도 1a 내지 도 1e는 본 발명의 실시예에 따른 플래쉬 메모리 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도;
도 2는 SiON층을 하드 마스크로 한 식각 공정시의 트렌치 프로파일을 보여주는 SEM 사진;
도 3은 SiN층을 하드 마스크로 한 식각 공정시의 트렌치 프로파일을 보여주는 SEM 사진; 및
도 4는 SiO2층을 하드 마스크로 한 식각 공정시의 트렌치 프로파일을 보여주는 SEM 사진이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 반도체 기판 11: 게이트 산화막
12: 제 1 폴리실리콘층 13: 연마 정지층
14: SiO2층 14R: 잔류된 SiO2층
15: SiN층 16: SiON층
17: 불완전한 트렌치 170: 최종 트렌치
18: 소자 분리막 19: 제 2 폴리실리콘층
TC: 트렌치 탑 코너 부분 BC: 트렌치 버텀 코너 부분
본 발명은 플래쉬 메모리 소자의 소자 분리막 형성 방법에 관한 것으로, 특히 셀프 얼라인 쉘로우 트렌치 아이소레이션 스킴(SA-STI scheme)을 적용하는 플래쉬 메모리 소자에서 소자의 전기적 특성을 열화시키는 요인들이 제거된 프로파일(profile)을 갖는 소자 분리용 트렌치를 형성할 수 있는 플래쉬 메모리 소자의 소자 분리막 형성 방법에 관한 것이다.
일반적으로, 플래쉬 메모리는 소자의 특성상 셀을 구동시키기 위한 고전압 트랜지스터와 저전압 트랜지스터가 구비된다. SA-STI 스킴을 적용하는 플래쉬 메모리 소자의 일반적인 제조 공정 순서는 스크린(screen) 산화막 형성 공정, 웰/문턱전압 이온주입 공정, 게이트 산화막 형성 공정(셀 영역, 고전압 트랜지스터 영역 및 저전압 트랜지스터 영역 각각에 형성함), SA-STI 공정 및 게이트 전극 형성공정 순으로 진행한다.
SA-STI 스킴을 적용하는 플래쉬 메모리 소자는 플로팅 게이트를 SA-STI 공정 전에 형성하는 제 1 폴리실리콘층과 SA-STI 공정 후에 형성하는 제 2 폴리실리콘층의 적층 구조로 형성한다. SA-STI 공정은 게이트 산화막 상에 플로팅 게이트용 제 1 폴리실리콘층을 형성한 후에 진행하는데, 플로팅 게이트용 제 1 폴리실리콘층, 게이트 산화막 및 반도체 기판 순으로 식각이 진행된다. SA-STI 공정시 소자의 전기적 특성 열화를 방지하기 위해서는 적어도 다음과 같은 네 가지 요인들을 충족시켜야 한다.
첫째, 제 1 폴리실리콘층은 식각 프로파일(etch profile)에 따라 후속 게이트 식각 공정시 영향을 미친다. 즉, 제 1 폴리실리콘층이 포지티브 슬로프 프로파일(positive slope profile)을 갖는 경우 후속 게이트 식각 공정 시 소자 분리막 아래에 숨어있는 제 1 폴리실리콘층은 식각되지 않고 폴리 스트링거(poly stringer)을 남기고 심할 경우 폴리 스트링거로 인하여 게이트간 단락(short)되는 게이트 브릿지(bridge) 현상을 유발시킨다. 게이트 브릿지 현상을 방지하기 위하여 제 1 폴리실리콘층이 네거티브 슬로프 프로파일(negative slope profile)을 갖도록 소자 격리 식각 공정을 실시하여야 하는데, 이럴 경우 과도 식각을 과도하게 진행하여 언더 컷(under cut)을 형성해야 한다. 이러한 공정으로 네거티브 슬로프 프로파일을 갖는 제 1 폴리실리콘층은 얻을 수 있으나 게이트 산화막이 심각하게 손상(damage)을 당하여 소자의 신뢰성을 저하시키게 된다. 따라서 게이트 브릿지 현상 및 게이트 산화막 손상이란 두 가지 문제점을 해결하기 위해서는 제 1 폴리실리콘층의 식각 프로파일을 버티컬 프로파일(vertical profile)로 형성하는 것이 바 람직하다.
둘째, 반도체 기판의 식각으로 형성되는 트렌치의 탑 코너(top corner) 부분이 라운딩(rounding) 되지 않고 뾰족할 경우, 그 부분에 전계가 강하게 작용하여 소자의 전기적 특성을 열화시키고, 또한 반도체 소자가 고집적화됨에 따라 활성 영역이 점점 작아지는데 이로 인하여 사진/식각 공정 한계에 도달하여 활성 영역의 임계치(critical dimensio; CD)의 제어를 어렵게 하는 등 문제가 있다. 따라서 트렌치의 탑 코너 부분이 라운딩 프로파일을 갖도록 형성 해야한다.
셋째, 반도체 기판의 식각으로 형성되는 트렌치의 버텀 코너(bottom corner) 부분이 라운딩되지 않고 뾰족할 경우, 트렌치 내부에 채워지는 산화물이 후속 열 공정시 팽창하게 되는데, 뾰족한 부분에서 응력이 강하게 발생되어 소자의 전기적 특성을 열화시키는 문제가 있다. 따라서 트렌치의 버텀 코너 부분이 라운딩 프로파일을 갖도록 형성 해야한다.
네째, 최근 90nm 이하의 기술(technology)을 적용하는 플래쉬 메모리 소자와 같이 소자가 점점 고집적화 및 소형화되어 감에 따라 소자 분리용 트렌치의 스페이스(space)가 좁아지고, 이에 따라 트렌치를 매립하는 고밀도 플라즈마(HDP) 산화물이 갭-필(gap-fill) 되지 않는 문제가 있다. 갭-필 공정 시에 트렌치의 애스팩트 비(aspect ratio)는 소자 특성상 제한되기 때문에 갭-필 공정의 마진을 확보하기 위해서 애스팩트 비를 조절하는 것은 불가능한 현실이다. 따라서 SA-STI 공정 시에 형성되는 트렌치 프로파일을 조절하므로서 갭-필 공정의 마진을 확보하여야 하는데, 소자 집적화에 따른 문제로 식각 공정 시에 포토레지스트 마스크 배리어(PR mask barrier)가 아닌 다른 물질로 하드 마스크 배리어(hard mask barrier)로 식각해야 하기 때문에 갭-필이 용이한 트렌치 프로파일을 조절하기 어려운 문제가 있다.
상기한 바와 같이, SA-STI 공정으로 소자 분리막을 형성할 때 소자의 전기적 특성 열화를 방지하기 위해서는 네 가지 요인들을 충족시켜야 한다.
따라서 본 발명은 다층 구조의 하드 마스크를 이용한 SA-STI 공정으로 플로팅 게이트용 제 1 폴리실리콘층의 식각면을 버티컬 프로파일로 형성되게 할 뿐만 아니라 트렌치의 탑 코너 부분 및 버텀 코너 부분을 라운딩 프로파일로 형성되게 하고 트렌치의 측벽이 슬로프 프로파일로 형성되게 하여, 고집적 소자의 구현 및 소자의 전기적 특성을 향상시킬 수 있는 플래쉬 메모리 소자의 소자 분리막 형성 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 일 측면에 따른 플래쉬 메모리 소자의 소자 분리막 형성 방법은 게이트 산화막 및 폴리실리콘층이 형성된 반도체 기판 상에 연마 정지층, SiO2층, SiN층 및 SiON층을 순차적으로 형성하고, 패터닝하여 연마 정지층, SiO2층, SiN층 및 SiON층이 적층된 다층 구조의 하드 마스크를 형성하는 단계; SiON층을 하드 마스크하여 폴리실리콘층을 식각하는 단계; SiN층을 하드 마스크하여 게이트 산화막 및 반도체 기판을 순차적으로 식각하여 불완전한 트렌치를 형성하는 단계; SiO2층을 하드 마스크하여 불완전한 트렌치가 형성된 반도체 기판을 일부 식각하여 최종 트렌치를 형성하는 단계; 및 절연물 갭-필 공정 및 연마 정지층을 이용한 화학적 기계적 연마 공정으로 최종 트렌치 내에 소자 분리막을 형성하는 단계를 포함한다.
상기에서, 연마 정지층은 질화물 계통의 물질로 형성하는 것이 바람직하다.
SiO2층은 200 내지 500Å의 두께로 형성하며, SiO2층을 하드 마스크로 한 식각 공정시 상기 화학적 기계적 연마 공정 편차를 줄이기 위해 100 내지 300Å의 두께를 남기는 것이 바람직하다.
SiON층을 하드 마스크로 한 식각 공정은 F, Cl, HBr 계열의 가스를 사용하여 실시하는 것이 바람직며, 폴리실리콘층의 식각면이 버티컬 프로파일을 갖는다.
SiN층을 하드 마스크로 한 식각 공정은 1차로 CHF3/CF4, HBr, HBr/CHF3/CF
4 가스를 사용하고, 2차로 Cl, HBr, O 계열의 가스를 사용하여 실시하는 것이 바람직하다. SiN층을 하드 마스크로 한 식각 공정 중 상기 1차 식각 공정은 상기 게이트 산화막 식각 공정으로 상기 불완전한 트렌치의 탑 코너 부분이 라운딩 프로파일을 갖게되고, 상기 2차 식각 공정은 상기 반도체 기판 식각 공정으로 상기 불완전한 트렌치의 측벽이 슬로프 프로파일을 갖게된다. 불완전한 트렌치의 탑 코너 부분의 라운딩의 크기는 50 내지 150Å으로 형성하는 것이 바람직하다.
SiO2층을 하드 마스크로 한 식각 공정은 Cl, HBr, O 계열의 가스를 사용하여 실시하는 것이 바람직하며, 불완전한 트렌치의 버텀 코너 부분이 라운딩 프로파일을 갖게되어 최종 트렌치가 형성된다.
절연물 갭-필 공정 전에 제 1 세정 공정, 라이트 에치 트리트먼트 공정, 제 2 세정 공정 및 월 산화 공정을 실시하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의하여 이해되어야 한다.
한편, 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다라고 기재되는 경우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되어질 수도 있다. 도면 상에서 동일 부호는 동일 요소를 지칭한다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 플래쉬 메모리 소자의 소자 분 리막 형성 방법을 설명하기 위한 소자의 단면도이고, 도 2는 SiON층을 하드 마스크로 한 식각 공정시의 트렌치 프로파일을 보여주는 SEM 사진이며, 도 3은 SiN층을 하드 마스크로 한 식각 공정시의 트렌치 프로파일을 보여주는 SEM 사진이고, 도 4는 SiO2층을 하드 마스크로 한 식각 공정시의 트렌치 프로파일을 보여주는 SEM 사진이다.
도 1a를 참조하면, 웰 형성 공정 및 문턱전압 이온 주입 공정 등이 진행된 반도체 기판(10) 상에 게이트 산화막(11) 및 플로팅 게이트용 제 1 폴리실리콘층(12)을 순차적으로 형성한다. 제 1 폴리실리콘층(12) 상에 연마 정지층(polishing stopper layer; 13), SiO2층(14), SiN층(15) 및 SiON층(16)을 순차적으로 형성한다. 포토레지스트 패턴(도시 않음)을 식각 마스크로 한 식각 공정으로 제 1 폴리실리콘층(12) 상의 적층된 층들(13, 14, 15 및 16)을 식각하고, 이로 인하여 SiO2층(14), SiN층(15) 및 SiON층(16)이 적층된 다층 구조의 하드 마스크를 형성한다. SiON층(16)은 포토레지스트 패턴 형성 시에 반사방지막(anti-reflective-coating layer) 역할을 한다. 이후 포토레지스트 패턴은 제거되고 세정 공정이 실시된다.
상기에서, 플로팅 게이트용 제 1 폴리실리콘층(12)은 증착시 도핑(doping)을 하거나 도핑을 하지 않은 상태로 300 내지 600Å의 두께로 형성한다. 연마 정지층(13)은 주로 질화물 계통의 물질을 사용하여 300 내지 1,000Å의 두께로 형성한다. SiO2층(14)은 200 내지 500Å의 두께로 형성한다. SiN층(15)은 저온 플라즈 마 증가형 방식과 LPCVD 방식으로 500 내지 1,000Å의 두께로 형성한다. SiON층(16)은 500 내지 1,000Å의 두께로 형성한다. 여기서, 각 층마다 두께를 수치로 한정하였는데, 후속 식각 공정 및 연마 공정 시에 다른 층 또는 공정 특성에 따라 상관 관계가 있기 때문에 한정하였을 뿐 소자의 특성에 따라 달라질수 있다.
각 층의 두께와 관련하여 대해 구체적으로 설명하면, 연마 정지층(13)의 두께는 화학적 기계적 연마(CMP) 공정 시에 연마 제거 비(CMP removal rate)를 고려한 것이다. SiO2층(14)은 트렌치의 버텀 코너 부분이 라운딩 프로파일을 갖도록 하기 위한 하드 마스크로 사용될 뿐만 아니라 화학적 기계적 연마 공정시 연마 정지층(13)을 보호하는 역할을 하며, 이에 따라 그 두께는 트렌치 식각 공정의 식각 속도를 고려하고 공정 완료 후에 일정 두께 남도록 고려한 것이다. SiN층(15)은 트렌치의 탑 코너 부분이 라운딩 프로파일을 갖도록 하면서 트렌치의 측벽이 슬로프 프로파일(slope profile))을 갖도록 하기 위한 하드 마스크로 사용되며, 이에 따라 그 두께는 게이트 산화막(11) 및 트렌치 식각 공정의 식각 속도를 고려한 것이다. SiON층(16)은 제 1 폴리실리콘층(12)의 식각면이 버터컬 프로파일을 갖도록 하기 위한 하드 마스크로 사용되며, 이에 따라 그 두께는 300 내지 600Å의 두께를 갖는 제 1 폴리실리콘층(12)의 식각 공정의 식각 속도를 고려한 것이다.
도 1b를 참조하면, SiON층(16)을 하드 마스크로 한 제 1 식각 공정으로 플로팅 게이트용 제 1 폴리실리콘층(12)을 식각한다. 제 1 식각 공정을 완료한 후 SiN층(15) 상에 잔류되는 SiON층(16)은 제거된다.
상기에서, 제 1 식각 공정은 F, Cl 및 HBr 계열의 혼합 가스를 사용하여 실시하며, 제 1 식각 공정이 완료된 제 1 폴리실리콘층(12)의 식각면은 버티컬 프로파일을 갖게되어 후속 게이트 식각 공정시 발생되는 게이트 브릿지 현상을 방지할 수 있게한다.
SiON층(16)을 하드 마스크로 한 식각 공정 시에 제 1 폴리실리콘층(12)의 식각면이 버티컬 프로파일을 갖게되는데, 이는 SiON 하드 마스크를 사용한 식각 공정으로 테스트 반도체 기판에 트렌치를 형성한 도 2의 SEM 사진에서 알수 있듯이 트렌치 사이드 슬로프 앵글(trench side slope angle)이 87 내지 88도로서 거의 버티컬 프로파일에 근접하였다. 이와 같이 SiON 하드 마스크는 게이트 브릿지 현상을 방지하기 위해 버티컬 프로파일이 필요한 플로팅 게이트용 제 1 폴리실리콘층(12)의 식각에 적합하다.
도 1c를 참조하면, SiN층(15)을 하드 마스크로 한 제 2 식각 공정으로 게이트 산화막(11) 및 반도체 기판(10)을 순차적으로 식각하여 소자 분리용 불완전한 트렌치(partial trench; 17)를 형성한다. 제 2 식각 공정을 완료한 후 SiO2층(14) 상에 잔류되는 SiN층(15)은 제거된다.
상기에서, 제 2 식각 공정은 먼저 CHF3/CF4, HBr, HBr/CHF3/CF4 가스를 사용하여 게이트 산화막(11)을 식각하며, 게이트 산화막(11)의 식각이 완료되면 Cl, HBr 및 O 계열의 혼합 가스를 사용하여 반도체 기판(10)을 식각한다. 제 2 식각 공정 동안 하드 마스크로 사용되는 SiN층(15)도 식각되어지면서 폴리머(polymer)를 발생하게 되는데, 특히 게이트 산화막(11)의 식각에 사용되는 가스는 폴리머를 많이 형성시키는 특성을 갖고 있어 트렌치(17)의 탑 코너 부분(TC)이 라운딩 프로파일을 갖게되며, 반도체 기판(10)의 식각 동안에는 SiN층(15)의 식각으로 발생되는 폴리머로 인해 트렌치(17)의 측벽이 슬로프 프로파일을 갖게된다. 트렌치(17)의 탑 코너 부분(TC)의 라운딩의 크기는 식각 시간을 조절하여 50 내지 150Å이 되도록 한다. 트렌치(17)의 탑 코너 부분(TC)이 라운딩 프로파일을 갖게되므로 트렌치(17)의 탑 코너 부분(TC)이 뾰족한 경우에 발생되는 전계 집중으로 인한 소자의 전기적 특성 열화를 방지할 수 있고, 또한 활성 영역의 임계치의 제어를 용이하게 하며, 트렌치(17)의 탑 코너 부분(TC)의 라운딩 프로파일과 더불어 트렌치(17)의 측벽이 슬로프 프로파일을 갖게되므로 후속 갭-필 공정의 마진을 확보할 수 있게한다.
SiN층(15)을 하드 마스크로 한 식각 공정 시에 트렌치(17)의 탑 코너 부분(TC)이 라운딩 프로파일을 갖게되고, 트렌치(17)의 측벽이 슬로프 프로파일을 갖게 되는데, 이는 SiN 하드 마스크를 사용한 식각 공정으로 테스트 반도체 기판에 트렌치를 형성한 도 3의 SEM 사진에서 알수 있듯이 트렌치 사이드 슬로프 앵글이 80 내지 83도로서 대체적으로 슬로프 프로파일이었다. 이와 같이 SiN 하드 마스크는 트렌치(17)의 탑 코너 부분(TC)을 라운딩 프로파일로 형성하고, 트렌치(17)의 측벽을 슬로프 프로파일로 형성하기 위해 게이트 산화막(11) 및 트렌치 식각 공정에 적합하다.
도 1d를 참조하면, SiO2층(14)을 하드 마스크로 한 제 3 식각 공정으로 반도 체 기판(10)을 일부 식각하여 최종 트렌치(170)를 형성한다. 제 3 식각 공정 동안 하드 마스크로 사용되는 SiO2층(14)도 식각되어지는데, 후속 화학적 기계적 연마 공정을 용이하게 하기 위하여 100 내지 300Å의 두께가 남도록 식각 공정을 진행하는데, 이로 인하여 연마 정지층(13) 상에 잔류된 SiO2층(14R)이 형성된다.
상기에서, 도 1c에서 SiN층(15)을 하드 마스크로 한 식각 공정 시에 불완전한 트렌치(17)의 버텀 코너 부분(BC)이 뾰족한 것을 라운딩지게 하기 위하여, 제 3 식각 공정은 Cl, HBr 및 O 계열의 혼합 가스를 사용하여 반도체 기판(10)을 일부 식각하며, 반도체 기판(10)이 식각되는 동안에 SiO2층(14)도 식각되어져 산화물(oxide)성 폴리머가 발생되고, 이로 인하여 도 1d에 도시된 바와 같이 최종 트렌치(170)의 버텀 코너 부분(BC)이 라운딩 프로파일을 갖게된다. 최종 트렌치(170)의 버텀 코너 부분(BC)이 라운딩 프로파일을 갖게되므로, 트렌치(170)의 버텀 코너 부분(BC)이 라운딩되지 않고 뾰족할 경우에 후속 공정으로 트렌치(170) 내부에 채워지는 산화물이 후속 열 공정시 팽창 작용으로 뾰족한 버텀 코너 부분(BC)에서 응력이 강하게 발생되어 소자의 전기적 특성을 열화시키는 것을 방지할 수 있다.
SiO2층(14)을 하드 마스크로 한 식각 공정 시에 트렌치(170)의 버텀 코너 부분(BC)이 라운딩 프로파일을 갖게되는데, 이는 SiO2 하드 마스크를 사용한 식각 공정으로 테스트 반도체 기판에 트렌치를 형성한 도 4의 SEM 사진에서 알수 있듯이 트렌치 사이드 슬로프 앵글이 90도를 넘는 보잉 프로파일(bowing profile)이었다. 이와 같이 SiO2 하드 마스크는 측벽이 슬로프 프로파일을 갖는 트렌치(170)의 버텀 코너 부분(BC)을 라운딩 프로파일로 형성하데 적합하다.
상기한 제 1, 제 2 및 제 3 식각 공정들을 통해 제 1 폴리실리콘층(12)은 그 식각면이 버티컬 프로파일을 갖고, 최종 트렌치(170)는 탑 코너 부분이 라운딩 프로파일을 갖고, 측벽이 슬로프 프로파일을 갖고, 버텀 코너 부분이 라운딩 프로파일을 갖게된다.
도 1e를 참조하면, 최종 트렌치(170)를 형성하는 과정중에 생성되는 오염원을 제거하고 식각 손상을 보상하기 위하여 제 1 세정 공정, 라이트 에치 트리트먼트(light etch treatment) 공정, 제 2 세정 공정, 월 산화(wall oxidation) 공정 등의 통상의 공정들을 실시한다. 이러한 공정들이 실시된 상태에서, 고밀도 플라즈마(HDP) 산화물과 같은 절연물을 사용한 갭-필(gap-fill) 공정으로 트렌치(170)를 매립시킨 후, 연마 정지층(13)이 노출되는 시점까지 화학적 기계적 연마(CMP) 공정을 실시하여 트렌치(170) 내에 소자 분리막(18)을 형성하고, 연마 정지층(13)을 제거하고, 플로팅 게이트용 제 2 폴리실리콘층(19) 증착 및 패터닝 공정으로 제 1 및 제 2 폴리실리콘층(12 및 19)이 적층된 플로팅 게이트를 형성한다. 이후 유전체막 형성 공정 및 콘트롤 게이트 형성 공정을 통상의 방법으로 진행하여 플래쉬 메모리 소자를 완성시킨다.
상기에서, 잔류된 SiO2층(14R)은 화학적 기계적 연마 공정시 연마 공정 편차를 줄이기 위해 연마 정지층(13)의 두께를 일정하게 유지시키는 역할을 하며, 연마 공정 동안에 완전히 제거된다. 구체적으로, 화학적 기계적 연마 공정 시에 잔류된 SiO2층(14R)을 남기지 않을 경우 식각 공정의 식각 속도 편차에 따라 연마 정지층(13)의 남는 두께가 달라지므로 연마 공정에 편차를 유발할 수 있으며, SiO2층(14R)을 남기므로 연마 정지층(13)의 두께가 일정하게 되어 연마 공정의 마진을 확보할 수 있다.
상술한 바와 같이, 본 발명은 셀프 얼라인 쉘로우 트렌치 아이소레이션 스킴(SA-STI scheme)을 적용하는 플래쉬 메모리 소자에서 SiO2층, SiN층 및 SiON층이 적층된 다층 구조의 하드 마스크를 이용하여 식각 공정을 실시하되, SiON층을 하드 마스크로 한 식각 공정 시에 플로팅 게이트용 제 1 폴리실리콘층의 식각면이 버티컬 프로파일을 갖게되고, SiN층을 하드 마스크로 한 식각 공정 시에 트렌치의 탑 코너 부분이 라운딩 프로파일을, 트렌치의 측벽이 슬로프 프로파일을 갖게되고, SiO2층을 하드 마스크로 한 식각 공정 시에 트렌치의 버텀 코너 부분이 라운딩 프로파일을 갖게되므로 다음과 같은 효과가 있다.
첫째, 제 1 폴리실리콘층의 식각 프로파일에 따라 게이트 식각 공정 시에 발생되는 게이트 브릿지 현상을 방지할 수 있다.
둘째, 트렌치의 탑 코너 부분이 뾰족한 경우에 발생되는 전계 집중으로 인한 소자의 전기적 특성 열화를 방지하면서 활성 영역의 임계치의 제어를 용이하게 할 수 있다.
셋째, 트렌치의 버텀 코너 부분이 뾰족한 경우에 트렌치 내부에 채워지는 산화물이 후속 열 공정시 팽창 작용으로 뾰족한 버텀 코너 부분에서 응력이 강하게 발생되어 소자의 전기적 특성을 열화시키는 것을 방지할 수 있다.
네째, 트렌치가 탑 코너 부분이 라운딩 프로파일이고, 측벽이 슬로프 프로파일이고, 버텀 코너 부분이 라운딩 프로파일로 형성되어 소자 분리막을 형성하기 위한 갭-필 공정의 마진을 확보 할 수 있다.
다섯째, 식각 정지층 상에 SiO2층을 남기므로 연마 공정의 마진을 확보할 수 있다.
여섯째, 상기한 첫째부터 다섯째까지의 효과를 다층 구조의 하드 마스크를 이용하여 이룰 수 있어 공정을 용이하게 진행시킬 수 있다.
일곱째, 상기한 첫째부터 여섯째까지의 효과를 갖는 소자 분리막을 형성할 수 있어 반도체 소자의 전기적 특성 향상은 물론 반도체 소자의 고집적화를 이룰수 있다.
Claims (9)
- 게이트 산화막 및 폴리실리콘층이 형성된 반도체 기판 상에 연마 정지층, SiO2층, SiN층 및 SiON층을 순차적으로 형성하고, 패터닝하여 상기 연마 정지층, 상기 SiO2층, 상기 SiN층 및 상기 SiON층이 적층된 다층 구조의 하드 마스크를 형성하는 단계;상기 SiON층을 하드 마스크하여 상기 폴리실리콘층을 식각하는 단계;상기 SiN층을 하드 마스크하여 상기 게이트 산화막 및 반도체 기판을 순차적으로 식각하여 불완전한 트렌치를 형성하는 단계;상기 SiO2층을 하드 마스크하여 상기 불완전한 트렌치가 형성된 상기 반도체 기판을 일부 식각하여 최종 트렌치를 형성하는 단계; 및절연물 갭-필 공정 및 상기 연마 정지층을 이용한 화학적 기계적 연마 공정으로 상기 최종 트렌치 내에 소자 분리막을 형성하는 단계를 포함하는 플래쉬 메모리 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서,상기 연마 정지층은 질화물 계통의 물질로 형성하는 플래쉬 메모리 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서,상기 SiO2층은 200 내지 500Å의 두께로 형성하며, 상기 SiO2층을 하드 마스크로 한 식각 공정시 상기 화학적 기계적 연마 공정 편차를 줄이기 위해 100 내지 300Å의 두께를 남기는 플래쉬 메모리 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서,상기 SiON층을 하드 마스크로 한 식각 공정은 F, Cl 및 HBr 계열의 혼합 가스를 사용하여 실시하며, 상기 폴리실리콘층의 식각면이 버티컬 프로파일을 갖는 플래쉬 메모리 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서,상기 SiN층을 하드 마스크로 한 식각 공정은 1차로 CHF3/CF4, HBr, HBr/CHF3/CF4 가스를 사용하고, 2차로 Cl, HBr 및 O 계열의 혼합 가스를 사용하여 실시하는 플래쉬 메모리 소자의 소자 분리막 형성 방법.
- 제 5 항에 있어서,상기 SiN층을 하드 마스크로 한 식각 공정 중 상기 1차 식각 공정은 상기 게이트 산화막 식각 공정으로 상기 불완전한 트렌치의 탑 코너 부분이 라운딩 프로파일을 갖게되고, 상기 2차 식각 공정은 상기 반도체 기판 식각 공정으로 상기 불완전한 트렌치의 측벽이 슬로프 프로파일을 갖게되는 플래쉬 메모리 소자의 소자 분리막 형성 방법.
- 제 6 항에 있어서,상기 불완전한 트렌치의 탑 코너 부분의 라운딩의 크기는 50 내지 150Å으로 형성하는 플래쉬 메모리 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서,상기 SiO2층을 하드 마스크로 한 식각 공정은 Cl, HBr 및 O 계열의 혼합 가스를 사용하여 실시하며, 상기 불완전한 트렌치의 버텀 코너 부분이 라운딩 프로파일을 갖게되어 상기 최종 트렌치가 형성되는 플래쉬 메모리 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서,상기 절연물 갭-필 공정 전에 제 1 세정 공정, 라이트 에치 트리트먼트 공정, 제 2 세정 공정 및 월 산화 공정을 실시하는 단계를 포함하는 플래쉬 메모리 소자의 소자 분리막 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040011756A KR100673154B1 (ko) | 2004-02-23 | 2004-02-23 | 플래쉬 메모리 소자의 소자 분리막 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040011756A KR100673154B1 (ko) | 2004-02-23 | 2004-02-23 | 플래쉬 메모리 소자의 소자 분리막 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050083283A KR20050083283A (ko) | 2005-08-26 |
| KR100673154B1 true KR100673154B1 (ko) | 2007-01-22 |
Family
ID=37269541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040011756A KR100673154B1 (ko) | 2004-02-23 | 2004-02-23 | 플래쉬 메모리 소자의 소자 분리막 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100673154B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100801062B1 (ko) * | 2006-07-07 | 2008-02-04 | 삼성전자주식회사 | 트렌치 소자 분리 방법, 이를 이용한 게이트 구조물 형성방법 및 불 휘발성 메모리 소자 형성 방법 |
| KR101495075B1 (ko) * | 2013-06-20 | 2015-03-02 | 이대로 | 기능성 필름을 갖는 액정보호필름 구조체 |
| CN113314416B (zh) * | 2021-06-07 | 2024-02-23 | 上海新微半导体有限公司 | 一种GaN-HEMT器件上倾角结构的制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980036490A (ko) * | 1996-11-18 | 1998-08-05 | 김광호 | 반도체소자의 트렌치 및 이의 형성방법 |
| JP2002141407A (ja) * | 2000-10-31 | 2002-05-17 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| JP2003218093A (ja) * | 2002-01-21 | 2003-07-31 | Tokyo Electron Ltd | エッチング方法 |
-
2004
- 2004-02-23 KR KR1020040011756A patent/KR100673154B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980036490A (ko) * | 1996-11-18 | 1998-08-05 | 김광호 | 반도체소자의 트렌치 및 이의 형성방법 |
| JP2002141407A (ja) * | 2000-10-31 | 2002-05-17 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| JP2003218093A (ja) * | 2002-01-21 | 2003-07-31 | Tokyo Electron Ltd | エッチング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050083283A (ko) | 2005-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100532503B1 (ko) | 쉘로우 트렌치 소자 분리막의 형성 방법 | |
| KR100341480B1 (ko) | 자기 정렬된 얕은 트렌치 소자 분리 방법 | |
| KR100790296B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| JP2006196843A (ja) | 半導体装置およびその製造方法 | |
| US20070232019A1 (en) | Method for forming isolation structure in nonvolatile memory device | |
| JP5131804B2 (ja) | フラッシュメモリ素子の製造方法 | |
| KR101506901B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100937818B1 (ko) | 플래시 메모리 소자 및 그의 제조 방법 | |
| KR100673154B1 (ko) | 플래쉬 메모리 소자의 소자 분리막 형성 방법 | |
| KR101085620B1 (ko) | 불휘발성 메모리 소자의 게이트 패턴 형성방법 | |
| KR100578646B1 (ko) | 플래쉬 메모리 소자의 플로팅 게이트 형성 방법 | |
| KR100671603B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100526476B1 (ko) | 스플릿 게이트형 플래쉬 메모리 소자의제조방법 | |
| KR100554835B1 (ko) | 플래시 소자의 제조 방법 | |
| US20080029804A1 (en) | Flash Memory Device and Method of Manufacturing the Same | |
| US20070181916A1 (en) | Method of manufacturing flash memory device | |
| KR100704472B1 (ko) | 리세스 게이트를 갖는 반도체장치의 제조 방법 | |
| KR100624947B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| KR100870303B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR20080004302A (ko) | 플래시 메모리 소자의 제조방법 | |
| KR20100076329A (ko) | 불휘발성 메모리 소자의 게이트 패턴 형성방법 | |
| KR20090056263A (ko) | 반도체 소자의 소자 분리막 및 그의 형성 방법 | |
| KR20080101378A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR20070067563A (ko) | 플로팅 게이트 형성 방법 | |
| KR20090122693A (ko) | 반도체 소자의 소자 분리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |