CN106098732A - 电光装置及其制造方法、电子设备 - Google Patents

Abstract

本发明提供一种电光装置及其制造方法、电子设备。电光装置的特征在于，包括：显示区域(E)，其包括具有沟槽密度D1的元件分离区域(88)并配置有像素电路(110)；驱动电路区域(105)，其包括设置有具有沟槽密度D2的驱动电路元件分离部的区域并配置有驱动电路(101、102)；周边区域(106)，其包括设置有具有沟槽密度D3的周边元件分离部的区域并至少被配置在显示区域(E)与驱动电路区域(105)之间，沟槽密度D1与沟槽密度D2不同，沟槽密度D1与沟槽密度D3相等。

Description

电光装置及其制造方法、电子设备

技术领域

本发明涉及一种电光装置、搭载有该电光装置的电子设备以及该电光装置的制造方法。

背景技术

作为电光装置的一个示例，提出了一种具备形成有像素电路及对该像素电路进行驱动的驱动电路等的硅基板的有机电致发光(以后，称为有机EL)装置(专利文献1)。

在专利文献1中记载的有机EL装置中，多个像素电路及对该像素电路进行驱动的驱动电路(数据线驱动电路、扫描线驱动电路)等被形成在硅基板上，配置有像素电路的区域成为显示区域，配置有驱动电路的区域成为驱动电路区域。驱动电路被形成在显示区域的周围，并设置有多个驱动晶体管。在像素电路中设置有多个像素晶体管及有机EL元件等，利用经由像素晶体管而被供给的电流使有机EL元件发光。专利文献1中记载的有机EL装置例如为适合于头戴式显示器的显示部的微型显示器，并在显示区域中以与驱动电路区域相比而更稀疏的方式配置晶体管。

硅基板例如具有将元件区域分离的STI(Shallow Trench Isolation：浅沟槽隔离)结构，并且在该元件区域内形成有晶体管(驱动晶体管、像素晶体管)。

该STI结构可以通过例如专利文献2中记载的制造方法而进行制造。详细而言，将由氧化硅和氮化硅构成的绝缘层堆积在硅基板之上，并在硅基板上形成包围元件区域的沟槽。接着，将氧化硅堆积在硅基板上，并将氧化硅埋入沟槽之中。接着，在氧化硅上实施利用化学机械研磨(ChemicalMechanical Polishing(以后，称为CMP))来实现的平坦化处理。接着，蚀刻去除覆盖硅基板的表面的绝缘层，从而形成具有STI结构的硅基板。

然而，在利用CMP实现的平坦化处理中，每单位面积的研磨对象物的占有面积(以后，称为氧化硅的面积)较大的部分与每单位面积的氧化硅的面积较小的部分相比，氧化硅的研磨速度较慢。在专利文献1中记载的有机EL装置中，由于在显示区域中以与驱动电路区域相比而更稀疏的方式配置晶体管，因此，与驱动电路区域相比，显示区域的每单位面积的氧化硅的占有面积变小。因此，在显示区域中较早进行氧化硅研磨，在驱动电路区域中较晚进行氧化硅的研磨。并且，与显示区域的远离驱动电路区域的一侧相比，显示区域的接近驱动电路区域的一侧受到驱动电路区域的影响而较晚进行氧化硅的研磨，从而有可能使研磨面的平坦性恶化。

除此之外，显示区域的研磨面的平坦性将对像素晶体管的特性产生影响，在显示区域的接近驱动电路区域的一侧和显示区域的远离驱动电路区域的一侧间，像素晶体管的特性上会产生微小的差。因此，在显示区域的接近驱动电路区域的一侧和显示区域的远离驱动电路区域的一侧间，有机EL元件所发出的光的亮度会产生微小的差。另一方面，人的眼睛相对于光的亮度的变化而较为敏感，容易察觉到有机EL元件所发出的光的微小的亮度的变化，从而识别为亮度不均。

因此，有可能使硅基板的研磨面的平坦性变差，从而使像素晶体管的特性的均一性变差。当像素晶体管的特性的均一性变差时，存在有机EL元件所发出的光的亮度的均一性变差而容易产生亮度不均(显示不均)的课题。

发明内容

本发明是为了解决上述的课题的至少一部分分而完成的发明，并能够作为以下的方式或应用例而实现。

应用例1

本应用例所涉及的电光装置的特征在于，包括：第一区域，其包含具有第一密度的第一沟槽元件分离区域，并且配置有包含晶体管的像素电路；第二区域，其包含具有第二密度的第二沟槽元件分离区域，并且配置有供给用于对所述像素电路进行驱动的信号的驱动电路；第三区域，其包含具有第三密度的第三沟槽元件分离区域，并且至少被配置在所述第一区域与所述第二区域之间，所述第一密度与所述第二密度不同，所述第一密度与所述第三密度相等。

在第一区域与第二区域之间的第三区域内，配置有与第一区域为相同的密度的第三沟槽元件分离区域。因此，与在第一区域与第二区域之间未配置第三区域的情况相比，第二区域向第一区域的影响变小，在第一区域的接近第二区域的一侧以及第一区域的远离第二区域的一侧间，第一区域的状态(例如，平坦性)不容易发生变化。

由于第一区域的状态(例如，平坦性)不容易发生变化，因此形成在第一区域内的晶体管(像素电路)的特性不容易发生变化，从而能够提高形成在第一区域内的晶体管(像素电路)的特性的均一性。因此，能够提高电光装置的显示的均一性，提供更高品质的显示。

应用例2

上述应用例所涉及的电光装置也可以采用如下的方式，即，所述第三区域包围所述第一区域。

通过以包围第一区域的方式配置第三区域，能够减小第二区域向第一区域的影响。

应用例3

上述应用例所涉及的电光装置也可以采用如下的方式，即，所述第三区域包围所述第二区域。

通过以包围第二区域的方式配置第三区域，能够减小第二区域向第一区域的影响。

应用例4

上述应用例所涉及的电光装置也可以采用如下方式，即，所述第一沟槽元件分离区域与所述第三沟槽元件分离区域由相同的图案构成。

即使在第一沟槽元件分离区域与第二沟槽元件分离区域由不同的图案构成、第一密度与第二密度不同的情况下，也能够通过将由与第一沟槽元件分离区域相同的图案构成、且具有与第一密度相同的密度的第三沟槽元件分离区域设置在第一区域与第二区域之间的第三区域内而减小第二区域向第一区域的影响。

应用例5

本应用例所涉及的电子设备的特征在于，具备上述应用例中所记载的电光装置。

通过在本应用例所涉及的电子设备的显示部中应用上述应用例中所记载的电光装置，能够提供高品质的显示。

应用例6

本应用例所涉及的电光装置的制造方法的特征在于，所述电光装置包括：第一区域，其包含具有第一密度的第一沟槽，并且配置有像素电路；第二区域，其包含具有第二密度的第二沟槽，并且配置有供给用于对所述像素电路进行驱动的信号的驱动电路；第三区域，其包含具有第三密度的第三沟槽，并且至少被配置在所述第一区域与所述第二区域之间，所述电光装置的制造方法包括：在硅基板上形成具有预定的图案的研磨阻挡层的工序；至少将所述研磨阻挡层作为掩膜而在所述硅基板上形成沟槽的工序；以对所述沟槽进行填充的方式在所述硅基板上形成绝缘层的工序；将所述研磨阻挡层作为阻挡件而对所述绝缘层进行研磨的工序，在形成所述沟槽的工序中，以所述第一密度与所述第二密度不同、所述第一密度与所述第三密度相等的方式而在所述第一区域内形成具有所述第一密度的所述第一沟槽、在所述第二区域内形成具有所述第二密度的所述第二沟槽、在所述第三区域内形成具有所述第三密度的所述第三沟槽。

在于硅基板的第一区域和第二区域以及第三区域内形成沟槽之后，形成(堆积)绝缘层并对绝缘层进行研磨，从而形成了在沟槽中填充有绝缘层的STI结构的硅基板。

在于第一区域与第二区域之间未形成具有与第一沟槽为相同的密度的第三沟槽的第三区域的情况下，进行研磨的工序中的第一区域的研磨速度容易受到第二区域的影响，从而容易发生变化。当在第一区域与第二区域之间形成具有与第一沟槽为相同的密度的第三沟槽的第三区域时，进行研磨的工序中的第一区域的研磨速度不容易受到第二区域的影响，从而不容易发生变化。

由此，第一区域内的研磨面的状态(例如，平坦性)不容易发生变化，能够提高形成在第一区域内的晶体管(像素电路)的特性的均一性。因此，能够提高电光装置的显示的均一性，从而提供更高品质的显示。

应用例7

上述应用例所涉及的电光装置的制造方法也可以采用如下方式，即，在形成所述沟槽的工序中，以包围所述第一区域的方式形成所述第三区域。

在形成沟槽的工序中，当以包围第一区域的方式形成第三区域时，能够在进行研磨的工序中，减小第二区域向第一区域的影响。

应用例8

上述应用例所涉及的电光装置的制造方法也可以采用如下方式，即，在形成所述沟槽的工序中，以包围所述第二区域的方式形成所述第三区域。

当在形成沟槽的工序中以包围第二区域的方式形成第三区域时，能够在进行研磨的工序中减小第二区域向第一区域的影响。

应用例9

上述应用例所涉及的电光装置的制造方法也可以采用如下方式，即，在形成所述沟槽的工序中，所述第一沟槽与所述第三沟槽为相同的图案。

即使在第一沟槽和第二沟槽由不同的图案构成、第一密度与第二密度不同的情况下，也能够通过将由与第一沟槽相同的图案构成且具有与第一密度相同的密度的第三沟槽设置在第一区域与第二区域之间的第三区域内而减小第二区域向第一区域的影响。

附图说明

图1为表示实施方式1所涉及的有机EL装置的概要的简要俯视图。

图2为表示实施方式1所涉及的有机EL装置的电结构的图。

图3为表示像素电路的电结构的图。

图4为表示像素的概要的简要俯视图。

图5为沿着图4的线段A-A’的有机EL装置的简要剖视图。

图6为表示像素中的基板的状态的简要俯视图。

图7为沿着图6的线段B-B’的基板的简要剖视图。

图8为表示有机EL装置中的基板的状态的简要俯视图。

图9为表示实施方式1所涉及的有机EL装置的制造方法的工序流程。

图10为表示经过图9所示的工序流程的主要的工序之后的基板的状态的简要剖视图。

图11为表示比较例所涉及的有机EL装置的基板的状态的简要俯视图。

图12中(a)为比较例所涉及的有机EL装置的晶体管的简要俯视图，(b)为沿着(a)的线段C-C’的晶体管的简要剖视图,(c)为沿着(a)的线段D-D’的晶体管的简要剖视图。

图13为表示实施方式2所涉及的头戴式显示器的结构的简要图。

具体实施方式

以下，参照附图对本发明的实施方式进行说明。所涉及的实施方式为表示本发明的一个方式的内容，并不是对该发明进行限定的内容，能够在本发明的技术思想的范围内任意地进行变更。此外，在以下的各图中，由于将各个层及各个部位设置为在附图上能够识别的程度的大小，因此将各个层及各个部位的比例设置为与实际不同。

实施方式1

“有机EL装置的概要”

图1为表示实施方式1所涉及的有机EL装置的概要的简要俯视图。图2为表示本实施方式所涉及的有机EL装置的电结构的图。图3为表示像素电路的电结构的图。

首先，参照图1至图3，对本实施方式所涉及的有机EL装置100的概要进行说明。

如图1所示，有机EL装置100具有元件基板10以及保护基板40。元件基板10和保护基板40以相互对置的状态通过省略了图示的粘合剂(参照后述的树脂层41、图5)而被接合在一起。另外，粘合剂(树脂层41)可以使用例如环氧树脂或丙烯树脂等。

另外，有机EL装置100为“电光装置”的一个示例。

元件基板10具有显示区域E，在该显示区域E内以矩阵状而配置有像素20R、像素20G、像素20B，像素20R中配置有发出红色(R)的光的有机EL元件30R，像素20G中配置有发出绿色(G)的光的有机EL元件30G，像素20B中配置有发出蓝色(B)的光的有机EL元件30B。

另外，显示区域E为“第一区域”的一个示例。

在以后的说明中，有时将像素20R和像素20G以及像素20B统合为像素20来看待，有时将有机EL元件30R和有机EL元件30G以及有机EL元件30B统合为有机EL元件30看待。

在显示区域E内设置有滤色层50。在滤色层50之中，像素20R的有机EL元件30R之上配置有红色的滤色层50R，像素20G的有机EL元件30G之上配置有绿色的滤色层50G，像素20B的有机EL元件30B之上配置有蓝色的滤色层50B。

有机EL元件30中所发出的光透过元件基板10的滤色层50而从保护基板40侧作为显示光而被射出。即，有机EL装置100具有顶部发射结构。

由于有机EL装置100为顶部发射结构，因此能够在元件基板10的基材中使用不透明基板。在本实施方式中，作为元件基板10的基材的基板主体8(参照图5、图7)的构成材料为硅。

在显示区域E的外侧，沿着元件基板10的长边侧的一边排列有多个外部连接用端子103。在多个外部连接用端子103与显示区域E之间设置有数据线驱动电路101。在元件基板10的短边侧的两边与显示区域E之间，设置有扫描线驱动电路102。也就是说，扫描线驱动电路102相对于显示区域E而被设置在左右的两边。数据线驱动电路101被设置在数据线驱动电路区域101a内，扫描线驱动电路102被设置在扫描线驱动电路区域102a内。

以后，将数据线驱动电路区域101a与扫描线驱动电路区域102a统合而称为驱动电路区域105。另外，驱动电路区域105(数据线驱动电路区域101a、扫描线驱动电路区域102a)为“第二区域”的一个示例。

以后，将显示区域E以及驱动电路区域105以外的区域称为周边区域106。周边区域106被设置为包围显示区域E。周边区域106被设置为包围驱动电路区域105(数据线驱动电路区域101a、扫描线驱动电路区域102a)。另外，周边区域106为“第三区域”的一个示例。

以后，将沿着元件基板10的长边的方向设为X方向，将沿着元件基板10的短边的方向设为Y方向，将从元件基板10朝向保护基板40的方向设为Z方向。并且，将在图中表示各方向的箭头标记的前端侧设为(+)，将基端侧设为(-)。此外，将从Z方向观察称为俯视观察。

如此，有机EL装置100(元件基板10)具有：配置有像素20(像素电路110(参照图2))的显示区域E；配置有数据线驱动电路101、扫描线驱动电路102的驱动电路区域(数据线驱动电路区域101a、扫描线驱动电路区域102a)；以及周边区域106。

外部连接用端子103与电路模块(省略图示)连接。与外部连接用端子103连接的电路模块兼作有机EL装置100的电源电路以及控制电路，除了对像素20及数据线驱动电路101、扫描线驱动电路102提供各种电位之外，还供给数据信号及控制信号等。

保护基板40与元件基板10相比而较小，并以使外部连接用端子103露出的方式而与元件基板10对置配置。保护基板40为透光性的基板，可以使用石英基板或玻璃基板等。保护基板40具有以使被配置在显示区域E中的有机EL元件30不受损伤的方式进行保护的作用，并以与显示区域E相比而较宽的方式设置。

如图2所示，在元件基板10上，m行的扫描线12以在X方向上延伸的方式设置，n列的数据线14以在Y方向上延伸的方式设置。此外，在元件基板10上，沿着数据线14的每一列而在Y方向上延伸设置有电源线19。

在元件基板10上，对应于m行的扫描线12与n列的数据线14的交叉部而设置有像素电路110。像素电路110形成像素20的一部分。即，在显示区域E中，以矩阵状而配置有m行×n列的像素电路110。

电源线19上被供给(供电)有初始化用的复位电位Vorst。并且，虽然省略图示，但对控制信号GCMP、Gel、Gorst进行供给的三根控制线与扫描线12被并行地设置。

扫描线12与扫描线驱动电路102电连接。数据线14与数据线驱动电路101电连接。扫描线驱动电路102中被供给有用于对扫描线驱动电路102进行控制的控制信号Ctr1。数据线驱动电路101中被供给有用于对数据线驱动电路101进行控制的控制信号Ctr2。

扫描线驱动电路102根据控制信号Ctr1而生成用于在帧的期间内针对每一行扫描线12进行扫描的扫描信号Gwr(1)、Gwr(2)、Gwr(3)、…、Gwr(m-1)、Gwr(m)。并且，除了扫描信号Gwr之外，扫描线驱动电路102还向控制线供给控制信号GCMP、Gel、Gorst。另外，帧的期间是指，在有机EL装置100中显示一个镜头(片断)量的图像的期间，例如，如果同步信号中所包含的垂直同步信号的频率为120Hz，那么1帧的期间大约为8.3毫秒。

两个扫描线驱动电路102从两侧对m行的扫描线12中的各行进行驱动。只要扫描信号的延迟没有问题，则可以采用在单侧仅设置一个扫描线驱动电路102的结构。

数据线驱动电路101针对位于通过扫描线驱动电路102而被选择出的行上的像素电路110而向1、2、…、n列的数据线14供给与该像素电路110的灰度数据相应的电位的数据信号Vd(1)、Vd(2)、…、Vd(n)。

元件基板10具有基板7(参照图5至图7)，像素电路110、扫描线驱动电路102、以及数据线驱动电路101等主要被形成在共用的基板7上。其中，扫描线驱动电路102所输出的扫描信号Gwr(1)～Gwr(m)为由H或L电平规定的逻辑信号。因此，扫描线驱动电路102成为根据控制信号Ctr1进行动作的CMOS(Complementary Metal Oxide Semiconductor：互补金属氧化物半导体)逻辑电路的集合体。此外，在扫描信号Gwr(1)～Gwr(m)中，H电平相当于成为电源的高位侧的电位Vel，L电平相当于成为电源的低位侧的电位Vct。

此外，虽然数据线驱动电路101所输出的数据信号Vd(1)～Vd(n)为模拟信号，但数据线驱动电路101成为如下结构，即，根据控制信号Ctr2而将从上述电路模块被供给的数据信号Vd顺次向1～n列的数据线14供给。因此，即使是数据线驱动电路101，也具有CMOS逻辑电路。

另一方面，像素电路110具有后述的P沟道型的晶体管121、122、123、124、125(参照图3)。

如图3所示，像素电路110具有：晶体管121、122、123、124、125、有机EL元件30、电容21。上述的扫描信号Gwr及控制信号GCMP、Gel、Gorst等被供给到像素电路110中。

晶体管121、122、123、124、125为P沟道型的晶体管。

有机EL元件30(同时参照图5)具有如下结构，即，利用相互对置的像素电极31与对置电极33而对发光功能层32进行夹持的结构。也就是说，有机EL元件30具有在像素电极31上顺次地层积发光功能层32和对置电极33的结构。

像素电极31为向发光功能层32供给空穴的阳极，并由具有透光性的导电材料例如ITO(Indium Tin Oxide：氧化铟锡)膜构成。像素电极31与晶体管124的漏极以及晶体管125的源极或漏极的一方电连接。

对置电极33为向发光功能层32供给电子的阴极，并通过具有例如镁(Mg)和银(Ag)的合金等的透光性及反光性的导电材料而形成。对置电极33为跨及多个像素20而设置的共用电极，并与电源线18电连接。电源线18被供给有在像素电路110中成为电源的低位侧的电位Vct。

发光功能层32具有从像素电极31侧顺次被层积的空穴注入层、空穴输送层、有机发光层、以及电子输送层等。在有机EL元件30中，通过使从像素电极31被供给的空穴与从对置电极33被供给的电子在发光功能层32之中进行结合而使发光功能层32发光。

此外，在元件基板10以与各个电源线19交叉的方式在X方向上延伸设置有电源线6。另外，电源线19也可以被设置为在Y方向上延伸，也可以被设置为在X方向及Y方向这两个方向上延伸。晶体管121的源极与电源线6电连接，晶体管121的漏极与晶体管123的源极或漏极中的一方以及晶体管124的源极分别电连接。此外，电源线6被供给有在像素电路110中成为电源的高位侧的电位Vel。此外，电源线6与电容21的一端电连接。晶体管121作为使与晶体管121的栅极和源极间的电压相应的电流流通的驱动晶体管而发挥功能。

晶体管122的栅极与扫描线12电连接，晶体管122的源极或漏极中的一方与数据线14电连接。此外，晶体管122的源极或漏极中的另一方与晶体管121的栅极、电容21的另一端、晶体管123的源极或漏极的另一方分别电连接。

晶体管122被电连接于晶体管121的栅极与数据线14之间，并且，晶体管122作为对晶体管121的栅极与数据线14之间的电连接进行控制的写入晶体管而发挥功能。

晶体管123的栅极与控制线电连接，并被供给有控制信号GCMP。晶体管123作为对晶体管121的栅极与漏极之间的电连接进行控制的阈值补偿晶体管而发挥功能。

晶体管124的栅极与控制线电连接，并被供给有控制信号Gel。晶体管124的漏极与晶体管125的源极或漏极的中一方以及有机EL元件30的像素电极31分别电连接。晶体管124作为对晶体管121的漏极与有机EL元件30的像素电极31之间的电连接进行控制的发光控制晶体管而发挥功能。

另外，有机EL元件30的像素电极31经由中继电极28而与晶体管124的漏极以及晶体管125的源极或漏极中的一方电连接。

晶体管125的栅极与控制线电连接，并被供给有控制信号Gorst。此外，晶体管125的源极或者漏极中的另一方与电源线19电连接，并被供给有复位电位Vorst。晶体管125作为对电源线19与有机EL元件30的像素电极31之间的电连接进行控制的初始化晶体管而发挥功能。

“像素的概要”

图4为表示像素的概要的简要俯视图。在该图中，图示了像素20的结构要素中的电源线6、中继电极6-1、像素电极31以及绝缘膜29，省略了其他的结构要素的图示。此外，图中的双点划线表示像素20的轮廓。

以下，参照图4对像素20的概要进行说明。

如图4所示，像素20R、20G、20B各自在俯视观察时成为矩形形状，并且以长度方向沿着Y方向的方式而被配置。像素20具有电源线6、中继电极6-1、像素电极31、以及绝缘膜29。另外，电源线6、像素电极31、绝缘膜29的Z方向上的位置关类如后述的图5所示的那样。另外，在图4中，为了便于理解，无关于实际的上下关系而使用实线和虚线进行区分。

电源线6被设置在显示区域E的大致整个面上，针对每个像素20而设置有开口6CT。

在开口6CT的内侧设置有通过与电源线6相同的工序而被形成的中继电极6-1。电源线6由反光性的导电材料构成，并具有作为光反射膜的功能。

像素电极31具有在Y方向上较长的矩形形状，并分别设置在像素20R、20G、20B中。

绝缘膜29由透光性的绝缘膜构成，并被设置为覆盖像素电极31的周缘部。也就是说，绝缘膜29具有使像素电极31的一部分露出的开口29CT。开口29CT也与像素电极31相同地具有在Y方向上较长的矩形形状。

未被绝缘膜29覆盖的部分的像素电极31、即从开口29CT处露出的像素电极31与发光功能层32接触并向发光功能层32供给电流，从而使发光功能层32发光。因此，被设置在绝缘膜29上的开口29CT成为像素20的发光区域。

“有机EL装置的截面结构”

图5为沿着图4的线段A-A’的有机EL装置的简要剖视图。

在图5中，图示了像素电路110中的晶体管121、124，省略了晶体管122、123、125的图示。晶体管122、123、125具有与晶体管121、124相同的结构。

此外，构成上述的数据线驱动电路101及扫描线驱动电路102的晶体管通过与晶体管121、122、123、124、125相同的工序而形成。

以下，参照图5对有机EL装置100的截面结构进行说明。

如图5所示，有机EL装置100具有元件基板10、保护基板40、以及由元件基板10和保护基板40夹持的树脂层(粘合剂)41等。

树脂层41具有将元件基板10与保护基板40进行粘合的作用，并能够使用例如环氧树脂或丙烯树脂等。

元件基板10由基板7、包含在基板7内且顺次配置在基板7上的像素电路110和密封层45以及滤色层50而构成。

基板7具有例如由硅构成的基板主体8。基板7具有元件区域77和元件分离区域88。在元件区域77内形成有晶体管121、122、123、124、125中的任意一个。

在基板7的元件区域77内，设置有一对离子注入部63、64。离子注入部63、64中的一方成为源极，另一方成为漏极。被离子注入部63、64夹持的部分成为沟道65。通过离子注入部63、64以及沟道65和后述的栅极绝缘膜61以及栅极62而形成晶体管121、122、123、124、125。

晶体管121的元件区域77与晶体管124的元件区域77之间的区域成为元件分离区域88。在元件分离区域88内，形成有通过在Z(-)方向上对基板7(基板主体8)进行蚀刻而被形成的沟槽81。在沟槽81的内侧填充有氧化硅82。通过沟槽81及氧化硅82而构成后述的元件分离部80。

如此，基板7具有通过填充有氧化硅82的沟槽81而使元件区域77与元件区域77分离的STI结构。也就是说，元件区域77被填充有氧化硅82的沟槽81(元件分离部80)包围，设置在元件区域77内的晶体管与设置在其他的元件区域77内的其他的晶体管不发生电干涉。

以对基板7的表面进行覆盖的方式而设置有栅极绝缘膜61。栅极绝缘膜61作为晶体管121、124的栅极绝缘膜而发挥功能。在栅极绝缘膜61上设置有例如由聚硅等的导电膜构成的栅极62。栅极62以与晶体管121、124的沟槽65对置的方式配置。即，夹持栅极绝缘膜61并与元件区域77内的基板7的栅极62对置的部分成为沟道65。

以覆盖栅极62的方式形成第一层间绝缘膜15。在第一层间绝缘膜15内形成有例如到达至晶体管121的栅极、源极及漏极的连接孔以及到达至晶体管124的源极及漏极的连接孔。这些连接孔内填充有导电材料。

在第一层间绝缘膜15上形成有第一配线层15-1。通过第一配线层15-1而形成与晶体管121的栅极电连接的中继电极、与晶体管121的源极及漏极电连接的中继电极、与晶体管124的源极电连接的中继电极、以及与晶体管124的漏极电连接的中继电极15-1a等。此外，通过由第一配线层15-1形成的中继电极而使晶体管121的漏极与晶体管124的源极电连接。

以覆盖第一配线层15-1的方式形成第二层间绝缘膜16。第二层间绝缘膜16中形成有到达至与晶体管121的栅极电连接的中继电极的连接孔以及到达中继电极15-1a的连接孔。这些连接孔中填充有导电材料。

在第二层间绝缘膜16上形成有第二配线层16-1。通过第二配线层16-1而形成电容21的一方的电极21a及中继电极16-1a。电容21的一方的电极21a经由填充在第二层间绝缘膜16的连接孔内的导电材料或形成在第一层间绝缘膜15上的中继电极而与晶体管121的栅极进行电连接。中继电极16-1a经由填充在第二层间绝缘膜16的连接孔内的导电材料而与中继电极15-1a进行电连接。

以覆盖第二配线层16-1的方式而形成绝缘膜17。绝缘膜17成为用于形成电容21的电容绝缘膜。

在绝缘膜17上形成有第三配线层17-1。通过第三配线层17-1而形成电容21的另一方的电极21b。其结果为，通过一方的电极21a、绝缘膜17和另一方的电极21b而形成电容21。

以覆盖第三配线层17-1的方式而形成第三层间绝缘膜13。第三层间绝缘膜13由氧化硅构成，例如实施通过CMP(Chemical Mechanical Polishing：化学机械研磨)而实现的平坦化处理。在第三层间绝缘膜13内形成有到达至电容21的另一方的电极21b的连接孔。在第三层间绝缘膜13以及绝缘膜17内形成有到达至中继电极16-1a的连接孔。这些连接孔中填充有导电材料。

在第三层间绝缘膜13上形成有第四配线层13-1。第四配线层13-1由反光性的导电材料、例如铝而构成。通过第四配线层13-1而形成电源线6以及中继电极6-1。电源线6具有开口6CT，中继电极6-1被配置在开口6CT的内侧。

电源线6经由填充在贯穿了第三层间绝缘膜13的连接孔内的导电材料而与电容21的另一方的电极21b进行电连接。并且，中继电极6-1经由填充在贯穿了第三层间绝缘膜13及绝缘膜17的连接孔内的导电材料而与中继电极16-1a进行电连接。

以覆盖第四配线层13-1的方式而形成有第一绝缘膜1。第一绝缘膜1例如由氮化硅构成。第一绝缘膜1覆盖电源线6及中继电极6-1，并跨及显示区域E的大致整个面而形成。在第一绝缘膜1内形成有到达至中继电极6-1的连接孔。

在第一绝缘膜1上形成有中继电极28。中继电极28由例如氮化钛构成，并且在俯视观察时，以覆盖开口6CT的方式而被形成为与开口6CT相比而较宽。中继电极28也被填充在贯穿第一绝缘膜1的连接孔的内侧，并与中继电极6-1电连接。

以覆盖中继电极28以及第一绝缘膜1的方式而形成第二绝缘膜2。第二绝缘膜2例如由氧化硅构成，并跨及显示区域E的大致整个面而形成。在第二绝缘膜2上形成有到达至中继电极28的连接孔。

第二绝缘膜2上形成有像素电极31。像素电极31也被填充在贯穿第二绝缘膜2的连接孔的内侧，并与中继电极28电连接。也就是说，像素电极31经由中继电极28、中继电极6-1、中继电极16-1a、以及中继电极15-1a等而与晶体管124的漏极进行电连接。

以覆盖像素电极31的方式而形成绝缘膜29。绝缘膜29具有使像素电极31的一部分露出的开口29CT。如上文所述，开口29CT成为像素20的发光区域。

在发光区域(开口29CT)内，第一绝缘膜1和第二绝缘膜2在Z(+)方向上依次被层积在电源线6与像素电极31之间。另外，利用第一绝缘膜1和第二绝缘膜2而形成像素20G中的光学距离调节层27G。

虽然省略了图示，但发出蓝色(B)的光的像素20B的光学距离调节层27B由第一绝缘膜1构成。发出红色(R)的光的像素20R的光学距离调节层27R由第一绝缘膜1和第二绝缘膜2以及第三绝缘膜(省略图示)构成。

因此，光学距离调节层27以像素20B的光学距离调节层27B、像素20G的光学距离调节层27G、像素20R的光学距离调节层27R的顺序而变厚。

有机EL元件30由在发光区域(开口29CT)内在Z(+)方向上顺次层积的像素电极31、发光功能层32以及对置电极33而构成。

关于发光功能层32以及对置电极33的结构，正如之前叙述的那样。另外，发光功能层32的有机发光层可以由单层而构成，也可以由多层(例如，以蓝色进行发光的蓝色发光层、发出包含红色及绿色的光的黄色发光层)构成。

在对置电极33上配置有密封层45。密封层45为对因水或氧等而导致的发光功能层32及对置电极33的恶化进行抑制的钝化膜，并抑制着水及氧的朝向发光功能层32及对置电极33的入侵。

密封层45由从对置电极33侧起在Z(+)方向上顺次层积的第一密封层46、平坦化层47以及第二密封层48构成，并对有机EL元件30进行覆盖，并且，跨及元件基板10的大致整个面而形成。另外，在密封层45上设置有使外部连接用端子103(参照图1)露出的开口(省略图示)。

第一密封层46以及第二密封层48由例如使用公知技术的等离子CVD(Chemical Vapor Deposition：化学气相沉积)法等形成的硅氧氮化物而构成，并相对于水机氧而具有较高的阻挡性。

平坦化层47由热稳定性优良的例如环氧类树脂或涂敷型的无机材料(硅酸化物等)等而构成。平坦化层47对第一密封层46的缺陷(小孔、裂纹)或异物等进行覆盖，并形成平坦的面。

密封层45上配置有滤色层50。在图5中，配置有与像素20G对应的绿色的滤色层50G。另外，像素20B中配置有蓝色的滤色层50B，像素20R中配置有红色的滤色层50R。

“基板的概要”

在此，进一步对基板进行说明。

图6为表示像素中的基板的状态的简要俯视图。图7为沿着图6的线段B-B’的基板的简要剖视图。图8为表示有机EL装置中的基板的状态的简要俯视图。

另外，在图6中，利用双点划线来表示像素20的边界(轮廓)。在图7中，利用双点划线来表示栅极绝缘膜61和栅极62。在图8中，被双点划线包围的区域为显示区域E或者驱动电路区域105，被施加了影线的区域为周边区域106。

以下，参照图6至图8对基板7的概要进行详细说明。

如图6所示，在像素20中，基板7具有通过向基板主体8(参照图7)中离子注入n型杂质(例如磷)而形成的n阱71、72、73、74、75(n型半导体区域)。n阱71、72、74、75在俯视观察时成为在Y方向上较长的矩形形状。n阱73成为在X方向上较长的矩形形状。在n阱71、n阱72、n阱73、n阱74、n阱75之间配置有元件分离部80。换言之，n阱71、n阱72、n阱73、n阱74、n阱75分别被元件分离部80包围，并通过元件分离部80而被分离，从而抑制了电干涉。

在以后的说明中，将在像素20中形成的n阱71、72、73、74、75称为像素阱N。

如图7所示，基板7具有基板主体8、像素阱N(n阱71、72、73、74、75)以及元件分离部80。

基板主体8为p型的硅基板(p型半导体基板)。像素阱N通过向基板主体8中离子注入n型杂质而形成。元件分离部80由通过对基板主体8在Z(-)方向上进行蚀刻而形成的沟槽81以及被填充到沟槽81中的氧化硅82而构成。基板7具有通过平坦化处理而变得平坦的表面。

沟槽81为“第一沟槽”的一个示例。氧化硅82为“绝缘层”的一个示例。

另外，在对基板主体8于与Z(-)方向交叉的方向进行蚀刻，从而使沟槽81具有与Z(-)方向交叉的锥形的侧壁的情况下，在俯视观察时，形成有像素阱N的区域的形状以及形成有元件分离部80的区域的形状在与Z(-)方向交叉的方向上发生变化。在本实施方式中定义为，基板7的表面的形成有像素阱N的区域为元件区域77，基板7表面的形成有元件分离部80的区域为元件分离区域88。即，在图中，基板7表面的形成有像素阱N的区域为元件区域77，基板7表面的形成有元件分离部80的区域为元件分离区域88。

元件分离区域88为“第一沟槽元件分离区域”的一个示例。

另外，虽然后文将详细叙述，但驱动电路区域105及周边区域106具有与元件分离部80为相同结构的元件分离部(省略图示)。

相对于显示区域E的面积的元件分离区域88的面积比例为D1。如上文所述，由于元件分离区域88由沟槽81以及被填充在沟槽81中的氧化硅82构成，因此元件分离部80和沟槽81在俯视观察时为相同的形状(面积)。因此，设置有沟槽81的区域的面积相对于显示区域E的面积的比例为D1。

以后，将分离区域88的面积相对于显示区域E的面积的元件的比例、以及设置有沟槽81的区域的面积相对于显示区域E的面积的比例称为显示区域的沟槽密度。显示区域的沟槽密度为D1。

另外，显示区域的沟槽密度D1为“第一密度”的一个示例。

n阱71具有通过对p型杂质(例如硼类)进行离子注入而形成的离子注入部63、64。离子注入部63、64通过以栅极62为掩膜而针对n阱71而离子注入p型杂质而形成，并成为晶体管121的源极或漏极。与栅极62对置的部分的n阱71(栅极62的正下方的n阱71)未被离子注入p型杂质，而是成为晶体管121的沟道65。

晶体管121由n阱71的离子注入部63、64(源极或漏极)、n阱71的沟道65、栅极绝缘膜61、以夹持栅极绝缘膜61的方式而与n阱71的沟道65对置配置的栅极62构成。

同样，晶体管124由n阱74的离子注入部63、64(源极或漏极)、n阱74的沟道65、栅极绝缘膜61、以夹持栅极绝缘膜61的方式与n阱74的沟道65对置配置的栅极62构成。

其他的晶体管122、123、125也具有与晶体管121、124相同的结构(构造)。

如上文所述，n阱71、72、73、74、75分别被元件分离部80包围，并通过元件分离部80而被分离。其结果为，晶体管121、122、123、124、125通过元件分离部80而被抑制了相互的电干涉。即，基板7具有通过元件分离部80而使n阱71、72、73、74、75分离的STI结构。

如图8所示，基板7(有机EL装置100)具有显示区域E、驱动电路区域105(数据线驱动电路区域101a、扫描线驱动电路区域102a)、周边区域106(图中施加了影线的区域)。

在扫描线驱动电路区域102a中于Y方向上排列有多个在X方向上较长的带状的p型半导体区域141。在p型半导体区域141与相邻的p型半导体区域141之间配置有n阱131。n阱132以包围交互地配置有p型半导体区域141和n阱131的区域的方式而被配置。

在图8中，在扫描线驱动电路区域102a内图示有7行的p型半导体区域141。在本实施方式中，由于例如相互相邻的n阱131和p型半导体区域141相当于1行，因此在扫描线驱动电路区域102a内，n阱131和p型半导体区域141被配置有作为像素电路110的行数的m行。

在构成扫描线驱动电路102的CMOS逻辑电路中，P沟道型的晶体管被形成在n阱131、132中，N沟道型的晶体管被形成在p型半导体区域141内。

在数据线驱动电路区域101a中的与显示区域E对置侧的上区域内配置有n阱133。在数据线驱动电路区域101a中的与显示区域E为相反侧的下区域内配置有p型半导体区域142。

在构成数据线驱动电路101的CMOS逻辑电路中的P沟道型的晶体管被形成在n阱133中，N沟道型的晶体管被形成在p型半导体区域142内。

驱动电路区域105具有设置有元件分离部(省略图示)的STI结构，通过被设置在驱动电路区域105中的元件分离部而抑制了晶体管相互的电干涉。如此，驱动电路区域105具有与显示区域E内的元件分离部80为相同的结构的元件分离部。并且，被设置在驱动电路区域105内的元件分离部具有被设置在驱动电路区域105内的沟槽(省略图示)以及被填充到该沟槽中的氧化硅82(省略图示)。

以后，将被设置在驱动电路区域105内的元件分离部称为驱动电路元件分离部。并且，将被设置在驱动电路区域105内的沟槽称为驱动电路沟槽。并且，将被配置在驱动电路区域105内的n阱131、132、133以及p型半导体区域141、142称为驱动电路阱。

驱动电路沟槽为“第二沟槽”的一个示例。并且，设置有驱动电路元件分离部的区域为“第二沟槽元件分离区域”的一个示例。

设置有驱动电路元件分离部的区域的面积相对于驱动电路区域105的面积的比例为D2。如上文所述，由于驱动电路元件分离部由驱动电路沟槽以及被填充在驱动电路沟槽中的氧化硅82构成，因此驱动电路元件分离部与驱动电路沟槽在俯视观察时为相同的形状(面积)。因此，设置有驱动电路沟槽的区域的面积相对于驱动电路区域105的面积的比例为D2。

以后，将设置有驱动电路元件分离部的区域的面积相对于驱动电路区域105的面积的比例、以及设置有驱动电路沟槽的区域的面积相对于驱动电路区域105的面积的比例称为驱动电路区域的沟槽密度。驱动电路区域的沟槽密度为D2。

另外，驱动电路区域的沟槽密度D2为“第二密度”的一个示例。

周边区域106具有与显示区域E中的元件分离部80相同的元件分离部(省略图示)。也就是说，被设置在周边区域106内的元件分离部具有与显示区域E的元件分离部80相同的形状，并具有被设置在周边区域106内的沟槽(省略图示)以及被填充在该沟槽中的氧化硅82(省略图示)。并且，被设置在周边区域106内的沟槽为与显示区域E的沟槽81相同的形状。即，显示区域E的设置有元件分离部80的区域(元件分离区域88)与周边区域106的设置有元件分离部的区域在俯视观察时为相同的图案。显示区域E的设置有沟槽81的区域与周边区域106的设置有沟槽的区域在俯视观察时为相同的图案。

以后，将被设置在周边区域106内的元件分离部称为周边元件分离部，将被设置在周边区域106内的沟槽称为周边沟槽。

设置有周边元件分离部的区域为“第三沟槽元件分离区域”的一个示例。周边沟槽为“第三沟槽”的一个示例。

设置有周边元件分离部的区域的面积相对于周边区域106的面积的比例为D3。由于周边元件分离部与周边沟槽在俯视观察时具有相同的形状(面积)，因此设置有周边沟槽的区域的面积相对于周边区域106的面积的比例为D3。

以后，将设置有周边元件分离部的区域的面积相对于周边区域106的面积的比例、以及设置有周边沟槽的区域的面积相对于周边区域106的面积的比例称为周边区域的沟槽密度。周边区域的沟槽密度为D3。

另外，周边区域的沟槽密度D3为“第三密度”的一个示例。

并且，显示区域E的元件分离区域88与周边区域106的设置有元件分离部的区域在俯视观察时为相同的图案，由于显示区域E的设置有沟槽81的区域与周边区域106的设置有沟槽的区域在俯视观察时为相同的图案，因此显示区域的沟槽密度D1与周边区域的沟槽密度D3相等。

配置有像素电路110的显示区域E中以与配置有数据线驱动电路101及扫描线驱动电路102的驱动电路区域105相比而更稀疏的方式配置晶体管。也就是说，设置有像素阱N(晶体管)的区域的面积相对于显示区域E的面积的比例与设置有驱动电路阱(晶体管)的区域的面积相对于驱动电路区域105的面积的比例相比而较小。因此，显示区域的沟槽密度D1小于驱动电路区域的沟槽密度D2。

因此，本实施方式具有如下结构，即，显示区域的沟槽密度D1与周边区域的沟槽密度D3相等，显示区域的沟槽密度D1和周边区域的沟槽密度D3小于驱动电路区域的沟槽密度D2。换言之，本实施方式具有如下结构，即，显示区域的沟槽密度D1与周边区域的沟槽密度D3相等，显示区域的沟槽密度D1与驱动电路区域的沟槽密度D2不同。

“有机EL装置的制造方法”

图9为表示本实施方式所涉及的有机EL装置的制造方法的工序流程。图10为与图7对应的图，并且是表示经过图9所示的工序流程的主要的工序后的基板的状态的简要剖视图。

以下，参照图9及图10对本实施方式所涉及的有机EL装置100的制造方法进行说明。

如图9所示，本实施方式所涉及的有机EL装置的制造方法包括：形成绝缘层90的工序(步骤S1)、形成沟槽81的工序(步骤S2)、形成氧化硅82的工序(步骤S3)、去除无用的氧化硅82的工序(步骤S4)、对氧化硅82实施平坦化处理的工序(步骤S5)、去除绝缘层90的工序(步骤S6)。

另外，步骤S1为“形成研磨阻挡层的工序”的一个示例。步骤S2为“形成沟槽的工序”的一个示例。步骤S3为“形成绝缘层的工序”的一个示例。步骤S5为“对绝缘层进行研磨的工序”的一个示例。

在步骤S1中，如图10(a)所示，利用例如等离子CVD法在基板主体8上顺次堆积由氧化硅构成的第一绝缘膜91以及由氮化硅构成的第二绝缘膜92，从而形成由第一绝缘膜91和第二绝缘膜92构成的绝缘层90。接着，利用例如将氟类气体作为反应气体的干蚀刻法在绝缘层90的元件分离区域88上形成开口83。也就是说，在绝缘层90上形成在俯视观察时与元件分离区域88相同的形状的开口83。

绝缘层90为“研磨阻挡层”的一个示例。开口83为“预定的图案”的一个示例。

在步骤S2中，如图10(b)所示，例如利用将氟类气体作为反应气体的干蚀刻法，将绝缘层90作为掩膜而在基板主体8上实施Z(-)方向的异向性蚀刻，从而在基板主体8的元件分离区域88内形成沟槽81。也就是说，在显示区域E的基板主体8上形成在俯视观察时与元件分离区域88为相同的形状的沟槽81。

详细而言，在步骤S2中，以显示区域的沟槽密度D1与驱动电路区域的沟槽密度D2不同、显示区域的沟槽密度D1与周边区域的沟槽密度D3相等的方式，在显示区域E的基板主体8上形成显示区域的沟槽密度D1的沟槽81形成，在驱动电路区域105的基板主体8上形成驱动电路区域的沟槽密度D2的驱动电路沟槽，在周边区域106的基板主体8上形成周边区域的沟槽密度D3的周边沟槽。

并且，在步骤S2中，以包围显示区域E的沟槽81的方式形成周边区域106的周边沟槽。以包围驱动电路区域105的驱动电路沟槽的方式形成周边区域106的周边沟槽。并且，利用相同的图案来形成显示区域E的沟槽81和周边区域106的周边沟槽。即，以显示区域的沟槽密度D1与周边区域的沟槽密度D3相等的方式而形成显示区域E的沟槽81和周边区域106的周边沟槽。

在步骤S3中，如图10(c)所示，例如利用等离子CVD法以覆盖沟槽81的内侧及绝缘层90的表面的方式而形成氧化硅82。氧化硅82以被埋入沟槽81中，并从沟槽81向Z(+)方向伸出的方式形成。

在步骤S4中，如图10(d)所示，例如利用将氟类气体作为反应气体的干蚀刻法，以主要在元件分离区域88内配置氧化硅82的方式而蚀刻去除多余的元件区域77的氧化硅82。

在步骤S5中，实施通过CMP而进行的平坦化处理，研磨去除从沟槽81向Z(+)方向伸出的氧化硅82，从而形成平坦的面。

另外，第二绝缘膜92(氮化硅)与氧化硅82相比而较硬，不容易被CMP研磨。即，第二绝缘膜92(氮化硅)几乎不能通过CMP而被研磨，具有作为研磨的阻挡件的作用。

由CMP而实现的平坦化处理包括被称为机械性研磨的物理处理，并且研磨速度根据研磨对象物的面积而有所不同。也就是说，每单位面积的研磨对象物的占有面积(以后，称为研磨对象物的面积)较大的部分与研磨对象物的面积较小的部分相比，研磨速度较慢。

因此，在步骤S5中研磨对象物被均匀地研磨，在上述的步骤S4中，去除多余的元件区域77的氧化硅82，主要在元件分离区域88内配置氧化硅82，从而实现显示区域E内的研磨对象物(氧化硅82)的面积的均匀化。

在步骤S6中，如图10(e)所示，例如利用将氟类气体作为反应气体的干蚀刻法而蚀刻去除绝缘层90，并在元件分离区域88(显示区域E)内形成具有在沟槽81中埋入氧化硅82的结构的元件分离部80。即，在显示区域E内形成密度为显示区域的沟槽密度D1的元件分离部80。

并且，在驱动电路区域105内形成具有在驱动电路沟槽中埋入氧化硅82的结构的驱动电路元件分离部。即，在驱动电路区域105内形成密度为驱动电路区域的沟槽密度D2的驱动电路元件分离部。

并且，在周边区域106内形成具有在周边沟槽中埋入氧化硅82的结构的周边元件分离部。即，在周边区域106内形成密度为周边区域的沟槽密度D3的周边元件分离部。

“本实施方式所达到的效果”

图11为与图8对应的图，并且是表示比较例所涉及的有机EL装置的基板的状态的简要剖视图。图12(a)为比较例所涉及的有机EL装置的晶体管的简要俯视图。图12(b)为沿着图12(a)的线段C-C’的晶体管的简要剖视图。图12(c)为沿着图12(a)的线段D-D’的晶体管的简要剖视图。

在图11及图12中，对与本实施方式相同的结构部位标注相同的符号。

在图12中，示意性示出了晶体管121的结构要素的状态，省略了其他的结构要素的图示。

以下，通过将比较例所涉及的有机EL装置200与本实施方式所涉及的有机EL装置100进行比较而对本实施方式所涉及的有机EL装置100所达到的效果进行说明。

在比较例的有机EL装置200中，周边区域的沟槽密度D3与驱动电路区域的沟槽密度D2相等，且小于显示区域的沟槽密度D1。也就是说，显示区域E内的每单位面积的研磨对象物的占有面积与驱动电路区域105内的每单位面积的研磨对象物的占有面积、以及周边区域106内的每单位面积的研磨对象物的占有面积相比而较小。

这一点是比较例与本实施方式的不同点。

如上文所述，由步骤S5的CMP实现的平坦化处理包括被称为机械性研磨的物理的处理，并且研磨速度根据研磨对象物的面积而不同。因此，在步骤S4中去除多余的元件区域77的氧化硅82，从而实现研磨对象物(氧化硅82)的占有面积的均匀化。

然而，即使在步骤S4中去除多余的元件区域77的氧化硅82，显示区域E内的每单位面积的氧化硅82的占有面积与驱动电路区域105内的每单位面积的氧化硅82的占有面积、以及周边区域106内的每单位面积的氧化硅82的占有面积相比也会较小，因此显示区域E的氧化硅82的研磨速度与驱动电路区域105的氧化硅82的研磨速度、以及周边区域106的氧化硅82的研磨速度相比而较大。即，在步骤S5的平坦化处理(研磨处理)中，在显示区域E中将快速地进行研磨，在驱动电路区域105及周边区域106中将缓慢地进行研磨。

并且，显示区域E内的研磨对象物的研磨速度受到周边区域106的影响，而在接近周边区域106侧较慢。因此，接近周边区域106的一侧的研磨面与远离周边区域106的一侧的研磨面相比，变得朝向Z(+)方向凸起。也就是说，接近显示区域E的周边区域106的一侧的研磨面的平坦性变差，并产生向Z(+)方向凸起的形状变化。

详细而言，图11的施加了斜影线的区域H内，显示区域E的研磨面的平坦性变差，并产生向Z(+)方向凸起的形状变化。

另外，在将显示区域的沟槽密度D1设为小于周边区域的沟槽密度D3的情况下，在显示区域E内将缓慢地进行研磨，在周边区域106内将快速地进行研磨。因此，接近周边区域106的一侧的研磨面与远离周边区域106的一侧的研磨面相比，变得向Z(-)方向凹陷。也就是说，显示区域E的接近周边区域106的一侧的研磨面的平坦性变差，并产生向Z(-)方向凹陷的形状变化。

如图12所示，以包围n阱71的方式而配置元件分离部80。在晶体管121中，将栅极62作为掩膜而离子注入p型杂质，从而在n阱71内形成离子注入部63、64。n阱71的离子注入部63、64成为晶体管121的源极或漏极，n阱71的未被离子注入p型杂质的部分(沟道65)成为晶体管121的沟道。晶体管121的栅极62以夹持栅极绝缘膜61的方式而与n阱71的沟道65对置配置。

在晶体管121中，在相对于源极而向栅极62施加负的电位时，与栅极62对置配置的n阱71的沟道65(n型半导体)中产生反相区域(p型半导体区域)，空穴(电流)从源极朝向漏极流动。当针对栅极62施加更低的负的电位时，反相区域进一步扩大，流动有更多的电流。即，通过从栅极62向n阱71的沟道65施加的电位(电场强度)而使晶体管121内流通的电流发生变化。

当在接近周边区域106的一侧于显示区域E的研磨面上产生形状变化时，被图12(a)及图12(c)的虚线所包围的区域G1、G2内，栅极绝缘膜61的膜厚发生变化。详细而言，当在显示区域E的研磨面上产生形状变化时，区域G1、G2内的栅极绝缘膜61与区域G1、G2以外的区域的栅极绝缘膜61相比而变薄。因此，在区域G1、G2内，与区域G1、G2以外的区域相比，从栅极62向n阱71的沟道65施加的电位(电场强度)的状态将发生变化，晶体管121的特性将发生变化。其结果为，在显示区域E的接近周边区域106的一侧(图11的区域H)，与显示区域E的远离周边区域106的一侧(图11的区域H以外的区域)相比，晶体管121的特性将不同。

并且，在其他的晶体管122、123、124、125内也会产生与晶体管121相同的特性变化。由此，显示区域E的接近周边区域106的一侧(图11的区域H)与显示区域E的远离周边区域106的一侧(图11的区域H以外的区域)相比，其他的晶体管122、123、124、125的特性将不同。

有机EL元件30经由晶体管121、122、123、124、125而被供给电流从而发光。因此，在显示区域E的接近周边区域106的一侧与显示区域E的远离周边区域106的一侧，当晶体管121、122、123、124、125的特性不同时，由有机EL元件30所发出的光的亮度也变得不同。即，在显示区域E的接近周边区域106的一侧与显示区域E的远离周边区域106的一侧，将产生因晶体管121、122、123、124、125的特性差而导致的由有机EL元件30所发出的光的微小的亮度差异(变化)。

人类的眼睛对光的亮度的差异较为敏感，从而能够识别微小的光的亮度差异(变化)。因此，由有机EL元件30所产生的光的微小的两点的差异(变化)容易作为亮度不均(显示不均)而被观测到。

因此，比较例所涉及的有机EL装置200具有在图11的施加了斜影线的区域H内容易产生亮度不均(显示不均)的课题。

在本实施方式所涉及的有机EL装置100中，由于显示区域的沟槽密度D1与周边区域的沟槽密度D3相等，因此显示区域E内的每单位面积的氧化硅82的占有面积与周边区域106内的每单位面积的氧化硅82的占有面积相等，显示区域E的氧化硅82的研磨速度与周边区域106的氧化硅82的研磨速度大致相等。由此，与显示区域E的远离周边区域106的一侧相比，抑制了显示区域E的研磨面的形状在显示区域E的接近周边区域106的一侧发生变化的不良情况。

由此，在本实施方式所涉及的有机EL装置100中，在显示区域E的接近周边区域106的一侧与显示区域E的远离周边区域106的一侧，由有机EL元件30所发出的光的亮度的差异(变化)变小，从而能够对比较例所涉及的有机EL装置200中的区域H的亮度不均(显示不均)进行抑制。因此，本实施方式所涉及的有机EL装置100与比较例所涉及的有机EL装置200相比，显示的均匀性被提高，从而能够提供高品质的显示。

实施方式2

图13为表示实施方式2所涉及的头戴式显示器的结构的简要图。

如图13所示，头戴式显示器1000为“电子设备”的一个示例，并具有与左右的眼睛对应设置的两个显示部1001。观察者M通过将头戴式显示器1000像眼镜那样戴在头部而能够看到在显示部1001中所显示的文字或图像等。例如，如果在左右的显示部1001中显示考虑了视差的图像，也能够观看到立体的图像。

在显示部1001中，使用了上述的有机EL装置100。在有机EL装置100中，显示的均匀性被提高，从而能够提供高品质的显示。因此，能够通过在显示部1001中搭载有机EL装置100而提供高品质的显示的头戴式显示器1000。

本发明并不限于上述实施方式，能够在不违反从整个权利要求书以及说明书中理解的本发明的主旨或思想的范围内进行适当变更，随着这种变更而产生的电光装置以及搭载有该电光装置的电子设备也被包含在本发明的技术范围内。

除了上述实施方式以外，也考虑各种改变例。以下，列举改变例进行说明。

改变例1

作为应用了本发明的电光装置，并不限定于具备作为上述的发光元件的有机EL元件30的有机EL装置100，例如能够针对具备无机EL元件或LED等的自发光型的发光元件的电光装置而广泛地应用本发明。

改变例2

应用本发明的电光装置并不限定于上述的有机EL装置100，也可以是例如液晶装置、排列有微镜的显示元件(数字微镜设备)。

改变例3

作为应用了本发明的电子设备，并不限定于上述的头戴式显示器1000，例如，也可以是在头戴式显示器或数码照相机的电子微取景器、便携信息终端、导航系统等的显示部中搭载应用了本发明的电光装置。

符号说明

7…基板；8…基板主体；10…元件基板；12…扫描线；14…数据线；6、18、19…电源线；20、20R、20G、20B…像素；21…电容；28…中继电极；30、30R、30G、30B…有机EL元件；31…像素电极；32…发光功能层；33…对置电极；40…保护基板；50、50B、50G、50R…滤色层；61…栅极绝缘膜；62…栅极；63、64…离子注入部；65…沟槽；71、72、73、74、75…像素电路的n阱；77…元件区域；80…元件分离部；81…沟槽；82…氧化硅；83…开口；88…元件分离区域；90…绝缘层；91…第一绝缘膜；92…第二绝缘膜；100…有机EL装置；101…数据线驱动电路；101a…数据线驱动电路区域；102…扫描线驱动电路；102a…扫描线驱动电路区域；103…外部连接用端子；105…驱动电路区域；106…周边区域；110…像素电路；121～125…晶体管；131、132、133…驱动电路的n阱；141、142…驱动电路的p型半导体基板区域；E…显示区域；N…像素阱；D1…显示区域的沟槽密度；D2…驱动电路区域的沟槽密度；D3…周边区域的沟槽密度。

Claims (9)

1.一种电光装置，其特征在于，包括：

第一区域，其包含具有第一密度的第一沟槽元件分离区域，并且配置有包含晶体管的像素电路；

第二区域，其包含具有第二密度的第二沟槽元件分离区域，并且配置有供给用于对所述像素电路进行驱动的信号的驱动电路；

第三区域，其包含具有第三密度的第三沟槽元件分离区域，并且至少被配置在所述第一区域与所述第二区域之间，

所述第一密度与所述第二密度不同，所述第一密度与所述第三密度相等。

2.如权利要求1所述的电光装置，其特征在于，

所述第三区域包围所述第一区域。

3.如权利要求1或2所述的电光装置，其特征在于，

所述第三区域包围所述第二区域。

4.如权利要求1至3中任一项所述的电光装置，其特征在于，

所述第一沟槽元件分离区域与所述第三沟槽元件分离区域由相同的图案构成。

5.一种电子设备，其特征在于，

具备权利要求1至4中任一项所述的电光装置。

6.一种电光装置的制造方法，其特征在于，

所述电光装置包括：

第一区域，其包含具有第一密度的第一沟槽，并且配置有像素电路；

第二区域，其包含具有第二密度的第二沟槽，并且配置有供给用于对所述像素电路进行驱动的信号的驱动电路；

第三区域，其包含具有第三密度的第三沟槽，并且至少被配置在所述第一区域与所述第二区域之间，

所述电光装置的制造方法包括：

在硅基板之上形成具有预定的图案的研磨阻挡层的工序；

至少将所述研磨阻挡层作为掩膜而在所述硅基板上形成沟槽的工序；

以对所述沟槽进行填充的方式在所述硅基板之上形成绝缘层的工序；

将所述研磨阻挡层作为阻挡件而对所述绝缘层进行研磨的工序，

在形成所述沟槽的工序中，以所述第一密度与所述第二密度不同、所述第一密度与所述第三密度相等的方式而在所述第一区域内形成具有所述第一密度的所述第一沟槽、在所述第二区域内形成具有所述第二密度的所述第二沟槽、在所述第三区域内形成具有所述第三密度的所述第三沟槽。

7.如权利要求6所述的电光装置的制造方法，其特征在于，

在形成所述沟槽的工序中，以包围所述第一区域的方式形成所述第三区域。

8.如权利要求6或7所述的电光装置的制造方法，其特征在于，

在形成所述沟槽的工序中，以包围所述第二区域的方式形成所述第三区域。

9.如权利要求6至8中任一项所述的电光装置的制造方法，其特征在于，

在形成所述沟槽的工序中，所述第一沟槽与所述第三沟槽为相同的图案。