KR20200053012A - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR20200053012A
KR20200053012A KR1020180135562A KR20180135562A KR20200053012A KR 20200053012 A KR20200053012 A KR 20200053012A KR 1020180135562 A KR1020180135562 A KR 1020180135562A KR 20180135562 A KR20180135562 A KR 20180135562A KR 20200053012 A KR20200053012 A KR 20200053012A
Authority
KR
South Korea
Prior art keywords
light emitting
disposed
electrode
organic light
layer
Prior art date
Application number
KR1020180135562A
Other languages
English (en)
Other versions
KR102606567B1 (ko
Inventor
신현억
김병용
김장현
손상우
신상원
양수경
이동민
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180135562A priority Critical patent/KR102606567B1/ko
Priority to US16/673,843 priority patent/US11094774B2/en
Priority to CN201911075444.0A priority patent/CN111162102A/zh
Publication of KR20200053012A publication Critical patent/KR20200053012A/ko
Application granted granted Critical
Publication of KR102606567B1 publication Critical patent/KR102606567B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • H10K59/1315Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • H01L27/3276
    • H01L51/52
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/842Containers
    • H10K50/8426Peripheral sealing arrangements, e.g. adhesives, sealants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/871Self-supporting sealing arrangements
    • H10K59/8722Peripheral sealing arrangements, e.g. adhesives, sealants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 영역 및 상기 표시 영역을 둘러싸는 주변 영역을 갖는 하부 기판, 하부 기판 상의 표시 영역에 배치되는 복수의 서브 화소 구조물들, 서브 화소 구조물들 상에 배치되는 상부 기판, 하부 기판과 상부 기판 사이의 주변 영역에 배치되고, 일 측면이 노출되는 패드 전극 및 하부 및 상부 기판들의 일 측면에 배치되고, 패드 전극의 일 측면과 접촉하는 측면 전극을 포함할 수 있다. 이에 따라, 유기 발광 표시 장치의 데드 스페이스가 상대적으로 감소될 수 있다.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE}
본 발명은 유기 발광 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 측면 전극을 포함하는 유기 발광 표시 장치에 관한 것이다.
평판 표시 장치는 경량 및 박형 등의 특성으로 인하여, 음극선관 표시 장치를 대체하는 표시 장치로써 사용되고 있다. 이러한 평판 표시 장치의 대표적인 예로서 액정 표시 장치와 유기 발광 표시 장치가 있다.
유기 발광 표시 장치는 상부 기판 및 하부 기판을 포함할 수 있고, 하부 기판에는 외부 장치와 연결되는 복수의 패드 전극들이 배치될 수 있다. 여기서, 상기 외부 장치는 복수의 신호들을 생성할 수 있고, 상기 신호들이 상기 패드 전극들을 통해 상기 유기 발광 표시 장치에 제공될 수 있다. 상기 패드 전극들이 상기 외부 장치와 직접적으로 접촉하기 위해, 상기 하부 기판의 길이는 상기 상부 기판의 길이보다 길 수 있다. 다시 말하면, 상기 하부 기판은 상기 상부 기판보다 일 방향으로 돌출될 수 있고, 상기 하부 기판의 돌출된 부분(예를 들어, 패드 영역)에 상기 패드 전극들이 배치될 수 있다. 즉, 상기 하부 기판의 상기 패드 영역 때문에 상기 유기 발광 표시 장치는 상대적으로 많은 비발광 영역(예를 들어, 데드 스페이스)을 갖는다.
본 발명의 목적은 측면 전극을 포함하는 유기 발광 표시 장치를 제공하는 것이다.
그러나, 본 발명이 상술한 목적에 의해 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치는 표시 영역 및 상기 표시 영역을 둘러싸는 주변 영역을 갖는 하부 기판, 상기 하부 기판 상의 상기 표시 영역에 배치되는 복수의 서브 화소 구조물들, 상기 서브 화소 구조물들 상에 배치되는 상부 기판, 상기 하부 기판과 상기 상부 기판 사이의 상기 주변 영역에 배치되고, 일 측면이 노출되는 패드 전극 및 상기 하부 및 상부 기판들의 일 측면에 배치되고, 상기 패드 전극의 일 측면과 접촉하는 측면 전극을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 측면 전극은 상기 하부 및 상부 기판들의 일 측면으로부터 제1 방향으로 돌출될 수 있다.
예시적인 실시예들에 있어서, 상기 하부 기판의 크기와 상기 상부 기판의 크기는 동일하고, 서로 중첩하여 위치할 수 있다.
예시적인 실시예들에 있어서, 상기 측면 전극은 상기 패드 전극과 접촉하는 제1 금속층 및 상기 제1 금속층 상에 배치되는 제2 금속층을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 금속층의 전기 저항은 상기 제1 금속층보다 낮고, 상기 제1 금속층의 금속 접착력은 상기 제2 금속층의 금속 접착력보다 높을 수 있다.
예시적인 실시예들에 있어서, 상기 제1 금속층은 티타늄, 몰리브데늄, 니켈, 탄탈륨, 네오비늄으로부터 선택된 적어도 하나로 구성될 수 있다.
예시적인 실시예들에 있어서, 상기 제2 금속층은 은, 구리, 알루미늄, 금으로부터 선택된 적어도 하나로 구성될 수 있다.
예시적인 실시예들에 있어서, 상기 측면 전극은 상기 제2 금속층 상에 배치되는 제3 금속층을 더 포함하고, 상기 제3 금속층의 기계적 강도는 상기 제1 및 제2 금속층들의 기계적 강도보다 높을 수 있다.
예시적인 실시예들에 있어서, 상기 패드 전극은 상기 주변 영역으로부터 상기 표시 영역으로의 방향으로 연장되고, 상기 서브 화소 구조물과 전기적으로 연결될 수 있다.
예시적인 실시예들에 있어서, 상기 패드 전극은 제1 내지 제n 패드 전극들을 포함하고(단, n은 1 이상의 정수), 상기 제1 내지 제n 패드 전극들은 서로 이격하여 상기 주변 영역에서 제2 방향을 따라 배열될 수 있다.
예시적인 실시예들에 있어서, 상기 측면 전극은 제1 내지 제m 측면 전극들을 포함하고(단, m은 1 이상의 정수), 상기 제1 내지 제m 측면 전극들 각각은 상기 제1 내지 제n 패드 전극들 각각과 접촉할 수 있다.
예시적인 실시예들에 있어서, 제1 내지 제p 유기 패턴들을 더 포함하고, 상기 제1 내지 제p 유기 패턴들 중 제k 유기 패턴은 상기 제1 내지 제m 측면 전극들 중 제h 및 제h+1 측면 전극들 사이에 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 하부 기판 상의 표시 영역에 배치되는 복수의 반도체 소자들을 더 포함하고, 상기 반도체 소자들 각각은 상기 하부 기판 상에 배치되는 액티브층, 상기 액티브층 상에 배치되는 게이트 절연층, 상기 게이트 절연층 상에 배치되는 게이트 전극, 상기 게이트 전극 상에 배치되는 층간 절연층 및 상기 층간 절연층 상에 배치되는 소스 및 드레인 전극들을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 패드 전극은 상기 하부 기판 상에 배치되는 제1 패드 전극 패턴 및 상기 제1 패드 전극 패턴 상에 배치되는 제2 패드 전극 패턴을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 패드 전극 패턴과 상기 게이트 전극은 동일한 물질을 사용하여 동시에 형성되고, 상기 소스 및 드레인 전극들과 상기 제2 패드 전극 패턴은 동일한 물질을 사용하여 동시에 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 패드 전극 아래에는 상기 게이트 절연층 및 상기 층간 절연층이 배치되지 않을 수 있다.
예시적인 실시예들에 있어서, 상기 하부 및 상부 기판들 사이의 주변 영역에 배치되는 실링 부재를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 실링 부재는 상기 패드 전극의 적어도 일부를 덮을 수 있다.
예시적인 실시예들에 있어서, 상기 실링 부재와 상기 패드 전극이 접촉하는 부분에서 상기 실링 부재의 일 측면은 상기 측면 전극과 접촉할 수 있다.
예시적인 실시예들에 있어서, 상기 화소 구조물들은 상기 하부 기판 상에 배치되는 복수의 하부 전극들, 상기 하부 전극들 상에 배치되는 복수의 발광층들 및 상기 복수의 발광층들 상에 배치되는 상부 전극을 포함할 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치는 일 측면만 외부에 노출되도록 하부 기판과 상부 기판 사이에 배치되는 패드 전극들을 포함함으로써 유기 발광 표시 장치의 데드 스페이스가 상대적으로 감소될 수 있다. 또한, 유기 발광 표시 장치가 측면 전극을 포함함으로써 연성 인쇄 회로 기판과 패드 전극을 용이하게 전기적으로 연결시킬 수 있다.
다만, 본 발명의 효과가 상술한 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 유기 발광 표시 장치와 전기적으로 연결된 외부 장치를 설명하기 위한 블록도이다.
도 3은 도 1의 유기 발광 표시 장치에 포함된 패드 전극을 설명하기 위한 사시도이다.
도 4는 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 사시도이다.
도 5는 도 1의 I-I'라인을 따라 절단한 단면도이다.
도 6은 도 5의 유기 발광 표시 장치에 포함된 측면 전극을 설명하기 위한 단면도이다.
도 7은 도 6의 유기 발광 표시 장치에 포함된 유기 발광 다이오드 및 트랜지스터들을 설명하기 위한 회로도이다.
도 8은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 측면도이다.
도 9는 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 평면도이다.
도 10은 도 9의 II-II'라인을 따라 절단한 단면도이다.
도 11 내지 도 19는 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법을 나타내는 도면들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치들 및 유기 발광 표시 장치의 제조 방법에 대하여 상세하게 설명한다. 첨부한 도면들에 있어서, 동일하거나 유사한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 평면도이고, 도 2는 도 1의 유기 발광 표시 장치와 전기적으로 연결된 외부 장치를 설명하기 위한 블록도이며, 도 3은 도 1의 유기 발광 표시 장치에 포함된 패드 전극을 설명하기 위한 사시도이고, 도 4는 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 사시도이다. 예를 들면, 도 3은 설명의 편의를 위해 측면 전극(470)을 제외한 유기 발광 표시 장치(100)를 도시하고 있다.
도 1, 2, 3 및 4를 참조하면, 유기 발광 표시 장치(100)는 하부 기판(110), 서브 화소 구조물들(200), 상부 기판(410), 실링 부재(390), 패드 전극들(430), 측면 전극들(470) 등을 포함할 수 있고, 하부 기판(110)은 표시 영역(10) 및 주변 영역(20)을 포함할 수 있다. 여기서, 주변 영역(20)은 표시 영역(10)을 둘러쌀 수 있다.
표시 영역(10)에는 서브 화소 구조물들(200)(예를 들어, 도 4의 서브 화소 구조물(200))이 배치될 수 있다. 서브 화소 구조물들(200)을 통해 표시 영역(10)에서 화상(예를 들어, 영상 이미지)이 표시될 수 있다. 주변 영역(20)에는 배선들(예를 들어, 게이트 신호 배선, 데이터 신호 배선, 초기화 신호 배선, 초기화 전압 배선, 발광 제어 신호 배선, 전원 전압 배선 등)이 배치될 수 있다. 여기서, 상기 배선들은 주변 영역(20)으로부터 표시 영역(10)으로 연장될 수 있고 서브 화소 구조물들(200)에 전기적으로 연결될 수 있다.
도 1 및 3에 도시된 바와 같이, 주변 영역(20)의 일부에는 복수의 패드 전극들(430)이 배치될 수 있다. 예시적인 실시예들에 있어서, 패드 전극들(430)은 하부 기판(110)과 상부 기판(410)사이에 개재될 수 있고, 패드 전극들(430) 각각의 일 측면이 노출될 수 있다. 또한, 패드 전극들(430) 각각은 주변 영역(20)으로부터 표시 영역(10)으로의 방향으로 연장될 수 있고, 서브 화소 구조물들(200)과 전기적으로 연결될 수 있다. 다시 말하면, 패드 전극(430)은 상기 표시 영역(10)에 배치된 상기 배선들과 연결될 수 있다.
예시적인 실시예들에 있어서, 패드 전극들(430)의 상기 일 측면만 외부에 노출되도록 하부 기판(110)과 상부 기판(410) 사이에 패드 전극들(430)이 배치됨으로써, 하부 기판(110)의 크기와 상부 기판(410)의 크기는 동일할 수 있고, 서로 중첩하여 위치할 수 있다.
도 1 및 4에 도시된 바와 같이, 하부 기판(110) 및 상부 기판(410)의 일 측면에는 측면 전극들(470)이 배치될 수 있다. 측면 전극들(470) 각각은 패드 전극들(430) 각각의 상기 일 측면과 직접적으로 접촉할 수 있다. 다시 말하면, 측면 전극들(470) 각각은 패드 전극들(430) 각각이 노출되지 않도록 완전히 커버할 수 있고, 하부 및 상부 기판들(110, 410)의 상기 일 측면으로부터 제1 방향(D1)으로 돌출될 수 있다.
예를 들면, 패드 전극들(430)은 제1 내지 제n 패드 전극들을 포함할 수 있고(단, n은 1 이상의 정수), 상기 제1 내지 제n 패드 전극들은 서로 이격하여 주변 영역(20)에서 제1 방향(D1)과 직교하는 제2 방향(D2)을 따라 배열될 수 있다. 또한, 측면 전극들(470)은 제1 내지 제m 측면 전극들을 포함할 수 있고(단, m은 1 이상의 정수), 상기 제1 내지 제m 측면 전극들 각각은 상기 제1 내지 제n 패드 전극들 각각과 직접적으로 접촉할 수 있다.
도 1, 2, 3 및 4에 도시된 바와 같이, 측면 전극들(470)은 외부 장치(101)와 전기적으로 연결될 수 있다. 예를 들면, 외부 장치(101)는 게이트 신호, 데이터 신호, 초기화 신호, 초기화 전압, 발광 제어 신호, 전원 전압 등을 생성할 수 있다. 외부 장치(101)는 측면 전극들(470), 패드 전극들(430), 상기 배선들, 연성 인쇄 회로 기판을 통해 유기 발광 표시 장치(100)와 전기적으로 연결될 수 있고, 게이트 신호, 데이터 신호, 초기화 신호, 초기화 전압, 발광 제어 신호, 전원 전압 등을 유기 발광 표시 장치(100) 제공할 수 있다. 예를 들면, 상기 연성 인쇄 회로 기판의 제1 부분이 측면 전극들(470)과 직접적으로 접촉할 수 있고, 상기 연성 인쇄 회로 기판의 제1 부분과 대향하는 제2 부분이 외부 장치(101)와 직접적으로 접촉할 수 있다. 또한, 상기 연성 인쇄 회로 기판에는 구동 집적 회로가 실장될 수 있다.
도 3 및 4에 도시된 바와 같이, 하부 기판(110)과 상부 기판(410) 사이의 주변 영역(20)에는 실링 부재(390)가 배치될 수 있다. 실링 부재(390)는 주변 영역(20)을 따라 배치될 수 있고, 실질적으로 속이 빈 사각형의 형상을 가질 수 있다. 예시적인 실시예들에 있어서, 실링 부재(390)는 주변 영역(20)의 일부에서 패드 전극들(430) 각각의 적어도 일부를 덮을 수 있다. 또한, 실링 부재(390)와 패드 전극들(430)이 접촉하는 부분에서 실링 부재(390)의 일 측면은 측면 전극들(470)과 직접적으로 접촉할 수 있다.
예를 들면, 종래의 유기 발광 표시 장치에 있어서, 패드 전극들이 하부 기판 상의 일 부분(예를 들어, 패드 영역)에 배치될 수 있고, 상기 패드 전극들이 상기 인쇄 회로 기판과 직접적으로 접촉하기 위해 하부 기판의 길이가 상부 기판의 길이보다 길 수 있다. 다시 말하면, 상기 하부 기판은 상기 상부 기판보다 일 방향으로 돌출될 수 있고, 상기 하부 기판의 돌출된 부분에 상기 패드 전극들이 배치될 수 있다. 즉, 상기 하부 기판의 상기 패드 영역 때문에 상기 종래의 유기 발광 표시 장치는 상대적으로 많은 비발광 영역(예를 들어, 주변 영역 또는 데드 스페이스)을 가질 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치(100)는 일 측면만 외부에 노출되도록 하부 기판(110)과 상부 기판(410) 사이에 배치되는 패드 전극들(430)을 포함함으로써 유기 발광 표시 장치(100)의 데드 스페이스가 상대적으로 감소될 수 있다.
다만, 유기 발광 표시 장치(100)의 주변 영역(20)의 제1 부분에만 패드 전극들(430) 및 측면 전극들(470)이 배치되는 것으로 설명하였으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 유기 발광 표시 장치(100)는 주변 영역(20)의 상기 제1 부분과 마주보는 제2 부분, 상기 제1 부분과 상기 제2 부분 사이에 위치하는 주변 영역(20)의 제3 부분 및/또는 주변 영역(20)의 제4 부분에 패드 전극들(430) 및 측면 전극들(470)이 배치될 수도 있다.
도 1에 도시된 표시 영역(10) 및 주변 영역(20) 각각의 형상이 사각형의 평면 형상을 갖지만 표시 영역(10) 및 주변 영역(20)의 형상이 그것에 한정되는 것은 아니다. 예를 들면, 표시 영역(10) 및 주변 영역(20) 각각의 형상은 삼각형의 평면 형상, 마름모의 평면 형상, 다각형의 평면 형상, 원형의 평면 형상, 트랙형의 평면 형상 또는 타원형의 평면 형상을 가질 수 있다.
도 5는 도 1의 I-I'라인을 따라 절단한 단면도이고, 도 6은 도 5의 유기 발광 표시 장치에 포함된 측면 전극을 설명하기 위한 단면도이다.
도 5 및 6을 참조하면, 유기 발광 표시 장치(100)는 하부 기판(110), 반도체 소자(250), 패드 전극(430), 평탄화층(270), 서브 화소 구조물(200), 화소 정의막(310), 실링 부재(390), 상부 기판(410), 측면 전극(470) 등을 포함할 수 있다. 여기서, 반도체 소자(250)는 액티브층(130), 게이트 절연층(150), 게이트 전극(170), 층간 절연층(190), 소스 전극(210) 및 드레인 전극(230)을 포함할 수 있고, 서브 화소 구조물(200)은 하부 전극(290), 발광층(330), 상부 전극(340)을 포함할 수 있다. 또한, 패드 전극(430)은 제1 패드 전극 패턴(431) 및 제2 패드 전극 패턴(432)을 포함하고, 측면 전극(470)은 제1 금속층(471), 제2 금속층(472) 및 제3 금속층(473)을 포함할 수 있다.
전술한 바와 같이, 하부 기판(110)은 표시 영역(10) 및 주변 영역(20)을 포함할 수 있다. 예를 들면, 표시 영역(10)에서는 서브 화소 구조물(200)및 반도체 소자(250)를 통해 화상이 표시될 수 있고, 주변 영역(20)에는 실링 부재(390)를 통해 하부 기판(110)과 상부 기판(410)이 밀봉 결합될 수 있다.
투명한 또는 불투명한 재료를 포함하는 하부 기판(110)이 제공될 수 있다. 하부 기판(110)은 석영(quartz) 기판, 합성 석영(synthetic quartz) 기판, 불화칼슘(calcium fluoride) 기판, 불소가 도핑된 석영(F-doped quartz) 기판, 소다라임(sodalime) 유리 기판, 무알칼리(non-alkali) 유리 기판 등을 포함할 수 있다.
선택적으로, 하부 기판(110)은 연성을 갖는 투명 수지 기판으로 이루어질 수도 있다. 하부 기판(110)으로 이용될 수 있는 투명 수지 기판의 예로는 폴리이미드 기판을 들 수 있다. 이러한 경우, 상기 폴리이미드 기판은 제1 폴리이미드층, 배리어 필름층, 제2 폴리이미드층 등으로 구성될 수 있다. 예를 들면, 상기 폴리이미드 기판은 경질의 유리 기판 상에 제1 폴리이미드층, 배리어 필름층 및 제2 폴리이미드층이 순서대로 적층된 구성을 가질 수 있다. 유기 발광 표시 장치(100)의 제조 방법에 있어서, 상기 폴리이미드 기판의 제2 폴리이미드층 상에 절연층(예를 들어, 버퍼층)을 배치한 후, 상기 절연층 상에 상부 구조물(예를 들어, 반도체 소자(250), 서브 화소 구조물(200) 등)이 배치될 수 있다. 이러한 상부 구조물의 형성 후, 상기 경질의 유리 기판이 제거될 수 있다. 즉, 상기 폴리이미드 기판은 얇고 플렉서블하기 때문에, 상기 폴리이미드 기판 상에 상기 상부 구조물을 직접 형성하기 어려울 수 있다. 이러한 점을 고려하여, 상기 경질의 유리 기판을 이용하여 상부 구조물을 형성한 다음, 상기 유리 기판을 제거함으로써, 상기 폴리이미드 기판이 하부 기판(110)으로 이용될 수 있다.
하부 기판(110) 상에 버퍼층(도시되지 않음)이 배치될 수도 있다. 상기 버퍼층은 하부 기판(110) 상에 전체적으로 배치될 수 있다. 상기 버퍼층은 하부 기판(110)으로부터 금속 원자들이나 불순물들이 반도체 소자(250) 및 화소 구조물(200)로 확산되는 현상을 방지할 수 있으며, 액티브층(130)을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 액티브층(130)을 수득하게 할 수 있다. 또한, 상기 버퍼층은 하부 기판(110)의 표면이 균일하지 않을 경우, 하부 기판(110)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 하부 기판(110)의 유형에 따라 하부 기판(110) 상에 두 개 이상의 버퍼층이 제공될 수 있거나 상기 버퍼층이 배치되지 않을 수 있다. 예를 들면, 상기 버퍼층은 유기 물질 또는 무기 물질을 포함할 수 있다.
액티브층(130)은 하부 기판(110) 상의 표시 영역(10)에 배치될 수 있고, 산화물 반도체, 무기물 반도체(예를 들면, 아몰퍼스 실리콘(amorphous silicon), 폴리 실리콘(poly silicon)) 또는 유기물 반도체 등을 포함할 수 있다.
액티브층(130) 상에는 게이트 절연층(150)이 배치될 수 있다. 게이트 절연층(150)은 하부 기판(110)상의 표시 영역(10)에서 액티브층(130)을 덮을 수 있으며, 하부 기판(110) 상의 표시 영역(10)에 전체적으로 배치될 수 있다. 예시적인 실시예들에 있어서, 게이트 절연층(150)이 하부 기판(110) 상의 주변 영역(20)에 배치되지 않을 수 있다. 다른 예시적인 실시예들에 있어서, 게이트 절연층(150)이 하부 기판(110) 상의 표시 영역(10) 및 주변 영역(20)에 전체적으로 배치될 수도 있다. 게이트 절연층(150)은 하부 기판(110) 상에서 액티브층(130)을 충분히 덮을 수 있으며, 액티브층(130)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 게이트 절연층(150)은 하부 기판(110) 상에서 액티브층(130)을 덮으며, 균일한 두께로 액티브층(130)의 프로파일을 따라 배치될 수 있다. 게이트 절연층(150)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 게이트 절연층(150)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 탄탈륨 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx) 등을 포함할 수 있다.
게이트 전극(170)은 게이트 절연층(150) 중에서 하부에 액티브층(130)이 위치하는 부분 상에 배치될 수 있다. 게이트 전극(170)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 게이트 전극(170)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
제1 패드 전극 패턴(431)은 하부 기판(110) 상의 주변 영역(20)에 배치될 수 있다. 제1 패드 전극 패턴(431)의 제1 부분(예를 들어, 일 측면)은 유기 발광 표시 장치(100)의 최외곽 면에 얼라인될 수 있고, 제1 패드 전극 패턴(431)의 제1 부분과 반대되는 제2 부분은 주변 영역(20)으로부터 표시 영역(10)으로의 방향으로 연장될 수 있다. 예를 들면, 제1 패드 전극 패턴(431)의 상기 제2 부분이 게이트 신호 배선, 데이터 신호 배선, 전원 전압 배선, 초기화 신호 배선, 초기화 전압 배선 및 발광 제어 신호 배선 중 하나와 연결될 수 있다. 즉, 외부 장치(101)로부터 생성된 게이트 신호, 데이터 신호, 전원 전압, 초기화 신호, 초기화 전압 및 발광 제어 신호 중 하나가 연성 인쇄 회로 기판, 측면 전극(470), 제2 패드 전극 패턴(432) 및 제1 패드 전극 패턴(431)을 통해 서브 화소 구조물(200)에 전달될 수 있다. 제1 패드 전극 패턴(431)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 제1 패드 전극 패턴(431)은 금(Au), 은(Ag), 알루미늄(Al), 백금(Pt), 니켈(Ni), 티타늄(Ti), 팔라듐(Pd), 마그네슘(Mg), 칼슘(Ca), 리튬(Li), 크롬(Cr), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 몰리브데늄(Mo), 스칸듐(Sc), 네오디뮴(Nd), 이리듐(Ir), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlNx), 은을 함유하는 합금, 텅스텐 질화물(WNx), 구리를 함유하는 합금, 몰리브데늄을 함유하는 합금, 티타늄 질화물(TiNx), 크롬 질화물(CrNx), 탄탈륨 질화물(TaNx), 스트론튬 루테늄 산화물(SrRuxOy), 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 있어서, 제1 패드 전극 패턴(431)과 게이트 전극(170)은 동일한 물질을 사용하여 동시에 형성될 수 있다. 선택적으로, 제1 패드 전극 패턴(431)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
게이트 전극(170) 상에는 층간 절연층(190)이 배치될 수 있다. 층간 절연층(190)은 게이트 절연층(150) 상의 표시 영역(10)에서 게이트 전극(170)을 덮을 수 있으며, 게이트 절연층(150) 상에서 전체적으로 배치될 수 있다. 예시적인 실시예들에 있어서, 층간 절연층(190)이 하부 기판(110) 상의 주변 영역(20)에 배치되지 않을 수도 있다. 다른 예시적인 실시예들에 있어서, 게이트 절연층(150)이 제1 패드 전극 패턴(431)과 제2 패드 전극 패턴(432)이 접촉하는 부분을 제외한 하부 기판(110) 상의 표시 영역(10) 및 주변 영역(20)에 전체적으로 배치될 수도 있다. 층간 절연층(190)은 게이트 절연층(150) 상에서 게이트 전극(170)을 충분히 덮을 수 있으며, 게이트 전극(170)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 층간 절연층(190)은 게이트 절연층(150) 상에서 게이트 전극(170)을 덮으며, 균일한 두께로 게이트 전극(170)의 프로파일을 따라 배치될 수 있다. 층간 절연층(190)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
층간 절연층(190) 상의 표시 영역(10)에는 소스 전극(210) 및 드레인 전극(230)이 배치될 수 있다. 소스 전극(210)은 게이트 절연층(150) 및 층간 절연층(190)의 제1 부분을 제거하여 형성된 콘택홀을 통해 액티브층(130)의 소스 영역에 접속될 수 있고, 드레인 전극(230)은 게이트 절연층(150) 및 층간 절연층(190)의 제2 부분을 제거하여 형성된 콘택홀을 통해 액티브층(130)의 드레인 영역에 접속될 수 있다. 소스 전극(210) 및 드레인 전극(230)은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 소스 전극(210) 및 드레인 전극(230) 각각은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다. 이에 따라, 액티브층(130), 게이트 절연층(150), 게이트 전극(170), 층간 절연층(190), 소스 전극(210) 및 드레인 전극(230)을 포함하는 반도체 소자(250)가 구성될 수 있다.
다만, 유기 발광 표시 장치(100)가 하나의 트랜지스터(예를 들어, 반도체 소자(250))를 포함하는 구성을 갖는 것으로 설명하였으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 유기 발광 표시 장치(100)는 적어도 2개의 트랜지스터들 및 적어도 하나의 커패시터를 포함하는 구성을 가질 수도 있다.
또한, 반도체 소자(250)가 상부 게이트 구조를 갖는 것으로 설명하였으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 반도체 소자(250)는 하부 게이트 구조 및/또는 더블 게이트 구조를 가질 수도 있다.
제1 패드 전극 패턴(431) 상의 주변 영역(20)에 제2 패드 전극 패턴(432)이 배치될 수 있다. 제2 패드 전극 패턴(432)의 제1 부분(예를 들어, 일 측면)은 유기 발광 표시 장치(100)의 최외곽 면에 얼라인될 수 있고, 제2 패드 전극 패턴(432)의 제1 부분과 반대되는 제2 부분은 실링 부재(390) 내부에 배치될 수 있다. 선택적으로, 제2 패드 전극 패턴(432)의 제2 부분은 주변 영역(20)으로부터 표시 영역(10)으로의 방향으로 연장될 수도 있다. 제2 패드 전극 패턴(432)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 있어서, 제2 패드 전극 패턴(432), 소스 전극(210) 및 드레인 전극(230)은 동일한 물질을 사용하여 동시에 형성될 수 있다. 선택적으로, 제2 패드 전극 패턴(432)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다. 이에 따라, 제1 패드 전극 패턴(431)및 제2 패드 전극 패턴(432)을 포함하는 패드 전극(430)이 구성될 수 있다. 여기서, 제1 패드 전극 패턴(431)의 일 측면 및 제2 패드 전극 패턴(432)의 일 측면이 패드 전극(430)의 일 측면으로 정의될 수 있다.
층간 절연층(190), 소스 전극(210) 및 드레인 전극(230) 상의 표시 영역(10)에 평탄화층(270)이 배치될 수 있다. 예를 들면, 평탄화층(270)은 층간 절연층(190) 상에서 소스 및 드레인 전극들(210, 230)을 충분히 덮도록 상대적으로 두꺼운 두께로 배치될 수 있고, 이러한 경우, 평탄화층(270)은 실질적으로 평탄한 상면을 가질 수 있으며, 이와 같은 평탄화층(270)의 평탄한 상면을 구현하기 위하여 평탄화층(270)에 대해 평탄화 공정이 추가될 수 있다. 평탄화층(270)의 일부를 제거하여 형성된 콘택홀을 통해 드레인 전극(230)의 상면의 일부가 노출될 수 있다. 평탄화층(270)은 유기 물질 또는 무기 물질 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 평탄화층(270)은 유기 물질을 포함할 수 있다. 예를 들면, 평탄화층(270)은 포토레지스트(photoresist), 폴리아크릴계 수지(polyacryl-based region), 폴리이미드계 수지(polyimide-based resin), 폴리아미드계 수지(polyamide-based resin), 실롯산계 수지(siloxane-based resin), 아크릴계 수지(acryl-based resin), 에폭시계 수지(epoxy-based resin) 등을 포함할 수 있다.
하부 전극(290)은 평탄화층(270) 상의 표시 영역(10)에 배치될 수 있다. 하부 전극(290)은 평탄화층(270)의 콘택홀을 관통하여 드레인 전극(230)에 접속될 수 있다. 또한, 하부 전극(290)은 반도체 소자(250)와 전기적으로 연결될 수 있다. 하부 전극(290)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 하부 전극(290)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
화소 정의막(310)은 하부 전극(290)의 일부 및 평탄화층(270) 상의 표시 영역(10)에 배치될 수 있다. 화소 정의막(310)은 하부 전극(290)의 양측부를 덮을 수 있고, 하부 전극(290)의 상면의 일부를 노출시킬 수 있다. 화소 정의막(310)은 유기 물질 또는 무기 물질로 이루어질 수 있다. 예시적인 실시예들에 있어서, 화소 정의막(310)은 유기 물질을 포함할 수 있다.
발광층(330)은 화소 정의막(310)에 의해 노출된 하부 전극(290) 상의 표시 영역(10)에 배치될 수 있다. 발광층(330)은 서브 화소 구조물에 따라 상이한 색광들(즉, 적색광, 녹색광, 청색광 등)을 방출시킬 수 있는 발광 물질들 중 적어도 하나를 사용하여 형성될 수 있다. 이와는 달리, 발광층(330)은 적색광, 녹색광, 청색광 등의 다른 색광들을 발생시킬 수 있는 복수의 발광 물질들을 적층하여 전체적으로 백색광을 방출할 수 있다. 이러한 경우, 발광층(330) 상에 컬러 필터가 배치(예를 들어, 상부 기판(410)의 저면 또는 상면에 발광층(330)과 중첩되도록 배치)될 수도 있다. 상기 컬러 필터는 적색 컬러 필터, 녹색 컬러 필터, 청색 컬러 필터 중 적어도 하나를 포함할 수 있다. 선택적으로, 상기 컬러 필터는 황색(Yellow) 컬러 필터, 청남색(Cyan) 컬러 필터 및 자주색(Magenta) 컬러 필터를 포함할 수도 있다. 상기 컬러 필터는 감광성 수지 또는 컬러 포토레지스트를 포함할 수 있다.
상부 전극(340)은 화소 정의막(310) 및 발광층(330) 상의 표시 영역(10)에 배치될 수 있다. 상부 전극(340)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 상부 전극(340)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다. 이에 따라, 하부 전극(290), 발광층(330) 및 상부 전극(340)을 포함하는 서브 화소 구조물(200)이 구성될 수 있다.
패드 전극(430) 상의 주변 영역(20)에 실링 부재(390)가 배치될 수 있다. 다시 말하면, 실링 부재(390)는 하부 기판(110)과 상부 기판(410) 사이의 주변 영역(20)에 배치될 수 있다. 실링 부재(390)의 상면은 상부 기판(410)의 저면과 직접적으로 접촉할 수 있고, 실링 부재(390)의 저면은 제1 패드 전극 패턴(431)의 일부 및 제2 패드 전극 패턴(432)과 직접적으로 접촉할 수 있다. 예시적인 실시예들에 있어서, 실링 부재(390)의 제1 부분(예를 들어, 일 측면)은 유기 발광 표시 장치(100)의 최외곽 면에 얼라인될 수 있고, 실링 부재(390)의 제1 부분과 반대되는 제2 부분은 유기 발광 표시 장치(100)의 내부에 위치할 수 있다. 실링 부재(390)는 프릿(frit) 등을 포함할 수 있다. 또한, 실링 부재(390)는 광 경화성 물질을 추가적으로 포함할 수 있다. 예를 들면, 실링 부재(390)는 유기 물질 및 광 경화성 물질의 혼합물을 포함할 수 있으며, 상기 혼합물에 자외선(UV), 레이저 광, 가시광선 등을 조사하여 경화시켜 실링 부재(390)를 수득할 수 있다.실링 부재(390)에 포함되는 상기 광 경화성 물질은 에폭시 아크릴레이트(epoxy acrylate)계 수지, 폴리에스테르 아크릴레이트(polyester acrylate)계 수지, 우레탄 아크릴레이트(urethane acrylate)계 수지, 폴리부타디엔 아크릴레이트(polybutadine acrylate)계 수지, 실리콘 아크릴레이트(silicon acrylate)계 수지, 알킬 아크릴레이트(alkyl acrylate)계 수지 등을 포함할 수 있다.
예를 들면, 상기 유기 물질 및 광 경화성 물질의 혼합물에 레이저 광이 조사될 수 있다. 이러한 레이저 광의 조사에 따라, 상기 혼합물이 고체 상태에서 액체 상태로 변화될 수 있고, 소정의 시간이 후에 액체 상태의 상기 혼합물은 다시 고체 상태로 경화될 수 있다. 상기 혼합물의 상태 변화에 따라 상부 기판(410)이 하부 기판(110)에 대해 밀봉되면서 결합될 수 있다.
다만, 실링 부재(390)가 상면의 폭이 저면의 폭보다 작은 사각형의 형상을 갖는 것으로 설명하였으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 실링 부재(390)는 상면의 폭이 저면의 폭보다 큰 사각형의 형상, 사다리꼴의 형상, 직사각형의 형상, 정사각형의 형상 등을 가질 수도 있다.
실링 부재(390) 및 상부 전극(340) 상에 상부 기판(410)이 배치될 수 있다. 상부 기판(410)은 실질적으로 하부 기판(110)과 동일한 재료를 포함할 수 있다. 예를 들면, 상부 기판(410)은 석영 기판, 합성 석영 기판, 불화칼슘 기판, 불소가 도핑된 석영 기판, 소다 라임 유리 기판, 무알칼리 유리 기판 등을 포함할 수 있다. 다른 예시적인 실시예들에 있어서, 상부 기판(410)은 투명 무기 물질 또는 플렉서블 플라스틱을 포함할 수도 있다. 예를 들면, 상부 기판(410)은 연성을 갖는 투명 수지 기판을 포함할 수 있다. 이러한 경우, 유기 발광 표시 장치(100)의 가요성을 향상시키기 위하여 적어도 하나의 무기층 및 적어도 하나의 유기층이 교대로 적층되는 구조를 가질 수 있다. 상기 적층 구조는 제1 무기층, 유기층 및 제2 무기층으로 구성될 수 있다. 예를 들면, 상부 전극(340)의 프로파일을 따라 가요성을 갖는 제1 무기층이 배치될 수 있고, 상기 제1 무기층 상에 가요성을 갖는 유기층이 배치될 수 있으며, 상기 유기층 상에 가요성을 갖는 제2 무기층이 배치될 수 있다. 즉, 상기 적층 구조는 상기 상부 전극(340)과 직접적으로 접촉하는 박막 봉지 구조물에 해당될 수 있다.
유기 발광 표시 장치(100)의 최외곽 면에 측면 전극(470)이 배치될 수 있다. 예를 들면, 하부 기판(110)의 일 측면, 상부 기판(410)의 일 측면, 패드 전극(430)의 일 측면 및 실링 부재(390)의 일 측면이 유기 발광 표시 장치(100)의 상기 최외곽 면으로 정의될 수 있다. 예시적인 실시예들에 있어서, 측면 전극(470)은 패드 전극(430)의 일 측면과 직접적으로 접촉 또는 전기적으로 연결될 수 있고, 상기 최외곽 면으로부터 제1 방향(D1)으로 돌출될 수 있다.
도 6에 도시된 바와 같이, 측면 전극(470)은 제1 면(S1) 및 제1 면(S1)과 마주보는 제2 면(S2)을 포함할 수 있고, 측면 전극(470)은 제1 금속층(471), 제2 금속층(472) 및 제3 금속층(473)을 포함할 수 있다. 제1 면(S1)은 패드 전극(430)과 접촉할 수 있고, 제2 면(S2)은 연성 인쇄 회로 기판과 직접적으로 접촉할 수 있다. 선택적으로, 측면 전극(470)이 제1 금속층(471) 및 제2 금속층(472)으로 구성될 수도 있다.
제1 금속층(471)은 패드 전극(430)과 접촉할 수 있고, 상대적으로 높은 금속 접착력을 갖는 금속을 포함할 수 있다. 예를 들면, 제1 금속층(471)은 티타늄, 몰리브데늄, 니켈, 탄탈륨, 네오디뮴 등으로 구성될 수 있다.
제1 금속층(471) 상에 제2 금속층(472)이 배치될 수 있고, 제2 금속층(472)은 상대적으로 낮은 전기 저항을 갖는 금속을 포함할 수 있다. 예를 들면, 제2 금속층(472)은 금, 은, 구리, 알루미늄 등으로 구성될 수 있다.
제2 금속층(472) 상에 제3 금속층(473)이 배치될 수 있고, 상대적으로 높은 기계적 강도를 갖는 금속을 포함할 수 있다. 제3 금속층(473)은 제2 금속층(472)을 보호할 수 있다. 예를 들면, 제3 금속층(473)은 티타늄, 몰리브데늄, 티타늄을 함유하는 합금, 몰리브데늄을 함유하는 합금 등으로 구성될 수 있다(예를 들어, 모스 경도가 5 이상인 금속). 이에 따라, 유기 발광 표시 장치(100)가 구성될 수 있다.
예를 들면, 유기 발광 표시 장치(100)의 제조 공정 상에서, 패드 전극들(430) 사이의 간격이 상대적으로 작을 수 있고, 패드 전극(430)의 일 측면(예를 들어, 패드 전극(430)과 측면 전극(470)이 접촉하는 접촉 면)의 면적이 상대적으로 작을 수 있다. 즉, 측면 전극들(470)이 상대적으로 작은 면적을 갖는 패드 전극들(430) 각각의 일 측면과 접촉하면서 서로 이격하도록 배치되기 위해 상대적으로 높은 금속 접착력을 갖는 제1 금속층(471)이 패드 전극들(430)의 일 측면과 직접적으로 접촉할 수 있다. 또한, 측면 전극(470)의 전기 저항을 낮추기 위해 제1 금속층(471) 상에 상대적으로 낮은 전기 저항을 갖는 제2 금속층(472)이 배치될 수 있다. 더욱이, 제2 금속층(472)을 외부 충격으로부터 보호하기 위해 상대적으로 높은 기계적 강도를 갖는 제3 금속층(473)의 제2 금속층(472) 상에 배치될 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치(100)는 일 측면만 외부에 노출되도록 하부 기판(110)과 상부 기판(410) 사이에 배치되는 패드 전극들(430)을 포함함으로써 유기 발광 표시 장치(100)의 데드 스페이스가 상대적으로 감소될 수 있다. 또한, 유기 발광 표시 장치(100)가 측면 전극(470)을 포함함으로써 연성 인쇄 회로 기판과 패드 전극(430)을 용이하게 전기적으로 연결시킬 수 있다.
도 7은 도 6의 유기 발광 표시 장치에 포함된 유기 발광 다이오드 및 트랜지스터들을 설명하기 위한 회로도이다. 예를 들면, 유기 발광 표시 장치(100)는 복수의 서브 화소들(SUB-PIXEL)을 포함할 수 있고, 복수의 서브 화소들 각각은 도 7에 도시된 회로에 대응될 수 있다.
도 7을 참조하면, 유기 발광 표시 장치(100)는 유기 발광 다이오드(예를 들어, 도 6의 서브 화소 구조물(200)), 제1 내지 제7 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7), 스토리지 커패시터(CST), 게이트 신호(GW) 배선, 데이터 신호(DATA) 배선, 고전원 전압(ELVDD) 배선, 저전원 전압(ELVSS) 배선, 초기화 신호((GI)) 배선, 초기화 전압(VINT) 배선 및 발광 제어 신호(EM) 배선 등을 포함할 수 있다.
유기 발광 다이오드(OLED)는 구동 전류(ID)에 기초하여 광을 출력할 수 있다. 유기 발광 다이오드(OLED)는 제1 단자 및 제2 단자를 포함할 수 있다. 예시적인 실시예들에 있어서, 유기 발광 다이오드(OLED)의 제2 단자는 저전원 전압(ELVSS)을 공급받을 수 있다. 여기서, 저전원 전압(ELVSS)은 외부 장치(101)로부터 생성될 수 있고, 연성 인쇄 회로 기판을 통해 복수의 측면 전극들(470) 중 적어도 하나의 측면 전극(470)에 제공될 수 있다(도 2, 4 및 6 참조). 즉, 상기 측면 전극(470)과 접촉하는 패드 전극(430)을 통해 저전원 전압(ELVSS)이 저전원 전압(ELVSS) 배선에 제공될 수 있고, 저전원 전압(ELVSS) 배선에 인가된 저전원 전압(ELVSS)이 유기 발광 다이오드(OLED)의 제2 단자에 제공될 수 있다. 예를 들면, 유기 발광 다이오드(OLED)의 제1 단자는 애노드 단자이고, 유기 발광 다이오드(OLED)의 제2 단자는 캐소드 단자일 수 있다. 선택적으로, 유기 발광 다이오드(OLED)의 제1 단자는 캐소드 단자이고, 유기 발광 다이오드(OLED)의 제2 단자는 애노드 단자일 수도 있다. 예시적인 실시예들에 있어서, 유기 발광 다이오드(OLED)의 애노드 단자는 도 6의 하부 전극(290)에 해당될 수 있고, 유기 발광 다이오드(OLED)의 캐소드 단자는 도 6의 상부 전극(340)에 해당될 수 있다.
제1 트랜지스터(TR1)는 게이트 단자, 제1 단자 및 제2 단자를 포함할 수 있다. 예시적인 실시예들에 있어서, 제1 트랜지스터(TR1)의 제1 단자는 소스 단자이고, 제1 트랜지스터(TR1)의 제2 단자는 드레인 단자일 수 있다. 선택적으로, 제1 트랜지스터(TR1)의 제1 단자는 드레인 단자이고, 제1 트랜지스터(TR1)의 제2 단자는 소스 단자일 수 있다.
제1 트랜지스터(TR1)는 구동 전류(ID)를 생성할 수 있다. 예시적인 실시예들에 있어서, 제1 트랜지스터(TR1)는 포화 영역에서 동작할 수 있다. 이러한 경우, 제1 트랜지스터(TR1)는 게이트 단자와 소스 단자 사이의 전압차에 기초하여 구동 전류(ID)를 생성할 수 있다. 또한, 유기 발광 다이오드(OLED)에 공급되는 구동 전류(ID)의 크기에 기초하여 계조가 표현될 수 있다. 선택적으로, 제1 트랜지스터(TR1)는 선형 영역에서 동작할 수도 있다. 이러한 경우, 일 프레임 내에서 유기 발광 다이오드에 구동 전류가 공급되는 시간의 합에 기초하여 계조가 표현될 수 있다.
제2 트랜지스터(TR2)는 게이트 단자, 제1 단자, 제2 단자를 포함할 수 있다. 제2 트랜지스터(TR2)의 게이트 단자는 게이트 신호(GW)를 공급받을 수 있다. 제2 트랜지스터(TR2)의 제1 단자는 데이터 신호(DATA)를 공급받을 수 있다. 여기서, 데이터 신호(DATA)는 외부 장치(101)로부터 생성될 수 있고, 연성 인쇄 회로 기판을 통해 복수의 측면 전극들(470) 중 적어도 하나의 측면 전극(470)에 제공될 수 있다(도 2, 4 및 6 참조). 즉, 상기 측면 전극(470)과 접촉하는 패드 전극(430)을 통해 데이터 신호(DATA)가 데이터 신호(DATA) 배선에 제공될 수 있고, 데이터 신호(DATA) 배선에 인가된 데이터 신호(DATA)가 제2 트랜지스터(TR2)에 제공될 수 있다. 제2 트랜지스터(TR2)의 제2 단자는 제1 트랜지스터(TR1)의 제1 단자에 연결될 수 있다. 예시적인 실시예들에 있어서, 제2 트랜지스터(TR2)의 제1 단자는 소스 단자이고, 제2 트랜지스터(TR2)의 제2 단자는 드레인 단자일 수 있다. 선택적으로, 제2 트랜지스터(TR2)의 제1 단자는 드레인 단자이고, 제2 트랜지스터(TR2)의 제2 단자는 소스 단자일 수 있다.
제2 트랜지스터(TR2)는 게이트 신호(GW)의 활성화 구간 동안 데이터 신호(DATA)를 제1 트랜지스터(TR1)의 제1 단자로 공급할 수 있다. 이러한 경우, 제2 트랜지스터(TR2)는 선형 영역에서 동작할 수 있다.
제3 트랜지스터(TR3)는 게이트 단자, 제1 단자 및 제2 단자를 포함할 수 있다. 제3 트랜지스터(TR3)의 게이트 단자는 게이트 신호(GW)를 공급받을 수 있다. 제3 트랜지스터(TR3)의 제1 단자는 제1 트랜지스터(TR1)의 게이트 단자에 연결될 수 있다. 제3 트랜지스터(TR3)의 제2 단자는 제1 트랜지스터(TR1)의 제2 단자에 연결될 수 있다. 예를 들면, 외부 장치(101)(또는 게이트 구동부)로부터 게이트 신호(GW)가 생성될 수 있고, 게이트 신호(GW)가 연성 인쇄 회로 기판을 통해 복수의 측면 전극(470) 중 적어도 하나의 측면 전극(470)에 제공될 수 있다(도 2, 4 및 6 참조). 즉, 상기 측면 전극(470)과 접촉하는 패드 전극(430)을 통해 게이트 신호(GW)가 게이트 신호(GW) 배선에 제공될 수 있고, 게이트 신호(GW) 배선에 인가된 게이트 신호(GW)가 제3 트랜지스터(TR3)의 게이트 단자에 인가될 수 있다. 예시적인 실시예들에 있어서, 제3 트랜지스터(TR3)의 제1 단자는 소스 단자이고, 제3 트랜지스터(TR3)의 제2 단자는 드레인 단자일 수 있다. 선택적으로, 제3 트랜지스터(TR3)의 제1 단자는 드레인 단자이고, 제3 트랜지스터(TR3)의 제2 단자는 소스 단자일 수 있다.
제3 트랜지스터(TR3)는 게이트 신호(GW)의 활성화 구간 동안 제1 트랜지스터(TR1)의 게이트 단자와 제1 트랜지스터(TR1)의 제2 단자를 연결할 수 있다. 이러한 경우, 제3 트랜지스터(TR3)는 선형 영역에서 동작할 수 있다. 즉, 제3 트랜지스터(TR3)는 게이트 신호(GW)의 활성화 구간 동안 제1 트랜지스터(TR1)를 다이오드 연결시킬 수 있다. 제1 트랜지스터(TR1)가 다이오드 연결되므로, 제1 트랜지스터(TR1)의 제1 단자와 제1 트랜지스터(TR1)의 게이트 단자 사이에 제1 트랜지스터(TR1)의 문턱 전압만큼의 전압차가 발생할 수 있다. 그 결과, 게이트 신호(GW)의 활성화 구간 동안 제1 트랜지스터(TR1)의 제1 단자에 공급된 데이터 신호(DATA)의 전압에 상기 전압차(즉, 문턱 전압)만큼 합산된 전압이 제1 트랜지스터(TR1)의 게이트 단자에 공급될 수 있다. 즉, 데이터 신호(DATA)는 제1 트랜지스터(TR1)의 문턱 전압만큼 보상할 수 있고, 보상된 데이터 신호(DATA)가 제1 트랜지스터(TR1)의 게이트 단자에 공급될 수 있다. 상기 문턱 전압 보상을 수행함에 따라 제1 트랜지스터(TR1)의 문턱 전압 편차로 발생하는 구동 전류 불균일 문제가 해결될 수 있다.
초기화 전압(VINT)이 제공되는 초기화 전압(VINT) 배선의 입력단은 제4 트랜지스터(TR4)의 제1 단자 및 제7 트랜지스터(TR7)의 제1 단자와 연결될 수 있고, 초기화 전압(VINT) 배선의 출력단은 제4 트랜지스터(TR4)의 제2 단자 및 스토리지 커패시터(CST)의 제1 단자와 연결될 수 있다. 예를 들면, 외부 장치(101)로부터 초기화 신호(VINT)가 생성될 수 있고, 초기화 신호(VINT)가 연성 인쇄 회로 기판을 통해 복수의 측면 전극(470) 중 적어도 하나의 측면 전극(470)에 제공될 수 있다(도 2, 4 및 6 참조). 즉, 상기 측면 전극(470)과 접촉하는 패드 전극(430)을 통해 초기화 신호(VINT)가 초기화 신호(VINT) 배선에 제공될 수 있고, 초기화 신호(VINT) 배선에 인가된 초기화 신호(VINT)가 제4 트랜지스터(TR4)의 제1 단자 및 제7 트랜지스터(TR7)의 제1 단자에 인가될 수 있다.
제4 트랜지스터(TR4)는 게이트 단자, 제1 단자 및 제2 단자를 포함할 수 있다. 제4 트랜지스터(TR4)의 게이트 단자는 데이터 초기화 신호(GI)를 공급받을 수 있다. 예를 들면, 외부 장치(101)로부터 초기화 신호(GI)가 생성될 수 있고, 초기화 신호(GI)가 연성 인쇄 회로 기판을 통해 복수의 측면 전극(470) 중 적어도 하나의 측면 전극(470)에 제공될 수 있다(도 2, 4 및 6 참조). 즉, 상기 측면 전극(470)과 접촉하는 패드 전극(430)을 통해 초기화 신호(GI)가 초기화 신호(GI) 배선에 제공될 수 있고, 초기화 신호(GI) 배선에 인가된 초기화 신호(GI)가 제4 트랜지스터(TR4)의 게이트 단자에 인가될 수 있다. 또한, 제4 트랜지스터(TR4)의 제1 단자는 초기화 전압(VINT)을 공급받을 수 있다. 제4 트랜지스터(TR4)의 제2 단자는 제1 트랜지스터(TR1)의 게이트 단자에 연결될 수 있다. 예시적인 실시예들에 있어서, 제4 트랜지스터(TR4)의 제1 단자는 소스 단자이고, 제4 트랜지스터(TR4)의 제2 단자는 드레인 단자일 수 있다. 선택적으로, 제4 트랜지스터(TR4)의 제2 단자는 소스 단자일 수 있다.
제4 트랜지스터(TR4) 각각은 데이터 초기화 신호(GI)의 활성화 구간 동안 초기화 전압(VINT)을 제1 트랜지스터(TR1)의 게이트 단자에 공급할 수 있다. 이러한 경우, 제4 트랜지스터(TR4)는 선형 영역에서 동작할 수 있다. 즉, 제4 트랜지스터(TR4)는 데이터 초기화 신호(GI)의 활성화 구간 동안 제1 트랜지스터(TR1)의 게이트 단자를 초기화 전압(VINT)으로 초기화시킬 수 있다. 예시적인 실시예들에 있어서, 초기화 전압(VINT)의 전압 레벨은 이전 프레임에서 스토리지 커패시터(CST)에 의해 유지된 데이터 신호(DATA)의 전압 레벨보다 충분히 낮은 전압 레벨을 가질 수 있고, 초기화 전압(VINT)이 PMOS(P-channel Metal Oxide Semiconductor) 트랜지스터인 제1 트랜지스터(TR1)의 게이트 단자에 공급될 수 있다. 다른 예시적인 실시예들에 있어서, 초기화 전압의 전압 레벨은 이전 프레임에서 스토리지 커패시터에 의해 유지된 데이터 신호의 전압 레벨보다 충분히 높은 전압 레벨을 가질 수 있고, 초기화 전압(VINT)이NMOS(N-channel Metal Oxide Semiconductor) 트랜지스터인 제1 트랜지스터의 게이트 단자에 공급될 수 있다.
예시적인 실시예들에 있어서, 데이터 초기화 신호(GI)는 일 수평 시간 전의 게이트 신호(GW)와 실질적으로 동일한 신호일 수 있다. 예를 들면, 유기 발광 표시 장치(100)가 포함하는 복수의 서브 화소들 중 제n(단, n은 2이상의 정수)행의 서브 화소에 공급되는 데이터 초기화 신호(GI)는 상기 서브 화소들 중 (n-1)행의 서브 화소에 공급되는 게이트 신호(GW)와 실질적으로 동일한 신호일 수 있다. 즉, 상기 서브 화소들 중 (n-1)행의 서브 화소에 활성화된 게이트 신호(GW)를 공급함으로써, 서브 화소들 중 n행의 서브 화소에 활성화된 데이터 초기화 신호(GI)를 공급할 수 있다. 그 결과, 서브 화소들 중 (n-1)행의 서브 화소에 데이터 신호(DATA)를 공급함과 동시에 서브 화소들 중 n행의 서브 화소가 포함하는 제1 트랜지스터(TR1)의 게이트 단자를 초기화 전압(VINT)으로 초기화시킬 수 있다.
제5 트랜지스터(TR5)는 발광 제어 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)의 제1 단자에 고전원 전압(ELVDD)을 공급할 수 있다. 이와 반대로, 제5 트랜지스터(TR5)는 발광 제어 신호(EM)의 비활성화 구간 동안 고전원 전압(ELVDD)의 공급을 차단시킬 수 있다. 이러한 경우, 제5 트랜지스터(TR5)는 선형 영역에서 동작할 수 있다. 제5 트랜지스터(TR5)가 발광 제어 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)의 제1 단자에 고전원 전압(ELVDD)을 공급함으로써, 제1 트랜지스터(TR1)는 구동 전류(ID)를 생성할 수 있다. 또한, 제5 트랜지스터(TR5)가 발광 제어 신호(EM)의 비활성화 구간 동안 고전원 전압(ELVDD)의 공급을 차단함으로써, 제1 트랜지스터(TR1)의 제1 단자에 공급된 데이터 신호(DATA)가 제1 트랜지스터(TR1)의 게이트 단자로 공급될 수 있다. 여기서, 고전원 전압(ELVDD)은 외부 장치(101)로부터 생성될 수 있고, 연성 인쇄 회로 기판을 통해 복수의 측면 전극들(470) 중 적어도 하나의 측면 전극(470)에 제공될 수 있다(도 2, 4 및 6 참조). 즉, 상기 측면 전극(470)과 접촉하는 패드 전극(430)을 통해 고전원 전압(ELVDD)이 고전원 전압(ELVDD) 배선에 제공될 수 있고, 고전원 전압(ELVDD) 배선에 인가된 고전원 전압(ELVDD)이 제5 트랜지스터(TR5)의 제1 단자에 제공될 수 있다.
제6 트랜지스터(TR6)(예를 들어, 도 6의 반도체 소자(250))는 게이트 단자, 제1 단자, 제2 단자를 포함할 수 있다. 제6 트랜지스터(TR6)의 게이트 단자는 발광 제어 신호(EM)를 공급받을 수 있다. 제6 트랜지스터(TR6)의 제1 단자는 제1 트랜지스터(TR1)의 제2 단자에 연결될 수 있다. 제6 트랜지스터(TR6)의 제2 단자는 유기 발광 다이오드(OLED)의 제1 단자에 연결될 수 있다. 여기서, 발광 제어 신호(EM)는 외부 장치(101)로부터 생성될 수 있고, 연성 인쇄 회로 기판을 통해 복수의 측면 전극들(470) 중 적어도 하나의 측면 전극(470)에 제공될 수 있다(도 2, 4 및 6 참조). 즉, 상기 측면 전극(470)과 접촉하는 패드 전극(430)을 통해 발광 제어 신호(EM)가 발광 제어 신호(EM) 배선에 제공될 수 있고, 발광 제어 신호(EM) 배선에 인가된 발광 제어 신호(EM)가 제5 트랜지스터(TR5)의 게이트 단자 및 제6 트랜지스터(TR6)의 게이트 단자 에 제공될 수 있다. 예시적인 실시예들에 있어서, 제6 트랜지스터(TR6)의 제1 단자는 소스 단자이고, 제6 트랜지스터(TR6)의 제2 단자는 드레인 단자일 수 있다. 선택적으로, 제6 트랜지스터(TR6)의 제1 단자는 드레인 단자이고, 제6 트랜지스터(TR6)의 제2 단자는 소스 단자일 수 있다.
제6 트랜지스터(TR6)는 발광 제어 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)를 유기 발광 다이오드(OLED)에 공급할 수 있다. 이러한 경우, 제6 트랜지스터(TR6)는 선형 영역에서 동작할 수 있다. 즉, 제6 트랜지스터(TR6)가 발광 제어 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)를 유기 발광 다이오드(OLED)에 공급함으로써, 유기 발광 다이오드(OLED)는 광을 출력할 수 있다. 또한, 제6 트랜지스터(TR6)가 발광 제어 신호(EM)의 비활성화 구간 동안 제1 트랜지스터(TR1)와 유기 발광 다이오드(OLED)를 전기적으로 서로 분리시킴으로써, 제1 트랜지스터(TR1)의 제2 단자에 공급된 데이터 신호(DATA)(정확히 말하면, 문턱 전압 보상이 된 데이터 신호)가 제1 트랜지스터(TR1)의 게이트 단자로 공급될 수 있다.
제7 트랜지스터(TR7)는 게이트 단자, 제1 단자, 제2 단자를 포함할 수 있다. 게이트 단자는 다이오드 초기화 신호(GB)를 공급받을 수 있다. 제7 트랜지스터(TR7)의 제1 단자는 초기화 전압(VINT)을 공급받을 수 있다. 제7 트랜지스터(TR7)의 제2 단자는 유기 발광 다이오드(OLED)의 제1 단자에 연결될 수 있다. 예시적인 실시예들에 있어서, 제7 트랜지스터(TR7)의 제1 단자는 소스 단자이고, 제7 트랜지스터(TR7)의 제2 단자는 드레인 단자일 수 있다. 선택적으로, 제7 트랜지스터(TR7)의 제1 단자는 드레인 단자이고, 제7 트랜지스터(TR7)의 제2 단자는 소스 단자일 수 있다.
제7 트랜지스터(TR7)는 다이오드 초기화 신호(GB)의 활성화 구간 동안 초기화 전압(VINT)을 유기 발광 다이오드(OLED)의 제1 단자에 공급할 수 있다. 이러한 경우, 제7 트랜지스터(TR7)는 선형 영역에서 동작할 수 있다. 즉, 제7 트랜지스터(TR7)는 다이오드 초기화 신호(GB)의 활성화 구간 동안 유기 발광 다이오드(OLED)의 제1 단자를 초기화 전압(VINT)으로 초기화시킬 수 있다.
선택적으로, 데이터 초기화 신호(GI)와 다이오드 초기화 신호(GB)는 실질적으로 동일한 신호일 수 있다. 제1 트랜지스터(TR1)의 게이트 단자를 초기화 시키는 동작과 유기 발광 다이오드(OLED)의 제1 단자를 초기화 시키는 동작은 서로 영향을 미치지 않을 수 있다. 즉, 제1 트랜지스터(TR1)의 게이트 단자를 초기화 시키는 동작과 유기 발광 다이오드(OLED)의 제1 단자를 초기화 시키는 동작은 서로 독립적일 수 있다. 이에 따라, 다이오드 초기화 신호(GB)를 별도로 생성하지 않음으로써, 공정의 경제성이 향상될 수 있다.
스토리지 커패시터(CST)는 제1 단자 및 제2 단자를 포함할 수 있다. 스토리지 커패시터(CST)는 고전원 전압(ELVDD) 배선과 제1 트랜지스터(TR1)의 게이트 단자 사이에 연결될 수 있다. 예를 들면, 스토리지 커패시터(CST)의 제1 단자는 제1 트랜지스터(TR1)의 게이트 단자에 연결될 수 있고, 스토리지 커패시터(CST)의 제2 단자는 고전원 전압(ELVDD) 배선에 연결될 수 있다. 스토리지 커패시터(CST)는 게이트 신호(GW)의 비활성화 구간 동안 제1 트랜지스터(TR1)의 게이트 단자의 전압 레벨을 유지할 수 있다. 게이트 신호(GW)의 비활성화 구간은 발광 제어 신호(EM)의 활성화 구간을 포함할 수 있고, 발광 제어 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)는 유기 발광 다이오드(OLED)에 공급될 수 있다. 따라서, 스토리지 커패시터(CST)가 유지하는 전압 레벨에 기초하여 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)가 유기 발광 다이오드(OLED)에 공급될 수 있다.
도 8은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 측면도이다. 도 8에 예시한 유기 발광 표시 장치(500)는 유기 패턴들(490)을 제외하면 도 1 내지 7을 참조하여 설명한 유기 발광 표시 장치(100)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 8에 있어서, 도 1 내지 7을 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 1 내지 7 및 8을 참조하면, 유기 발광 표시 장치(500)는 하부 기판(110), 반도체 소자(250), 패드 전극들(430), 평탄화층(270), 서브 화소 구조물(200), 화소 정의막(310), 실링 부재(390), 상부 기판(410), 측면 전극들(470), 유기 패턴들(490) 등을 포함할 수 있다.
패드 전극들(430)은 제1 내지 제n 패드 전극들을 포함할 수 있고(단, n은 1 이상의 정수), 상기 제1 내지 제n 패드 전극들은 서로 이격하여 주변 영역(20)에서 제2 방향(D2)을 따라 배열될 수 있다. 또한, 측면 전극들(470)은 제1 내지 제m 측면 전극들을 포함할 수 있고(단, m은 1 이상의 정수), 상기 제1 내지 제m 측면 전극들 각각은 상기 제1 내지 제n 패드 전극들 각각과 직접적으로 접촉할 수 있다. 또한, 유기 패턴들(490)은 제1 내지 제p 유기 패턴들을 포함할 수 있고, 상기 제1 내지 제p 유기 패턴들 중 제k 유기 패턴은 상기 제1 내지 제m 측면 전극들 중 제h 및 제h+1 측면 전극들 사이에 배치될 수 있다.
예를 들면, 유기 발광 표시 장치(500)의 제조 공정 상에서, 패드 전극들(430) 사이의 간격이 상대적으로 작을 수 있고, 패드 전극(430)의 일 측면(예를 들어, 패드 전극(430)과 측면 전극(470)이 접촉하는 접촉 면)의 면적이 상대적으로 작을 수 있다. 즉, 측면 전극들(470)이 상대적으로 작은 면적을 갖는 패드 전극들(430) 각각의 일 측면과 접촉하면서 서로 이격하도록 배치되기 위해 유기 발광 표시 장치(500)의 최외곽 면(예를 들어, 유기 발광 표시 장치(500)의 최외곽 면들 중 패드 전극들(430)이 배치되는 최외곽 면에 대응)에 유기막이 전체적으로 형성된 후, 상기 유기막을 패터닝하여 유기 패턴들(490)이 형성될 수 있다. 여기서, 유기 패턴들(490)은 패드 전극들(430)을 노출시킬 수 있다. 또한, 유기 발광 표시 장치(500)의 최외곽 면 및 상기 유기 패턴들(490) 상에 금속층이 형성될 수 있다. 상기 금속층이 형성된 후, 상기 금속층을 패터닝하여 측면 전극들(470)이 형성될 수 있다. 유기 패턴들(490)은 폴리이미드, 실롯산 등을 포함할 수 있다.
도 9는 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 평면도이고, 도 10은 도 9의 II-II'라인을 따라 절단한 단면도이다. 도 9 및 10에 예시한 유기 발광 표시 장치(700)는 실링 부재(390)의 형상을 제외하면 도 1 내지 7을 참조하여 설명한 유기 발광 표시 장치(100)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 9 밑 10에 있어서, 도 1 내지 7을 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 9 및 10을 참조하면, 유기 발광 표시 장치(700)는 하부 기판(110), 반도체 소자(250), 패드 전극(430), 평탄화층(270), 서브 화소 구조물(200), 화소 정의막(310), 실링 부재(390), 상부 기판(410), 측면 전극(470) 등을 포함할 수 있다. 여기서, 실링 부재(390)는 제1 실링 패턴(391) 및 제2 실링 패턴(392)을 포함할 수 있다. 또한, 패드 전극(430)은 제1 패드 전극 패턴(431) 및 제2 패드 전극 패턴(432)을 포함하고, 측면 전극(470)은 제1 금속층(471), 제2 금속층(472) 및 제3 금속층(473)을 포함할 수 있다.
하부 기판(110) 상의 주변 영역(20)에 실링 부재(390)가 배치될 수 있다. 예를 들면, 주변 영역(20) 중 패드 전극(430)이 배치되는 부분을 제1 주변 영역으로 정의하고, 주변 영역(20) 중 패드 전극(430)이 배치되지 않는 부분을 제2 주변 영역으로 정의한다.
도 10에 도시된 바와 같이, 표시 영역(10)의 오른쪽에 도시된 주변 영역(20)은 상기 제1 주변 영역에 해당될 수 있고, 표시 영역(10)의 왼쪽에 도시된 주변 영역(20)은 상기 제2 주변 영역에 해당될 수 있다. 예시적인 실시예들에 있어서, 제1 실링 패턴(391)은 하부 기판(110)상의 상기 제1 주변 영역에 배치될 수 있고, 제2 실링 패턴(392)은 하부 기판(110) 상의 상기 제2 주변 영역에 배치될 수 있다. 제1 실링 패턴(391)은 패드 전극(430) 및 측면 전극(470)과 접촉할 수 있고, 제1 실링 패턴(391)의 최외곽의 형상은 제2 실링 패턴(392)의 최외곽의 형상과 다를 수 있다. 예를 들면, 측면 전극(470)이 패드 전극(430)과 접촉하기 위해 상기 제1 주변 영역에 위치하는 상부 기판(410)의 일부, 하부 기판(110)의 일부 및 측면 전극(470)의 일부는 제거될 수 있고, 제1 실링 패턴(391)은 최외곽에서 평평한 측면을 가질 수 있다. 한편, 제2 실링 패턴(392)은 최외곽에서 경사진 측면을 가질 수 있다. 다시 말하면, 제1 실링 패턴(391)의 측면들은 서로 대칭적이지 않고, 제2 실링 패턴(392)의 측면들은 서로 대칭적일 수 있다. 즉, 실링 부재(390)의 형상이 상기 제1 주변 영역과 상기 제2 주변 영역에서 서로 다를 수 있다.
도 11 내지 도 19는 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법을 나타내는 도면들이다. 예를 들면, 도 11 내지 도 16은 유기 발광 표시 장치의 단면도에 해당될 수 있고, 도 17 및 18은 유기 발광 표시 장치의 측면도에 해당될 수 있으며, 도 19는 유기 발광 표시 장치의 사시도에 해당될 수 있다.
도 11을 참조하면, 투명한 또는 불투명한 재료를 포함하는 하부 기판(110)이 제공될 수 있다. 하부 기판(110)은 석영 기판, 합성 석영 기판, 불화칼슘 기판, 불소가 도핑된 석영 기판, 소다라임 유리 기판, 무알칼리 유리 기판 등을 사용하여 형성될 수 있다. 선택적으로, 하부 기판(110)은 연성을 갖는 투명 수지 기판으로 이루어질 수도 있다.
하부 기판(110) 상에 버퍼층(도시되지 않음)이 형성될 수도 있다. 상기 버퍼층은 하부 기판(110) 상에 전체적으로 형성될 수 있다. 상기 버퍼층은 하부 기판(110)으로부터 금속 원자들이나 불순물들이 확산되는 현상을 방지할 수 있으며, 액티브층을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 액티브층을 수득하게 할 수 있다. 또한, 상기 버퍼층은 하부 기판(110)의 표면이 균일하지 않을 경우, 하부 기판(110)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 하부 기판(110)의 유형에 따라 하부 기판(110) 상에 두 개 이상의 버퍼층이 제공될 수 있거나 상기 버퍼층이 형성되지 않을 수 있다. 예를 들면, 상기 버퍼층은 유기 물질 또는 무기 물질을 사용하여 형성될 수 있다.
액티브층(130)은 하부 기판(110) 상의 표시 영역(10)에 형성될 수 있고, 산화물 반도체, 무기물 반도체(예를 들면, 아몰퍼스 실리콘, 폴리 실리콘) 또는 유기물 반도체 등을 사용하여 형성될 수 있다.
도 12를 참조하면, 액티브층(130) 상에는 게이트 절연층(150)이 형성될 수 있다. 게이트 절연층(150)은 하부 기판(110) 상의 표시 영역(10)에서 액티브층(130)을 덮을 수 있으며, 하부 기판(110) 상의 표시 영역(10)에 전체적으로 형성될 수 있다. 예시적인 실시예들에 있어서, 게이트 절연층(150)이 하부 기판(110) 상의 주변 영역(20)에 형성되지 않을 수 있다. 다른 예시적인 실시예들에 있어서, 게이트 절연층(150)이 하부 기판(110) 상의 표시 영역(10) 및 주변 영역(20)에 전체적으로 형성될 수도 있다. 게이트 절연층(150)은 하부 기판(110) 상에서 액티브층(130)을 충분히 덮을 수 있으며, 액티브층(130)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 게이트 절연층(150)은 하부 기판(110) 상에서 액티브층(130)을 덮으며, 균일한 두께로 액티브층(130)의 프로파일을 따라 형성될 수 있다. 게이트 절연층(150)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 게이트 절연층(150)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 산탄화물, 실리콘 탄질화물, 알루미늄 산화물, 알루미늄 질화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 사용하여 형성될 수 있다.
게이트 전극(170)은 게이트 절연층(150) 중에서 하부에 액티브층(130)이 위치하는 부분 상에 형성될 수 있다. 게이트 전극(170)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 게이트 전극(170)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
예비 제1 패드 전극 패턴(1431)은 하부 기판(110) 상의 주변 영역(20)에 형성될 수 있다. 예비 제1 패드 전극 패턴(1431)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 예를 들면, 예비 제1 패드 전극 패턴(1431)은 금, 은, 알루미늄, 백금, 니켈, 티타늄, 팔라듐, 마그네슘, 칼슘, 리튬, 크롬, 탄탈륨, 텅스텐, 구리, 몰리브데늄, 스칸듐, 네오디뮴, 이리듐, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은을 함유하는 합금, 텅스텐 질화물, 구리를 함유하는 합금, 몰리브데늄을 함유하는 합금, 티타늄 질화물, 크롬 질화물, 탄탈륨 질화물, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 있어서, 예비 제1 패드 전극 패턴(1431)과 게이트 전극(170)은 동일한 물질을 사용하여 동시에 형성될 수 있다. 예를 들면, 하부 기판(110) 상에 전체적으로 예비 제1 전극층이 전체적으로 형성된 후, 상기 예비 제1 전극층을 선택적으로 식각하여 게이트 전극(170) 및 예비 제1 패드 전극 패턴(1431)이 동시에 형성될 수 있다. 선택적으로, 예비 제1 패드 전극 패턴(1431)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
도 13을 참조하면, 게이트 전극(170) 상에는 층간 절연층(190)이 형성될 수 있다. 층간 절연층(190)은 게이트 절연층(150) 상의 표시 영역(10)에서 게이트 전극(170)을 덮을 수 있으며, 게이트 절연층(150) 상에서 전체적으로 형성될 수 있다. 예시적인 실시예들에 있어서, 층간 절연층(190)이 하부 기판(110) 상의 주변 영역(20)에 형성되지 않을 수도 있다. 다른 예시적인 실시예들에 있어서, 게이트 절연층(150)이 예비 제1 패드 전극 패턴(1431)이 형성된 부분을 제외한 하부 기판(110) 상의 표시 영역(10) 및 주변 영역(20)에 전체적으로 형성될 수도 있다. 층간 절연층(190)은 게이트 절연층(150) 상에서 게이트 전극(170)을 충분히 덮을 수 있으며, 게이트 전극(170)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 층간 절연층(190)은 게이트 절연층(150) 상에서 게이트 전극(170)을 덮으며, 균일한 두께로 게이트 전극(170)의 프로파일을 따라 형성될 수 있다. 층간 절연층(190)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다.
층간 절연층(190) 상의 표시 영역(10)에는 소스 전극(210) 및 드레인 전극(230)이 형성될 수 있다. 소스 전극(210)은 게이트 절연층(150) 및 층간 절연층(190)의 제1 부분을 제거하여 형성된 콘택홀을 통해 액티브층(130)의 소스 영역에 접속될 수 있고, 드레인 전극(230)은 게이트 절연층(150) 및 층간 절연층(190)의 제2 부분을 제거하여 형성된 콘택홀을 통해 액티브층(130)의 드레인 영역에 접속될 수 있다. 소스 전극(210) 및 드레인 전극(230)은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 소스 전극(210) 및 드레인 전극(230) 각각은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다. 이에 따라, 액티브층(130), 게이트 절연층(150), 게이트 전극(170), 층간 절연층(190), 소스 전극(210) 및 드레인 전극(230)을 포함하는 반도체 소자(250)가 형성될 수 있다.
예비 제1 패드 전극 패턴(1431) 상의 주변 영역(20)에 예비 제2 패드 전극 패턴(1432)이 형성될 수 있다. 예비 제2 패드 전극 패턴(1432)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 있어서, 예비 제2 패드 전극 패턴(1432), 소스 전극(210) 및 드레인 전극(230)은 동일한 물질을 사용하여 동시에 형성될 수 있다. 예를 들면, 하부 기판(110) 상에 예비 제2 전극층이 전체적으로 형성된 후, 상기 예비 제2 전극층을 선택적으로 식각하여 예비 제2 패드 전극 패턴(1432), 소스 전극(210) 및 드레인 전극(230)이 동시에 형성될 수 있다. 선택적으로, 예비 제2 패드 전극 패턴(1432)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다. 이에 따라, 예비 제1 패드 전극 패턴(1431) 및 예비 제2 패드 전극 패턴(1432)을 포함하는 예비 패드 전극(1430)이 형성될 수 있다.
도 14를 참조하면, 층간 절연층(190), 소스 전극(210) 및 드레인 전극(230) 상의 표시 영역(10)에 평탄화층(270)이 형성될 수 있다. 예를 들면, 평탄화층(270)은 층간 절연층(190) 상에서 소스 및 드레인 전극들(210, 230)을 충분히 덮도록 상대적으로 두꺼운 두께로 형성될 수 있고, 이러한 경우, 평탄화층(270)은 실질적으로 평탄한 상면을 가질 수 있으며, 이와 같은 평탄화층(270)의 평탄한 상면을 구현하기 위하여 평탄화층(270)에 대해 평탄화 공정이 추가될 수 있다. 평탄화층(270)의 일부를 제거하여 형성된 콘택홀을 통해 드레인 전극(230)의 상면의 일부가 노출될 수 있다. 평탄화층(270)은 유기 물질 또는 무기 물질 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 평탄화층(270)은 유기 물질을 사용하여 형성될 수 있다. 예를 들면, 평탄화층(270)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실롯산계 수지, 아크릴계 수지, 에폭시계 수지 등을 포함할 수 있다.
하부 전극(290)은 평탄화층(270) 상의 표시 영역(10)에 형성될 수 있다. 하부 전극(290)은 평탄화층(270)의 콘택홀을 관통하여 드레인 전극(230)에 접속될 수 있다. 또한, 하부 전극(290)은 반도체 소자(250)와 전기적으로 연결될 수 있다. 하부 전극(290)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 하부 전극(290)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
화소 정의막(310)은 하부 전극(290)의 일부 및 평탄화층(270) 상의 표시 영역(10)에 형성될 수 있다. 화소 정의막(310)은 하부 전극(290)의 양측부를 덮을 수 있고, 하부 전극(290)의 상면의 일부를 노출시킬 수 있다. 화소 정의막(310)은 유기 물질 또는 무기 물질로 이루어질 수 있다. 예시적인 실시예들에 있어서, 화소 정의막(310)은 유기 물질을 사용하여 형성될 수 있다.
발광층(330)은 화소 정의막(310)에 의해 노출된 하부 전극(290) 상의 표시 영역(10)에 형성될 수 있다. 발광층(330)은 서브 화소 구조물에 따라 상이한 색광들(즉, 적색광, 녹색광, 청색광 등)을 방출시킬 수 있는 발광 물질들 중 적어도 하나를 사용하여 형성될 수 있다. 이와는 달리, 발광층(330)은 적색광, 녹색광, 청색광 등의 다른 색광들을 발생시킬 수 있는 복수의 발광 물질들을 적층하여 전체적으로 백색광을 방출할 수 있다. 이러한 경우, 발광층(330) 상에 컬러 필터가 형성될 수도 있다. 상기 컬러 필터는 적색 컬러 필터, 녹색 컬러 필터, 청색 컬러 필터 중 적어도 하나를 포함할 수 있다. 선택적으로, 상기 컬러 필터는 황색 컬러 필터, 청남색 컬러 필터 및 자주색 컬러 필터를 포함할 수도 있다. 상기 컬러 필터는 감광성 수지 또는 컬러 포토레지스트를 사용하여 형성될 수 있다.
상부 전극(340)은 화소 정의막(310) 및 발광층(330) 상의 표시 영역(10)에 형성될 수 있다. 상부 전극(340)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 상부 전극(340)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다. 이에 따라, 하부 전극(290), 발광층(330) 및 상부 전극(340)을 포함하는 서브 화소 구조물(200)이 형성될 수 있다.
도 15를 참조하면, 예비 패드 전극(1430) 상의 주변 영역(20)에 예비 실링 부재(1390)가 형성될 수 있다. 예비 실링 부재(1390)의 저면은 예비 제1 패드 전극 패턴(1431)의 일부 및 예비 제2 패드 전극 패턴(1432)과 직접적으로 접촉할 수 있다. 예비 실링 부재(1390)는 프릿 등을 사용하여 형성될 수 있다. 또한, 예비 실링 부재(390)는 광 경화성 물질을 추가적으로 포함할 수 있다. 예를 들면, 실링 부재(390)는 유기 물질 및 광 경화성 물질의 혼합물을 포함할 수 있으며, 상기 혼합물에 자외선, 레이저 광, 가시광선 등을 조사하여 경화시켜 예비 실링 부재(1390)를 수득할 수 있다.예비 실링 부재(1390)에 포함되는 상기 광 경화성 물질은 에폭시 아크릴레이트계 수지, 폴리에스테르 아크릴레이트계 수지, 우레탄 아크릴레이트계 수지, 폴리부타디엔 아크릴레이트계 수지, 실리콘 아크릴레이트계 수지, 알킬 아크릴레이트계 수지 등을 포함할 수 있다.
실링 부재(390) 및 상부 전극(340) 상에 상부 기판(410)이 형성될 수 있다. 상부 기판(410)은 실질적으로 하부 기판(110)과 동일한 재료를 포함할 수 있다. 예를 들면, 상부 기판(410)은 석영 기판, 합성 석영 기판, 불화칼슘 기판, 불소가 도핑된 석영 기판, 소다 라임 유리 기판, 무알칼리 유리 기판 등을 사용하여 형성될 수 있다. 다른 예시적인 실시예들에 있어서, 상부 기판(410)은 투명 무기 물질 또는 플렉서블 플라스틱을 포함할 수도 있다. 선택적으로, 상부 기판(410)에 예비 실링 부재(1390)가 형성된 후 하부 기판(110) 상에 상부 기판(410) 및 예비 실링 부재(1390)가 형성될 수도 있다.
상부 기판(410)이 형성된 후, 예비 실링 부재(1390) 상에 레이저 광이 조사될 수 있다. 이러한 레이저 광의 조사에 따라, 예비 실링 부재(1390)가 고체 상태에서 액체 상태로 변화될 수 있고, 소정의 시간이 후에 액체 상태의 예비 실링 부재(1390)는 다시 고체 상태로 경화될 수 있다. 예비 실링 부재(1390)의 상태 변화에 따라 상부 기판(410)이 하부 기판(110)에 대해 밀봉되면서 결합될 수 있다.
상부 기판(410)과 하부 기판(110)이 밀봉 결합된 후, 도 15에 도시된 III-III'라인을 따라 상기 제1 주변 영역에 위치하는 상부 기판(410)의 일부, 하부 기판(110)의 일부, 예비 실링 부재(1390)의 일부 및 예비 패드 전극(1430)의 일부가 제거될 수 있다.
도 16을 참조하면, 상기 제1 주변 영역에 위치하는 상부 기판(410)의 일부, 하부 기판(110)의 일부, 예비 실링 부재(1390)의 일부 및 예비 패드 전극(1430)의 일부가 제거된 후, 실링 부재(390) 및 제1 패드 전극 패턴(431) 및 제2 패드 전극 패턴(432)을 포함하는 패드 전극(430)이 형성될 수 있다.
제1 패드 전극 패턴(431)의 제1 부분(예를 들어, 일 측면)은 상기 제1 주변 영역에 위치하는 유기 발광 표시 장치의 최외곽 면에 얼라인될 수 있고, 제1 패드 전극 패턴(431)의 제1 부분과 반대되는 제2 부분은 주변 영역(20)으로부터 표시 영역(10)으로의 방향으로 연장될 수 있다.
제2 패드 전극 패턴(432)의 제1 부분(예를 들어, 일 측면)은 상기 유기 발광 표시 장치의 상기 최외곽 면에 얼라인될 수 있고, 제2 패드 전극 패턴(432)의 제1 부분과 반대되는 제2 부분은 실링 부재(390) 내부에 배치될 수 있다. 선택적으로, 제2 패드 전극 패턴(432)의 제2 부분은 주변 영역(20)으로부터 표시 영역(10)으로의 방향으로 연장될 수도 있다.
실링 부재(390)의 제1 부분(예를 들어, 일 측면)은 상기 유기 발광 표시 장치의 상기 최외곽 면에 얼라인될 수 있고, 실링 부재(390)의 제1 부분과 반대되는 제2 부분은 상기 유기 발광 표시 장치의 내부에 위치할 수 있다.
도 17을 참조하면, 상기 유기 발광 표시 장치의 상기 최외곽 면에 유기막(1490)이 전체적으로 형성될 수 있다. 상기 유기 발광 표시 장치의 상기 최외곽 면에서 유기막(1490)은 패드 전극들(430) 각각의 상기 일 측면을 커버할 수 있다. 유기막(1490)은 폴리이미드, 실롯산 등을 포함할 수 있다.
도 18을 참조하면, 유기막(1490)이 형성된 후, 유기막(1490)을 패터닝하여 유기 패턴들(490)이 형성될 수 있다. 여기서, 유기 패턴들(490)은 패드 전극들(430)을 노출시킬 수 있다. 유기 패턴들(490)이 형성된 후, 상기 유기 발광 표시 장치의 상기 최외곽 면 및 유기 패턴들(490) 상에 금속층이 형성될 수 있다.
도 19를 참조하면, 상기 금속층이 형성된 후, 유기 패턴들(490) 상에 형성된 상기 금속층을 제거하여 유기 패턴들(490) 사이에 위치하는 측면 전극들(470)이 형성될 수 있다. 측면 전극들(470)은 패드 전극(430)들 각각의 상기 일 측면과 직접적으로 접촉 또는 전기적으로 연결될 수 있고, 상기 유기 발광 표시 장치의 상기 최외곽 면으로부터 제1 방향(D1)으로 돌출될 수 있다.
측면 전극들(470) 각각은 제1 금속층(471), 제2 금속층(472) 및 제3 금속층(473)을 포함할 수 있다(도 6 참조).
제1 금속층(471)은 패드 전극(430)과 접촉할 수 있고, 상대적으로 높은 금속 접착력을 갖는 금속을 사용하여 형성될 수 있다. 예를 들면, 제1 금속층(471)은 티타늄, 몰리브데늄, 니켈, 탄탈륨, 네오디뮴 등으로 구성될 수 있다.
제1 금속층(471) 상에 제2 금속층(472)이 형성될 수 있고, 제2 금속층(472)은 상대적으로 낮은 전기 저항을 갖는 금속을 사용하여 형성될 수 있다. 예를 들면, 제2 금속층(472)은 금, 은, 구리, 알루미늄 등으로 구성될 수 있다.
제2 금속층(472) 상에 제3 금속층(473)이 형성될 수 있고, 상대적으로 높은 기계적 강도를 갖는 금속을 사용하여 형성될 수 있다. 제3 금속층(473)은 제2 금속층(472)을 보호할 수 있다. 예를 들면, 제3 금속층(473)은 티타늄, 몰리브데늄, 티타늄을 함유하는 합금, 몰리브데늄을 함유하는 합금 등으로 구성될 수 있다. 이에 따라, 도 8의 유기 발광 표시 장치(500)가 제조될 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 유기 발광 표시 장치를 구비할 수 있는 다양한 디스플레이 기기들에 적용될 수 있다. 예를 들면, 본 발명은 차량용, 선박용 및 항공기용 디스플레이 장치들, 휴대용 통신 장치들, 전시용 또는 정보 전달용 디스플레이 장치들, 의료용 디스플레이 장치들 등과 같은 수많은 디스플레이 기기들에 적용 가능하다.
10: 표시 영역 20: 주변 영역
100, 500, 700: 유기 발광 표시 장치 110: 하부 기판
130: 액티브층 150: 게이트 절연층
170: 게이트 전극 190: 층간 절연층
200: 서브 화소 구조물 210: 소스 전극
230: 드레인 전극 250: 반도체 소자
270: 평탄화층 290: 하부 전극
310: 화소 정의막 330: 발광층
340: 상부 전극 390: 실링 부재
391: 제1 실링 패턴 392: 제2 실링 패턴
410: 상부 기판 431: 제1 패드 전극 패턴
432: 제2 패드 전극 패턴 470: 측면 전극
471: 제1 금속층 472: 제2 금속층
473: 제3 금속층 490: 유기 패턴
1390: 예비 실링 부재 1431: 예비 제1 패드 전극 패턴
1432: 예비 제2 패드 전극 패턴 1430: 예비 패드 전극
1490: 유기막

Claims (20)

  1. 표시 영역 및 상기 표시 영역을 둘러싸는 주변 영역을 갖는 하부 기판;
    상기 하부 기판 상의 상기 표시 영역에 배치되는 복수의 서브 화소 구조물들;
    상기 서브 화소 구조물들 상에 배치되는 상부 기판;
    상기 하부 기판과 상기 상부 기판 사이의 상기 주변 영역에 배치되고, 일 측면이 노출되는 패드 전극; 및
    상기 하부 및 상부 기판들의 일 측면에 배치되고, 상기 패드 전극의 일 측면과 접촉하는 측면 전극을 포함하는 유기 발광 표시 장치.
  2. 제 1 항에 있어서, 상기 측면 전극은 상기 하부 및 상부 기판들의 일 측면으로부터 제1 방향으로 돌출된 것을 특징으로 하는 유기 발광 표시 장치.
  3. 제 1 항에 있어서, 상기 하부 기판의 크기와 상기 상부 기판의 크기는 동일하고, 서로 중첩하여 위치하는 것을 특징으로 하는 유기 발광 표시 장치.
  4. 제 1 항에 있어서, 상기 측면 전극은,
    상기 패드 전극과 접촉하는 제1 금속층; 및
    상기 제1 금속층 상에 배치되는 제2 금속층을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  5. 제 4 항에 있어서, 상기 제2 금속층의 전기 저항은 상기 제1 금속층보다 낮고, 상기 제1 금속층의 금속 접착력은 상기 제2 금속층의 금속 접착력보다 높은 것을 특징으로 하는 유기 발광 표시 장치.
  6. 제 4 항에 있어서, 상기 제1 금속층은 티타늄, 몰리브데늄, 니켈, 탄탈륨, 네오비늄으로부터 선택된 적어도 하나로 구성되는 것을 특징으로 하는 유기 발광 표시 장치.
  7. 제 4 항에 있어서, 상기 제2 금속층은 은, 구리, 알루미늄, 금으로부터 선택된 적어도 하나로 구성되는 것을 특징으로 하는 유기 발광 표시 장치.
  8. 제 4 항에 있어서, 상기 측면 전극은,
    상기 제2 금속층 상에 배치되는 제3 금속층을 더 포함하고,
    상기 제3 금속층의 기계적 강도는 상기 제1 및 제2 금속층들의 기계적 강도보다 높은 것을 특징으로 하는 유기 발광 표시 장치.
  9. 제 1 항에 있어서, 상기 패드 전극은 상기 주변 영역으로부터 상기 표시 영역으로의 방향으로 연장되고, 상기 서브 화소 구조물과 전기적으로 연결되는 것을 특징으로 하는 유기 발광 표시 장치.
  10. 제 1 항에 있어서, 상기 패드 전극은 제1 내지 제n 패드 전극들을 포함하고(단, n은 1 이상의 정수),
    상기 제1 내지 제n 패드 전극들은 서로 이격하여 상기 주변 영역에서 제2 방향을 따라 배열되는 것을 특징으로 하는 유기 발광 표시 장치.
  11. 제 10 항에 있어서, 상기 측면 전극은 제1 내지 제m 측면 전극들을 포함하고(단, m은 1 이상의 정수),
    상기 제1 내지 제m 측면 전극들 각각은 상기 제1 내지 제n 패드 전극들 각각과 접촉하는 것을 특징으로 하는 유기 발광 표시 장치.
  12. 제 11 항에 있어서,
    제1 내지 제p 유기 패턴들을 더 포함하고,
    상기 제1 내지 제p 유기 패턴들 중 제k 유기 패턴은 상기 제1 내지 제m 측면 전극들 중 제h 및 제h+1 측면 전극들 사이에 배치되는 것을 특징으로 하는 유기 발광 표시 장치.
  13. 제 1 항에 있어서,
    상기 하부 기판 상의 표시 영역에 배치되는 복수의 반도체 소자들을 더 포함하고,
    상기 반도체 소자들 각각은,
    상기 하부 기판 상에 배치되는 액티브층;
    상기 액티브층 상에 배치되는 게이트 절연층;
    상기 게이트 절연층 상에 배치되는 게이트 전극;
    상기 게이트 전극 상에 배치되는 층간 절연층; 및
    상기 층간 절연층 상에 배치되는 소스 및 드레인 전극들을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  14. 제 13 항에 있어서, 상기 패드 전극은,
    상기 하부 기판 상에 배치되는 제1 패드 전극 패턴; 및
    상기 제1 패드 전극 패턴 상에 배치되는 제2 패드 전극 패턴을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  15. 제 14 항에 있어서, 상기 제1 패드 전극 패턴과 상기 게이트 전극은 동일한 물질을 사용하여 동시에 형성되고, 상기 소스 및 드레인 전극들과 상기 제2 패드 전극 패턴은 동일한 물질을 사용하여 동시에 형성되는 것을 특징으로 하는 유기 발광 표시 장치.
  16. 제 13 항에 있어서, 상기 패드 전극 아래에는 상기 게이트 절연층 및 상기 층간 절연층이 배치되지 않는 것을 특징으로 하는 유기 발광 표시 장치.
  17. 제 1 항에 있어서,
    상기 하부 및 상부 기판들 사이의 주변 영역에 배치되는 실링 부재를 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  18. 제 17 항에 있어서, 상기 실링 부재는 상기 패드 전극의 적어도 일부를 덮는 것을 특징으로 하는 유기 발광 표시 장치.
  19. 제 18 항에 있어서, 상기 실링 부재와 상기 패드 전극이 접촉하는 부분에서 상기 실링 부재의 일 측면은 상기 측면 전극과 접촉하는 것을 특징으로 하는 유기 발광 표시 장치.
  20. 제 1 항에 있어서, 상기 화소 구조물들은,
    상기 하부 기판 상에 배치되는 복수의 하부 전극들;
    상기 하부 전극들 상에 배치되는 복수의 발광층들; 및
    상기 복수의 발광층들 상에 배치되는 상부 전극을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
KR1020180135562A 2018-11-07 2018-11-07 유기 발광 표시 장치 KR102606567B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180135562A KR102606567B1 (ko) 2018-11-07 2018-11-07 유기 발광 표시 장치
US16/673,843 US11094774B2 (en) 2018-11-07 2019-11-04 Organic light emitting diode display device
CN201911075444.0A CN111162102A (zh) 2018-11-07 2019-11-06 有机发光二极管显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180135562A KR102606567B1 (ko) 2018-11-07 2018-11-07 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20200053012A true KR20200053012A (ko) 2020-05-18
KR102606567B1 KR102606567B1 (ko) 2023-11-28

Family

ID=70459033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180135562A KR102606567B1 (ko) 2018-11-07 2018-11-07 유기 발광 표시 장치

Country Status (3)

Country Link
US (1) US11094774B2 (ko)
KR (1) KR102606567B1 (ko)
CN (1) CN111162102A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210073649A (ko) * 2019-12-10 2021-06-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809726B1 (ko) * 2007-05-14 2008-03-06 삼성전자주식회사 얼라인 마크, 상기 얼라인 마크를 구비하는 반도체 칩,상기 반도체 칩을 구비하는 반도체 패키지 및 상기 반도체칩과 상기 반도체 패키지의 제조방법들
KR20140136233A (ko) * 2013-05-20 2014-11-28 엘지전자 주식회사 디스플레이 패널 및 그를 포함하는 디스플레이 장치
KR20160038150A (ko) * 2014-09-29 2016-04-07 삼성디스플레이 주식회사 표시장치
KR20170005341A (ko) * 2015-07-03 2017-01-12 엘지디스플레이 주식회사 디스플레이 장치
KR20170125639A (ko) * 2016-05-04 2017-11-15 엘지디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080035905A (ko) * 2006-10-20 2008-04-24 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
US8994042B2 (en) * 2013-05-20 2015-03-31 Lg Electronics Inc. Display panel and display device
KR20160097464A (ko) 2015-02-07 2016-08-18 이영재 모바일기기 전화 화면 설정
KR102380057B1 (ko) * 2015-06-09 2022-03-30 삼성디스플레이 주식회사 표시장치
CN105575977B (zh) * 2016-01-04 2018-11-06 京东方科技集团股份有限公司 显示基板、制备方法及显示装置
KR20170085157A (ko) * 2016-01-13 2017-07-24 삼성디스플레이 주식회사 유기 발광 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809726B1 (ko) * 2007-05-14 2008-03-06 삼성전자주식회사 얼라인 마크, 상기 얼라인 마크를 구비하는 반도체 칩,상기 반도체 칩을 구비하는 반도체 패키지 및 상기 반도체칩과 상기 반도체 패키지의 제조방법들
KR20140136233A (ko) * 2013-05-20 2014-11-28 엘지전자 주식회사 디스플레이 패널 및 그를 포함하는 디스플레이 장치
KR20160038150A (ko) * 2014-09-29 2016-04-07 삼성디스플레이 주식회사 표시장치
KR20170005341A (ko) * 2015-07-03 2017-01-12 엘지디스플레이 주식회사 디스플레이 장치
KR20170125639A (ko) * 2016-05-04 2017-11-15 엘지디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US11094774B2 (en) 2021-08-17
CN111162102A (zh) 2020-05-15
KR102606567B1 (ko) 2023-11-28
US20200144356A1 (en) 2020-05-07

Similar Documents

Publication Publication Date Title
KR20240099118A (ko) 유기 발광 표시 장치
KR102491276B1 (ko) 유기 발광 표시 장치
KR102500273B1 (ko) 표시 장치
CN106981499B (zh) 有机发光二极管显示装置
KR20190100554A (ko) 유기 발광 표시 장치
CN107785392B (zh) 显示装置
KR102562837B1 (ko) 유기 발광 표시 장치
KR102560393B1 (ko) 유기 발광 표시 장치
KR102607376B1 (ko) 유기 발광 표시 장치
KR20190126963A (ko) 유기 발광 표시 장치
EP3712950A1 (en) Organic light emitting diode display device including a power supply wire
KR20200012062A (ko) 유기 발광 표시 장치
KR20200094264A (ko) 유기 발광 표시 장치
KR20200093718A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20200141548A (ko) 유기 발광 표시 장치
KR20200087368A (ko) 유기 발광 표시 장치
US20210134925A1 (en) Organic light emitting diode display device
KR102621005B1 (ko) 유기 발광 표시 장치
KR102606567B1 (ko) 유기 발광 표시 장치
KR20200065126A (ko) 유기 발광 표시 장치
KR20210018591A (ko) 표시 장치
US11532689B2 (en) Organic light emitting diode display device and method of manufacturing the same
KR20200145929A (ko) 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant