JP2014096568A - 有機ｅｌ装置 - Google Patents
有機ｅｌ装置 Download PDFInfo
- Publication number
- JP2014096568A JP2014096568A JP2013182490A JP2013182490A JP2014096568A JP 2014096568 A JP2014096568 A JP 2014096568A JP 2013182490 A JP2013182490 A JP 2013182490A JP 2013182490 A JP2013182490 A JP 2013182490A JP 2014096568 A JP2014096568 A JP 2014096568A
- Authority
- JP
- Japan
- Prior art keywords
- organic
- electrode
- layer
- gate
- base layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010410 layer Substances 0.000 claims abstract description 229
- 239000012044 organic layer Substances 0.000 claims abstract description 30
- 230000003071 parasitic effect Effects 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 7
- 239000011229 interlayer Substances 0.000 claims description 75
- 239000000758 substrate Substances 0.000 claims description 29
- 239000011159 matrix material Substances 0.000 claims description 11
- 230000002093 peripheral effect Effects 0.000 claims description 11
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 9
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052709 silver Inorganic materials 0.000 claims description 8
- 239000004332 silver Substances 0.000 claims description 8
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 5
- SJCKRGFTWFGHGZ-UHFFFAOYSA-N magnesium silver Chemical compound [Mg].[Ag] SJCKRGFTWFGHGZ-UHFFFAOYSA-N 0.000 claims description 5
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000010408 film Substances 0.000 description 78
- 238000005401 electroluminescence Methods 0.000 description 61
- 238000004519 manufacturing process Methods 0.000 description 12
- 239000007772 electrode material Substances 0.000 description 9
- 230000005525 hole transport Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 238000007789 sealing Methods 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- XEPMXWGXLQIFJN-UHFFFAOYSA-K aluminum;2-carboxyquinolin-8-olate Chemical compound [Al+3].C1=C(C([O-])=O)N=C2C(O)=CC=CC2=C1.C1=C(C([O-])=O)N=C2C(O)=CC=CC2=C1.C1=C(C([O-])=O)N=C2C(O)=CC=CC2=C1 XEPMXWGXLQIFJN-UHFFFAOYSA-K 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004305 biphenyl Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 108010025899 gelatin film Proteins 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- YYMBJDOZVAITBP-UHFFFAOYSA-N rubrene Chemical compound C1=CC=CC=C1C(C1=C(C=2C=CC=CC=2)C2=CC=CC=C2C(C=2C=CC=CC=2)=C11)=C(C=CC=C2)C2=C1C1=CC=CC=C1 YYMBJDOZVAITBP-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 150000003624 transition metals Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/02—Details
- H05B33/06—Electrode terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
- H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
Abstract
【課題】有機ＥＬ装置において、電気的混色（クロストーク）の発生を軽減すること。
【解決手段】ベース層２と、ベース層２の表面部において、ベース層２の表面に沿う横方向に間隔を空けて配置された複数の下部電極３と、有機発光材料を含有し、複数の下部電極３を一括して覆うようにベース層２上に配置され、複数の下部電極３のそれぞれに対応する複数の画素５に区画された有機層８と、有機層８を挟んで複数の下部電極３に対向する上部電極９と、ベース層２の表面の法線方向から見た平面視において互いに隣り合う下部電極３間の領域に配置され、上部電極９と互いに隣り合う下部電極３との協働によって形成された寄生トランジスタをオフにするためのゲート電極４とを形成する。
【選択図】図２
【解決手段】ベース層２と、ベース層２の表面部において、ベース層２の表面に沿う横方向に間隔を空けて配置された複数の下部電極３と、有機発光材料を含有し、複数の下部電極３を一括して覆うようにベース層２上に配置され、複数の下部電極３のそれぞれに対応する複数の画素５に区画された有機層８と、有機層８を挟んで複数の下部電極３に対向する上部電極９と、ベース層２の表面の法線方向から見た平面視において互いに隣り合う下部電極３間の領域に配置され、上部電極９と互いに隣り合う下部電極３との協働によって形成された寄生トランジスタをオフにするためのゲート電極４とを形成する。
【選択図】図２
Description
本発明は、有機ＥＬ装置に関する。
特許文献１は、トップエミッション方式のアクティブマトリックス型カラー有機ＥＬ（Electro Luminescence）ディスプレイを開示している。当該カラー有機ＥＬディスプレイは、色変換フィルタ基板と有機ＥＬ素子を貼り合わせた構造を有する。有機ＥＬ素子は、支持基板上に、ＴＦＴ（Thin Film Transistor）と、平坦化層と、下部電極と、その上に設けられた有機発光層と、上部電極とを有する。
特許文献１に係るカラー有機ＥＬディスプレイでは、下部電極は、互いに間隔を空けて複数設けられている。そのため、隣り合う画素間において、上部電極をゲート、一方の画素の下部電極をソース、他方の画素の下部電極をドレインとする寄生トランジスタが形成される。その結果、一方の下部電極（ソース）から他方の下部電極（ドレイン）へ向かって漏れ電流が流れ、本来発光しないはずの画素が発光するという電気的混色（クロストーク）が誘発されるおそれがある。混色の発生は、有機ＥＬディスプレイの画質を低下させ、また、ＮＴＳＣ（National Television System Committee）比（色域）を低下させる。そして、この電気的混色は、寄生トランジスタのみが要因で起こるものでなく、たとえば、下部電極の狭ピッチ化や有機発光層中の不純物等が要因で起こる場合もある。
そこで、本発明の目的は、電気的混色（クロストーク）の発生を軽減することができる有機ＥＬ装置を提供することである。
本発明の有機ＥＬ装置は、ベース層と、前記ベース層の表面部において、前記ベース層の表面に沿う横方向に間隔を空けて配置された複数の下部電極と、有機発光材料を含有し、前記複数の下部電極を一括して覆うように前記ベース層上に配置され、前記複数の下部電極のそれぞれに対応する複数の画素に区画された有機層と、前記有機層を挟んで前記複数の下部電極に対向する上部電極と、前記ベース層の前記表面の法線方向から見た平面視において互いに隣り合う前記下部電極間の領域に配置され、前記上部電極と互いに隣り合う前記下部電極との協働によって形成された寄生トランジスタをオフにするためのゲート電極とを含む（請求項１）。
この構成によれば、上部電極をゲート、互いに隣り合う一方の画素の下部電極をソース、他方の画素の下部電極をドレインとする寄生トランジスタにチャネルが形成され、一方の下部電極から他方の下部電極へ向かう漏れ電流が流れても、ゲート電極に所定の電圧を印加することによって、その寄生トランジスタのチャネルの拡大を抑えることができる。そのため、当該漏れ電流が隣の画素に流れることをなくすか、または少なくすることができる。その結果、電気的混色（クロストーク）の発生を軽減することができる。
前記ゲート電極は、前記平面視において前記下部電極を取り囲むように形成されていることが好ましい（請求項２）。
この構成によれば、下部電極の周囲にゲート電極が配置されているので、下部電極から四方八方どの方向に漏れ電流が流れても、当該漏れ電流を確実に低減することができる。その結果、電気的混色（クロストーク）を一層軽減することができる。
この構成によれば、下部電極の周囲にゲート電極が配置されているので、下部電極から四方八方どの方向に漏れ電流が流れても、当該漏れ電流を確実に低減することができる。その結果、電気的混色（クロストーク）を一層軽減することができる。
前記ベース層は、複数の回路素子が形成された表面を有する基板と、前記基板上に配置され、その表面部に前記複数の下部電極が配置されていて、前記複数の回路素子と前記複数の下部電極とを電気的に接続する配線が形成された層間膜とを含み、前記ゲート電極は、前記層間膜に埋め込まれており、前記層間膜の一部を挟んで前記下部電極間の領域に対向していることが好ましい（請求項３）。
この構成によれば、互いに隣り合う下部電極間の領域、つまり、各画素（発光ピクセル）に近い場所において、層間膜の表面からゲート電極が突出することによる段差をなくすことができる。そのため、各画素で発生した光が、ゲート電極で反射して、意図しない方向に進むことを防止することができる。その結果、各画素における光の偏りや、光学的混色の発生を軽減することができる。
前記ゲート電極は、前記平面視において前記下部電極の周端部に重なる部分を有していることが好ましい（請求項４）。
この構成によれば、各下部電極間の下方全域に渡ってゲート電極が配置されているので、各下部電極間の領域の全域に渡って、チャネル領域の拡大を抑えることができる。そのため、漏れ電流を一層低減することができる。
この構成によれば、各下部電極間の下方全域に渡ってゲート電極が配置されているので、各下部電極間の領域の全域に渡って、チャネル領域の拡大を抑えることができる。そのため、漏れ電流を一層低減することができる。
前記配線は、前記基板の前記表面に沿って配置された配線層と、前記配線層と前記下部電極とを接続するビアとを含み、前記ゲート電極は、前記配線層と同じ層に配置されたゲート用配線層を含むことが好ましい（請求項５）。
この構成によれば、層間膜内の配線層と同じ工程により、ゲート電極を形成することができるので、製造工程を簡略化することができる。
この構成によれば、層間膜内の配線層と同じ工程により、ゲート電極を形成することができるので、製造工程を簡略化することができる。
前記配線は、前記基板の前記表面に沿って配置された配線層と、前記配線層と前記下部電極とを接続するビアとを含み、前記ゲート電極は、前記配線層と異なる層に配置されたゲート用配線層を含むことが好ましい（請求項６）。
この構成によれば、ゲート電極の位置が配線層の位置に制約されないので、たとえば、ゲート電極を層間膜の表面に近い位置に配置することができる。したがって、ゲート電極に印加された電圧を各下部電極間の領域に作用させ易くなる。そのため、より一層チャネル領域の拡大を抑えることができる。
この構成によれば、ゲート電極の位置が配線層の位置に制約されないので、たとえば、ゲート電極を層間膜の表面に近い位置に配置することができる。したがって、ゲート電極に印加された電圧を各下部電極間の領域に作用させ易くなる。そのため、より一層チャネル領域の拡大を抑えることができる。
前記ゲート電極は、前記ゲート用配線層の表面から前記ベース層の前記表面に延びるように形成され、前記層間膜の一部を介して前記有機層と対向するゲート用ビアをさらに含むことが好ましい（請求項７）。
この構成によれば、ゲート用配線層の表面からベース層の表面に延びるようにゲート用ビアが形成されているので、ゲート用配線層に印加された電圧が寄生トランジスタのチャネルに作用する部分を、当該チャネルにより一層近づけることができる。つまり、ゲート用ビアが形成されている場合には、ゲート用配線層が単独で形成されている場合に比して、ゲート用配線層に印加された電圧をより効果的に寄生トランジスタのチャネルに作用させることができる。これにより、チャネル領域の拡大をより一層抑えることができるので、漏れ電流が隣の画素に流れることを効果的に抑制することができる。その結果、電気的混色（クロストーク）の発生を効果的に軽減することができる。
この構成によれば、ゲート用配線層の表面からベース層の表面に延びるようにゲート用ビアが形成されているので、ゲート用配線層に印加された電圧が寄生トランジスタのチャネルに作用する部分を、当該チャネルにより一層近づけることができる。つまり、ゲート用ビアが形成されている場合には、ゲート用配線層が単独で形成されている場合に比して、ゲート用配線層に印加された電圧をより効果的に寄生トランジスタのチャネルに作用させることができる。これにより、チャネル領域の拡大をより一層抑えることができるので、漏れ電流が隣の画素に流れることを効果的に抑制することができる。その結果、電気的混色（クロストーク）の発生を効果的に軽減することができる。
前記ゲート用ビアは、前記ビアと同一形状に形成されていることが好ましい（請求項８）。
この構成によれば、配線層と下部電極とを接続するビアを形成する工程と同一の工程で、ゲート用ビアを形成することができるので、製造工程数の増加を防止できる。
また、前記ベース層は、複数の回路素子が形成された表面を有する基板と、前記基板上に配置され、その表面部に前記複数の下部電極が配置されていて、前記複数の回路素子と前記複数の下部電極とを電気的に接続する配線が形成された層間膜とを含み、前記ゲート電極は、前記層間膜上において前記下部電極間の領域に配置され、その表面が絶縁膜で被覆されていてもよい（請求項９）。
この構成によれば、配線層と下部電極とを接続するビアを形成する工程と同一の工程で、ゲート用ビアを形成することができるので、製造工程数の増加を防止できる。
また、前記ベース層は、複数の回路素子が形成された表面を有する基板と、前記基板上に配置され、その表面部に前記複数の下部電極が配置されていて、前記複数の回路素子と前記複数の下部電極とを電気的に接続する配線が形成された層間膜とを含み、前記ゲート電極は、前記層間膜上において前記下部電極間の領域に配置され、その表面が絶縁膜で被覆されていてもよい（請求項９）。
前記複数の下部電極は、その表面が前記ベース層の前記表面と同一平面または前記表面よりも低い位置になるように、前記ベース層に埋め込まれた埋め込み下部電極を含むことが好ましい（請求項１０）。
この構成によれば、下部電極がベース層に埋め込まれているので、各画素で発生した光が、下部電極で反射して、意図しない方向に進むことを防止することができる。その結果、各画素における光の偏りや、光学的混色（クロストーク）の発生を軽減することができる。
この構成によれば、下部電極がベース層に埋め込まれているので、各画素で発生した光が、下部電極で反射して、意図しない方向に進むことを防止することができる。その結果、各画素における光の偏りや、光学的混色（クロストーク）の発生を軽減することができる。
前記下部電極間の領域の幅は、２μｍ以下であってもよい（請求項１１）。
すなわち、本発明による寄生トランジスタのチャネル拡大を抑制する効果は、下部電極の狭ピッチ化によって漏れ電流が隣接画素に流入しやすいマイクロディスプレイにおいて、特に発揮することができる。
前記複数の下部電極は、行列状に配列されていてもよく（請求項１２）、前記複数の下部電極は、ハニカム状に配列されていてもよい（請求項１３）。
すなわち、本発明による寄生トランジスタのチャネル拡大を抑制する効果は、下部電極の狭ピッチ化によって漏れ電流が隣接画素に流入しやすいマイクロディスプレイにおいて、特に発揮することができる。
前記複数の下部電極は、行列状に配列されていてもよく（請求項１２）、前記複数の下部電極は、ハニカム状に配列されていてもよい（請求項１３）。
前記複数の下部電極は、たとえば、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、銀（Ａｇ）、白金（Ｐｔ）またはこれらの合金からなることが好ましい（請求項１４）。
また、前記上部電極は、アルミニウム（Ａｌ）、銀（Ａｇ）、マグネシウム銀（ＭｇＡｇ）、酸化インジウムスズ（ＩＴＯ）または酸化インジウム亜鉛（ＩＺＯ）からなることが好ましい（請求項１５）。また、前記上部電極がアルミニウム（Ａｌ）、銀（Ａｇ）またはマグネシウム銀（ＭｇＡｇ）からなる場合、その厚さは、０．１ｎｍ〜５０ｎｍであることが好ましい（請求項１６）。一方、前記上部電極が酸化インジウムスズ（ＩＴＯ）または酸化インジウム亜鉛（ＩＺＯ）からなる場合、その厚さは、１．０ｎｍ〜５００ｎｍであることが好ましい（請求項１７）。
また、前記上部電極は、アルミニウム（Ａｌ）、銀（Ａｇ）、マグネシウム銀（ＭｇＡｇ）、酸化インジウムスズ（ＩＴＯ）または酸化インジウム亜鉛（ＩＺＯ）からなることが好ましい（請求項１５）。また、前記上部電極がアルミニウム（Ａｌ）、銀（Ａｇ）またはマグネシウム銀（ＭｇＡｇ）からなる場合、その厚さは、０．１ｎｍ〜５０ｎｍであることが好ましい（請求項１６）。一方、前記上部電極が酸化インジウムスズ（ＩＴＯ）または酸化インジウム亜鉛（ＩＺＯ）からなる場合、その厚さは、１．０ｎｍ〜５００ｎｍであることが好ましい（請求項１７）。
前記有機ＥＬ装置は、前記上部電極上に配置されたカラーフィルタをさらに含んでいてもよい（請求項１８）。
この構成によれば、有機層で発生した光をカラーフィルタに通すことによって良好な発色を得ることができる。
前記ゲート電極には、前記下部電極に印加される電圧と異なる電圧が常時印加されることが好ましい（請求項１９）。また、この場合において、前記ゲート電極に印加される電圧は、前記下部電極に印加される電圧よりも高いことが好ましい（請求項２０）。
この構成によれば、有機層で発生した光をカラーフィルタに通すことによって良好な発色を得ることができる。
前記ゲート電極には、前記下部電極に印加される電圧と異なる電圧が常時印加されることが好ましい（請求項１９）。また、この場合において、前記ゲート電極に印加される電圧は、前記下部電極に印加される電圧よりも高いことが好ましい（請求項２０）。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の第１実施形態に係る有機ＥＬ装置の模式的な平面図である。
第１実施形態に係る有機ＥＬ装置１は、いわゆるトップエミッション方式のアクティブマトリクス型の有機ＥＬ装置を示している。
有機ＥＬ装置１は、ベース層２と、下部電極３と、埋め込みゲート電極４と、複数の画素５と、カラーフィルタ６とを含む。なお、下部電極３は、陽極または陰極として用いることができるが、本実施形態では、その一例として、下部電極３が陽極からなる場合について説明する（以下、第２〜第７実施形態についても同じ。）。
図１は、本発明の第１実施形態に係る有機ＥＬ装置の模式的な平面図である。
第１実施形態に係る有機ＥＬ装置１は、いわゆるトップエミッション方式のアクティブマトリクス型の有機ＥＬ装置を示している。
有機ＥＬ装置１は、ベース層２と、下部電極３と、埋め込みゲート電極４と、複数の画素５と、カラーフィルタ６とを含む。なお、下部電極３は、陽極または陰極として用いることができるが、本実施形態では、その一例として、下部電極３が陽極からなる場合について説明する（以下、第２〜第７実施形態についても同じ。）。
下部電極３は、ベース層２の表面に沿う横方向に互いに間隔を開けて複数設けられている。複数の下部電極３の配列パターンは、この実施形態では、行列状（たとえば正方行列状）である。互いに隣り合う下部電極３間の領域の幅Ｗ１は、２μｍ以下であることが好ましい。下部電極３は、たとえば、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、銀（Ａｇ）もしくは白金（Ｐｔ）などの高反射率を有する金属材料、または、これらの高反射率を有する金属材料を主成分とする合金材料（たとえば、アルミニウム合金（ＡｌＣｕ））からなる。
埋め込みゲート電極４は、ベース層２の表面を法線方向から見た平面視において、各下部電極３を取り囲むようにベース層２内に配置されている。本実施形態では、埋め込みゲート電極４は、その配置の一例として、各画素５の境界７上に格子状に配置されている。これにより、互いに隣り合う下部電極３で挟まれた埋め込みゲート電極４は、当該下部電極３によって共有されている。
複数の画素５は、各下部電極３に対応するように行列状（正方行列状）に配置されている。具体的には、各下部電極３は互いに所定の間隔を開けて規則的に配置され、各下部電極３の動作は互いに独立している。これにより、隣り合う各下部電極３の間には境界７が設定される。この境界７に囲まれた部分によって、画素５が設定される。
カラーフィルタ６は、各画素５を一括して覆うように配置されている。カラーフィルタ６は、Ｒ（Ｒｅｄ：赤色）用フィルタ６ａと、Ｇ（Ｇｒｅｅｎ：緑色）用フィルタ６ｂと、Ｂ（Ｂｌｕｅ：青色）用フィルタ６ｃとからなるＲＧＢフィルタを含む。各フィルタ６（６ａ，６ｂ，６ｃ）は各画素５に対応するように行列状に配列されている。本実施形態では、各フィルタ６の配列の一例として、Ｒ用フィルタ６ａと、Ｇ用フィルタ６ｂと、Ｂ用フィルタ６ｃが規則的に一列になるように配列された構成を示している。なお、各フィルタ６の配列は、本実施形態の配列に限定されず、たとえば、Ｒ用フィルタ６ａおよびＢ用フィルタ６ｃの２つを互いに対向配置し、他方の対角において２つのＧ用フィルタ６ｂを互いに対角配置してもよい。
カラーフィルタ６は、各画素５を一括して覆うように配置されている。カラーフィルタ６は、Ｒ（Ｒｅｄ：赤色）用フィルタ６ａと、Ｇ（Ｇｒｅｅｎ：緑色）用フィルタ６ｂと、Ｂ（Ｂｌｕｅ：青色）用フィルタ６ｃとからなるＲＧＢフィルタを含む。各フィルタ６（６ａ，６ｂ，６ｃ）は各画素５に対応するように行列状に配列されている。本実施形態では、各フィルタ６の配列の一例として、Ｒ用フィルタ６ａと、Ｇ用フィルタ６ｂと、Ｂ用フィルタ６ｃが規則的に一列になるように配列された構成を示している。なお、各フィルタ６の配列は、本実施形態の配列に限定されず、たとえば、Ｒ用フィルタ６ａおよびＢ用フィルタ６ｃの２つを互いに対向配置し、他方の対角において２つのＧ用フィルタ６ｂを互いに対角配置してもよい。
次に、有機ＥＬ装置１の断面構造を説明する。図２は、図１の切断面線II−IIから見た断面図である。
図２に示すように、有機ＥＬ装置１は、ベース層２とカラーフィルタ６との間に配置された有機層８、上部電極９および封止層１０をさらに含む。有機層８、上部電極９および封止層１０は、ベース層２の表面からこの順に積層されている。
図２に示すように、有機ＥＬ装置１は、ベース層２とカラーフィルタ６との間に配置された有機層８、上部電極９および封止層１０をさらに含む。有機層８、上部電極９および封止層１０は、ベース層２の表面からこの順に積層されている。
ベース層２は、基板１１と、電位制御回路１２と、層間膜１３とを含む。基板１１は、本実施形態では、ｐ型シリコン基板である。なお、基板１１は、たとえば、ｎ型シリコン基板、ガラスまたはガラスバリア膜付プラスティックフィルムなどであってもよい。
電位制御回路１２は、回路素子１４ａ，１４ｂと、層間膜１３内に配置された第１配線１５および第２配線１６とを含む。回路素子１４ａは、第１配線１５を介して下部電極３と電気的に接続され、回路素子１４ｂは、第２配線１６の一部を構成する埋め込みゲート電極４と電気的に接続される。図２では、各回路素子１４ａ，１４ｂの一例として、ｎ型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）を示している。
電位制御回路１２は、回路素子１４ａ，１４ｂと、層間膜１３内に配置された第１配線１５および第２配線１６とを含む。回路素子１４ａは、第１配線１５を介して下部電極３と電気的に接続され、回路素子１４ｂは、第２配線１６の一部を構成する埋め込みゲート電極４と電気的に接続される。図２では、各回路素子１４ａ，１４ｂの一例として、ｎ型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）を示している。
各回路素子１４ａ，１４ｂは、基板１１の表面部に形成されている。各回路素子１４ａ，１４ｂは、基板１１の表面部に選択的に形成されたソース層１７およびドレイン層１８と、ソース層１７とドレイン層１８の間に配置されたゲート電極１９とを含む。基板１１上には、ゲート電極１９を覆うように層間膜１３が配置されている。また、ゲート電極１９と基板１１との間には、ゲート絶縁膜２０が配置されている。各回路素子１４ａ，１４ｂの間の基板１１の表面部には、絶縁層２１が配置されており、各回路素子１４ａ，１４ｂの動作は互いに独立している。
第１配線１５は、第１配線層２２と、第１ビア電極２３と、第２ビア電極２４とを含む。第１配線層２２は、層間膜１３の表面に沿う横方向に互いに間隔を開けて、層間膜１３の厚さ方向中間部に複数配置されている。複数の第１配線層２２の配列パターンは、この実施形態では、行列状（たとえば正方行列状）である。
第１ビア電極２３は、第１配線層２２の裏面から層間膜１３の厚さ方向に延び、回路素子１４ａと接続されている。また、第２ビア電極２４は、第１配線層２２の表面から層間膜１３の表面（下部電極３の裏面）に向けて延び、下部電極３に接続されている。これにより、各下部電極３は、第１配線１５を介して対応する各回路素子１４ａと電気的に接続される。
第１ビア電極２３は、第１配線層２２の裏面から層間膜１３の厚さ方向に延び、回路素子１４ａと接続されている。また、第２ビア電極２４は、第１配線層２２の表面から層間膜１３の表面（下部電極３の裏面）に向けて延び、下部電極３に接続されている。これにより、各下部電極３は、第１配線１５を介して対応する各回路素子１４ａと電気的に接続される。
第２配線１６は、第２配線層２５と、第３ビア電極２６とを含む。第２配線層２５は、各第１配線層２２と同一の層に配置されている。より具体的には、第２配線層２５は、ベース層２の表面を法線方向から見た平面視において、各第１配線層２２から所定の間隔を開けて、各第１配線層２２を取り囲むように配置されている。また、第２配線層２５は、後述するように裏面の一部は第３ビア電極２６が接続されていて層間膜１３で覆われていない領域が選択的に存在している一方、その表面全域は層間膜１３で覆われている。これにより、第２配線層２５は、層間膜１３の表面に形成された構造物（たとえば、下部電極３、有機層８等）と層間膜１３によって絶縁されると共に、層間膜１３の一部を挟んで、隣り合う下部電極３間の領域に対向している。
また、本実施形態では、第２配線層２５は、層間膜１３を挟んで下部電極３の周端部に重なる部分を有している。つまり、第２配線層２５の一部は、各下部電極３の周端部にオーバラップされている。具体的には、格子状の第２配線層２５は、下部電極３の周縁に沿う環状の格子枠の内周端部が、下部電極３の周端部にオーバラップするように形成されている。なお、本実施形態では、第２配線層２５の一部が各下部電極３の周端部にオーバラップされている構成を示しているが、第２配線層２５は、その全体が各下部電極３間の領域に対向するように配置されていてもよい。
第３ビア電極２６は、第２配線層２５の裏面から層間膜１３の厚さ方向に延び、回路素子１４ｂと接続されている。これにより、第２配線層２５は、第３ビア電極２６を介して対応する各回路素子１４ｂと電気的に接続される。つまり、第２配線層２５は、各下部電極３とは独立して、電位制御回路１２により印加される電圧が制御される。
下部電極３は、層間膜１３上に配置されている。下部電極３は、層間膜１３の表面から有機層８に向けて突出しており、下部電極３の底面から上面に向けてその幅は徐々に狭まるテーパ形状を有している。
下部電極３は、層間膜１３上に配置されている。下部電極３は、層間膜１３の表面から有機層８に向けて突出しており、下部電極３の底面から上面に向けてその幅は徐々に狭まるテーパ形状を有している。
また、下部電極３は、前述したように電位制御回路１２と電気的に接続されており、下部電極３に印加される電圧のオンとオフとが電位制御回路１２によって制御される。下部電極３がオンの場合、下部電極３には有機層８が導通するように所定の定電圧（正の電圧）が印加され、下部電極３から正孔が有機層８へと注入される。また、下部電極３がオフの場合は、下部電極３はオープン状態となる。
第２配線層２５は、前述したように電位制御回路１２と電気的に接続されており、下部電極３に印加される電圧とは異なる所定の定電圧（正の電圧）が常時印加されている。第２配線層２５に印加される電圧は、たとえば、各下部電極３に印加される電圧よりも大きいことが好ましい。これにより、互いに隣り合う一方の画素５の下部電極３をソース、他方の画素５の下部電極３をドレイン、第２配線層２５をゲート、そして、第２配線層２５の表面に配置された層間膜１３をゲート絶縁膜とするＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）が形成される。つまり、第２配線層２５は、埋め込みゲート電極４として機能する。
有機層８は、各下部電極３を一括して覆うようにベース層２上に配置されている。有機層８には、正孔輸送層（ＨＴＬ：Hole Transport Layer）と、電子輸送層（ＥＴＬ：Electron Transport Layer）と、正孔輸送層と電子輸送層との間に介在する有機発光層（ＬＥＬ：Light Emitting Layer）とが含まれている。
正孔輸送層は、各下部電極３を一括して覆うようにベース層２上に配置されている。有機層８の閾値電圧を超える電圧が下部電極３に印加されると、正孔輸送層を介して有機発光層内に正孔が注入される。正孔輸送層は、たとえば、４，４’−ビス[Ｎ−（１−ナフ
チル−１−）Ｎ−フェニル−アミノ]−ビフェニルなどからなる。
正孔輸送層は、各下部電極３を一括して覆うようにベース層２上に配置されている。有機層８の閾値電圧を超える電圧が下部電極３に印加されると、正孔輸送層を介して有機発光層内に正孔が注入される。正孔輸送層は、たとえば、４，４’−ビス[Ｎ−（１−ナフ
チル−１−）Ｎ−フェニル−アミノ]−ビフェニルなどからなる。
電子輸送層は、上部電極９の裏面に接するように配置されている。有機層８の閾値電圧を超える電圧が下部電極３に印加されると、電子輸送層を介して有機発光層内に電子が注入される。電子輸送層は、たとえば、アルミニウム（８−ヒドロキシキノリネート）などからなる。
有機発光層は、たとえば、アルミニウム（８−ヒドロキシキノリネート）からなる有機発光材料を含む。また、有機発光材料には、そのドーパントとして、たとえば、ルブレンや遷移金属原子を含む錯体などが含まれる。この場合、有機発光層は白色発光する。
有機発光層は、たとえば、アルミニウム（８−ヒドロキシキノリネート）からなる有機発光材料を含む。また、有機発光材料には、そのドーパントとして、たとえば、ルブレンや遷移金属原子を含む錯体などが含まれる。この場合、有機発光層は白色発光する。
有機発光層は、正孔輸送層と電子輸送層との間に介在している。正孔輸送層を介して有機発光層に注入された正孔と、電子輸送層を介して有機発光層に注入された電子は、この有機発光層内で結合する。この結合により生じたエネルギーにより、有機発光層を形成する有機発光材料が励起される。励起された有機発光材料が基底状態に移行する時に、光が生成される。そして、その光は、有機発光層から上部電極９側へ向かい、または下部電極３で反射されてカラーフィルタ６を通って基板１１の表面側から取り出される。
上部電極９は、有機層８を挟んで下部電極３に対向するように配置されている。上部電極９は、たとえば、グランド電位に固定されている。したがって、この場合、有機層８の閾値電圧を超える電圧が下部電極３に印加されると、有機層８は導通する。
上部電極９は、たとえば、アルミニウム（Ａｌ）、銀（Ａｇ）もしくはマグネシウム銀（ＭｇＡｇ）からなる金属薄膜層、または、酸化インジウムスズ（ＩＴＯ）もしくは酸化インジウム亜鉛（ＩＺＯ）からなる金属酸化膜層を含む。
上部電極９は、たとえば、アルミニウム（Ａｌ）、銀（Ａｇ）もしくはマグネシウム銀（ＭｇＡｇ）からなる金属薄膜層、または、酸化インジウムスズ（ＩＴＯ）もしくは酸化インジウム亜鉛（ＩＺＯ）からなる金属酸化膜層を含む。
上部電極９が金属薄膜層からなる場合、上部電極９の層厚は、０．１ｎｍ〜５０ｎｍが好ましい。この場合、上部電極９は、光透過性を有する電極である。また、上部電極９が金属酸化膜層からなる場合、上部電極９の層厚は、１ｎｍ〜５００ｎｍが好ましい。この場合、上部電極９は、透明電極である。
封止層１０は、上部電極９上に配置されている。封止層１０は、上部電極９とカラーフィルタ６とを接着するために設けられているとともに、上部電極９が大気雰囲気に曝されることにより、酸化したり腐食したりすることから防止するために設けられている。封止層１０は、たとえば、窒化シリコン（ＳｉＮＸ）、酸窒化シリコン（ＳｉＯＸＮＹ）、酸化シリコン（ＳｉＯＸ）または酸化アルミニウム（ＡｌＯＸ）などの無機絶縁層を含む。
封止層１０は、上部電極９上に配置されている。封止層１０は、上部電極９とカラーフィルタ６とを接着するために設けられているとともに、上部電極９が大気雰囲気に曝されることにより、酸化したり腐食したりすることから防止するために設けられている。封止層１０は、たとえば、窒化シリコン（ＳｉＮＸ）、酸窒化シリコン（ＳｉＯＸＮＹ）、酸化シリコン（ＳｉＯＸ）または酸化アルミニウム（ＡｌＯＸ）などの無機絶縁層を含む。
カラーフィルタ６は、封止層１０上に配置されている。カラーフィルタ６は、Ｒ用フィルタ６ａと、Ｇ用フィルタ６ｂと、Ｂ用フィルタ６ｃとを含むＲＧＢフィルタである。各フィルタ６（６ａ，６ｂ，６ｃ）は、各画素５に対応するように配置されている。これにより、有機発光層で生成された光や下部電極３で反射された光は、カラーフィルタ６を通過して、対応した異なる波長の光となる。カラーフィルタ６には、たとえば、顔料をベースとしたカラーレジスト、ナノインプリント技術を用いて形成した透過型レジストまたはゼラチン膜などを適用できる。
この構成によれば、図２に示すように、上部電極９をゲート、互いに隣り合う一方の画素５の下部電極３をソース、他方の画素５の下部電極３をドレインとする寄生トランジスタ２７にチャネルが形成され、一方の下部電極３から他方の下部電極３へ向かう漏れ電流ＩＬが流れても、埋め込みゲート電極４に所定の電圧を印加することによって、その寄生トランジスタ２７のチャネルの拡大を抑えることができる。そのため、当該漏れ電流ＩＬが隣の画素５に流れることをなくすか、または少なくすることができる。その結果、電気的混色（クロストーク）の発生を軽減することができる。しかも、埋め込みゲート電極４（第２配線層２５）が各下部電極３の周端部にオーバラップするように各下部電極３間の下方全域に渡って配置されているので、各下部電極３間の領域の全域に渡って、チャネル領域の拡大を抑えることができる。これにより、各下部電極３から四方八方どの方向に漏れ電流ＩＬが流れても、当該漏れ電流ＩＬを確実に低減することができる。
また、埋め込みゲート電極４が第１配線層２２と同じ層に形成されているため、第１配線層２２の形成工程を利用して、埋め込みゲート電極４（第２配線層２５）を同時に形成することができる。そのため、第１配線層２２の微細化技術を利用して埋め込みゲート電極４も微細化することができる。また、第１配線層２２および埋め込みゲート電極４を同時に形成することができるので、製造工程を簡略化することができる。
また、互いに隣り合う下部電極３間の領域、つまり、各画素５に近い場所において、層間膜１３の表面から埋め込みゲート電極４が突出することによる段差は生じない。そのため、各画素５で発生した光が、埋め込みゲート電極４で反射して、意図しない方向に進むことを防止することができる。その結果、各画素５における光の偏りや、光学的混色の発生を軽減することができる。
また、本発明に係る埋め込みゲート電極４による漏れ電流ＩＬの軽減効果は、下部電極３の狭ピッチ化によって漏れ電流ＩＬが隣接画素５に流入しやすいマイクロディスプレイにおいて、特に発揮することができる。
図３は、本発明の第２実施形態に係る有機ＥＬ装置３１の模式的な断面図である。図３において、図２に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付し、それらの部分については説明を省略する。
図３は、本発明の第２実施形態に係る有機ＥＬ装置３１の模式的な断面図である。図３において、図２に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付し、それらの部分については説明を省略する。
第２実施形態に係る有機ＥＬ装置３１は、前記第１実施形態の構成とは異なり、第１配線層２２と異なる層に配置された第２配線層３５を含む第２配線３６を備えている。
具体的には、第２配線層３５は、第１配線層２２よりも層間膜１３に近い位置に配置されている。また、第２配線層３５は、第３ビア電極２６を介して対応する回路素子１４ａに接続されている。したがって、第２配線層３５は、埋め込みゲート電極３４として機能する。
具体的には、第２配線層３５は、第１配線層２２よりも層間膜１３に近い位置に配置されている。また、第２配線層３５は、第３ビア電極２６を介して対応する回路素子１４ａに接続されている。したがって、第２配線層３５は、埋め込みゲート電極３４として機能する。
この構成によれば、埋め込みゲート電極３４（第２配線層３５）は、第１配線層２２と同一層に配置されている場合よりも層間膜１３の表面に近い位置に配置されている。したがって、埋め込みゲート電極３４に印加された電圧を、各下部電極３間の領域におけるチャネル領域が形成される部分に作用させ易くなる。そのため、より一層チャネル領域の拡大を抑えることができる。その結果、電気的混色（クロストーク）の発生をより軽減することができる。
図４は、本発明の第３実施形態に係る有機ＥＬ装置４１の模式的な断面図である。図４において、図２および図３に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付し、それらの部分については説明を省略する。
第３実施形態に係る有機ＥＬ装置４１は、前記第１実施形態の構成とは異なり、その表面が層間膜１３の表面と同一平面になるように層間膜１３の表面部に埋め込まれた下部電極４３を含む。
第３実施形態に係る有機ＥＬ装置４１は、前記第１実施形態の構成とは異なり、その表面が層間膜１３の表面と同一平面になるように層間膜１３の表面部に埋め込まれた下部電極４３を含む。
この構成によれば、下部電極４３が層間膜１３に埋め込まれているので、各画素５で発生した光が、下部電極４３で反射して、意図しない方向に進むことを防止することができる。その結果、各画素５における光の偏りや、光学的混色（クロストーク）の発生を軽減することができる。なお、この場合、下部電極４３の表面は、層間膜１３の表面よりも下方に位置していてもよい。
図５は、本発明の第４実施形態に係る有機ＥＬ装置５１の模式的な断面図である。図５において、図２、図３および図４に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付し、それらの部分については説明を省略する。
第４実施形態に係る有機ＥＬ装置５１は、前記第１実施形態の構成とは異なり、層間膜１３の表面から有機層８に向けて突出するように配置された露出ゲート電極５４と、露出ゲート電極５４を対応する回路素子１４ａに接続するための第２配線５６とを含む。
第４実施形態に係る有機ＥＬ装置５１は、前記第１実施形態の構成とは異なり、層間膜１３の表面から有機層８に向けて突出するように配置された露出ゲート電極５４と、露出ゲート電極５４を対応する回路素子１４ａに接続するための第２配線５６とを含む。
露出ゲート電極５４は、ベース層２の表面を法線方向から見た平面視において、各下部電極５３から所定の間隔を開けて、各下部電極５３を取り囲むように形成されている。本実施形態では、露出ゲート電極５４は、その配置の一例として、各画素５の境界７上に格子状に配置されている。また、露出ゲート電極５４の表面はゲート絶縁膜６８に被覆されている。
第２配線５６は、第２配線層６５と、第３ビア電極６６と、第４ビア電極６７とを含む。第２配線層６５は、第１配線層２２と同一の層に配置されている。より具体的には、ベース層２の表面を法線方向から見た平面視において、各第１配線層２２から所定の間隔を開けて、各第１配線層２２を取り囲むように配置されている。なお、第２配線層６５は、第１配線層２２に対して上側（下部電極５３に近い側）または下側（基板１１に近い側）に配置されていてもよい。
第３ビア電極６６は、第２配線層６５の裏面から層間膜１３の厚さ方向に延び、回路素子１４ｂと接続されている。また、第４ビア電極６７は、第２配線層６５の表面から層間膜１３の表面（露出ゲート電極５４の裏面）に向けて延び、露出ゲート電極５４に接続されている。
これにより、露出ゲート電極５４は、第２配線５６を介して対応する各回路素子１４ｂと電気的に接続される。つまり、露出ゲート電極５４は、各下部電極５３とは独立して、回路素子１４ｂおよび第２配線５６を含む電位制御回路６２により印加される電圧が制御される。
これにより、露出ゲート電極５４は、第２配線５６を介して対応する各回路素子１４ｂと電気的に接続される。つまり、露出ゲート電極５４は、各下部電極５３とは独立して、回路素子１４ｂおよび第２配線５６を含む電位制御回路６２により印加される電圧が制御される。
このような構成によっても、前記第１実施形態と同様の効果を発揮することができる。
図６は、本発明の第５実施形態に係る有機ＥＬ装置７１の模式的な断面図である。図６において、図５に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付し、それらの部分については説明を省略する。
第５実施形態に係る有機ＥＬ装置７１は、前記第４実施形態の構成とは異なり、その表面が層間膜１３の表面と同一平面になるように層間膜１３の表面部に埋め込まれた下部電極７３を含む。
図６は、本発明の第５実施形態に係る有機ＥＬ装置７１の模式的な断面図である。図６において、図５に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付し、それらの部分については説明を省略する。
第５実施形態に係る有機ＥＬ装置７１は、前記第４実施形態の構成とは異なり、その表面が層間膜１３の表面と同一平面になるように層間膜１３の表面部に埋め込まれた下部電極７３を含む。
この構成によれば、下部電極７３が層間膜１３に埋め込まれているので、各画素５で発生した光が、下部電極７３で反射して、意図しない方向に進むことを防止することができる。その結果、各画素５における光の偏りや、光学的混色（クロストーク）の発生を軽減することができる。なお、この場合、下部電極７３の表面は、層間膜１３の表面よりも下方に位置していてもよい。
図７は、本発明の第６実施形態に係る有機ＥＬ装置１０１の模式的な平面図である。図８は、図７の切断面線VIII−VIIIから見た断面図である。第６実施形態に係る有機ＥＬ装置１０１が、前述の第１実施形態に係る有機ＥＬ装置１と異なる点は、第２配線１６がゲート用ビア電極１０２を含む点、および、前述の第３実施形態と同様に下部電極４３（図４参照）が形成されている点である。その他の構成は、第１実施形態に係る有機ＥＬ装置１の構成と同等である。図７および図８において、前述の図１〜図６に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
図７および図８に示すように、有機ＥＬ装置１０１は、第２配線層２５の表面（有機層８と対向する面）からベース層２の表面部に延びるように形成され、層間膜１３の一部を介して有機層８と対向するゲート用ビア電極１０２をさらに含む。
図７に示すように、ゲート用ビア電極１０２は、ベース層２の表面を法線方向から見た平面視において、各下部電極４３の間の領域に複数形成されている。より具体的には、ゲート用ビア電極１０２は、各画素５の境界７に沿って形成されていて、各下部電極４３の周囲を取り囲むようにドッド状に形成されている。各ゲート用ビア電極１０２は、各画素５の境界７を横切るように隣り合う両側の画素５に跨って形成されている。なお、図７では、各ゲート用ビア電極１０２が等しい間隔を空けて形成されている構成を示しているが、各ゲート用ビア電極１０２は、互いに異なる間隔を空けて形成されていてもよい。
図７に示すように、ゲート用ビア電極１０２は、ベース層２の表面を法線方向から見た平面視において、各下部電極４３の間の領域に複数形成されている。より具体的には、ゲート用ビア電極１０２は、各画素５の境界７に沿って形成されていて、各下部電極４３の周囲を取り囲むようにドッド状に形成されている。各ゲート用ビア電極１０２は、各画素５の境界７を横切るように隣り合う両側の画素５に跨って形成されている。なお、図７では、各ゲート用ビア電極１０２が等しい間隔を空けて形成されている構成を示しているが、各ゲート用ビア電極１０２は、互いに異なる間隔を空けて形成されていてもよい。
また、ゲート用ビア電極１０２は、第２ビア電極２４と同一の形状で形成されている。ゲート用ビア電極１０２および第２ビア電極２４は、この実施形態では、平面視四角形状に形成されている。ゲート用ビア電極１０２の幅Ｗ４は、互いに隣り合う各下部電極４３間の領域の幅Ｗ１よりも小さく形成されており（すなわち、０＜Ｗ４＜Ｗ１）、たとえば０．１μｍ〜１．０μｍである。なお、図７では、ゲート用ビア電極１０２の幅Ｗ４が、第２ビア電極２４の幅Ｗ３と同一の幅で形成されている例を示しているが、ゲート用ビア電極１０２の幅Ｗ４は、第２ビア電極２４の幅Ｗ３よりも幅狭（Ｗ４＜Ｗ３）に形成されていてもよい。また、ゲート用ビア電極１０２の幅Ｗ４は、第２ビア電極２４の幅Ｗ３よりも幅広（Ｗ４＞Ｗ３）に形成されていてもよい。
図８に示す断面視において、ゲート用ビア電極１０２の頂部および第２ビア電極２４の頂部は面一に形成されており、ゲート用ビア電極１０２および第２ビア電極２４は、各頂部からベース層２の厚さ方向に向けて同一深さで形成されている。つまり、ゲート用ビア電極１０２は、ゲート用ビア電極１０２の頂部とベース層２の表面との間に介在する層間膜１３によって、互いに隣り合う各下部電極４３と分離されている。
図９Ａ〜図９Ｇは、図８に示す有機ＥＬ装置１０１の製造工程を説明するための断面図である。
図７および図８に示す有機ＥＬ装置１０１を形成するためには、まず、図９Ａに示すように、その表面部に所定の回路素子１４ａ，１４ｂ（ＭＯＳＦＥＴ）が選択的に形成された基板１１が準備される。次に、各回路素子１４ａ，１４ｂを覆うように、第１層間膜１３ａが形成される。
図７および図８に示す有機ＥＬ装置１０１を形成するためには、まず、図９Ａに示すように、その表面部に所定の回路素子１４ａ，１４ｂ（ＭＯＳＦＥＴ）が選択的に形成された基板１１が準備される。次に、各回路素子１４ａ，１４ｂを覆うように、第１層間膜１３ａが形成される。
次に、図９Ｂに示すように、第１および第３ビア電極２３，２６が第１層間膜１３ａを貫通して形成されて、ドレイン層１８と各々接続される。次に、第１配線層２２および第２配線層２５が、第１および第３ビア電極２３，２６と接続されるように、第１層間膜１３ａ上に選択的に形成される。
次に、図９Ｃに示すように、第１配線層２２および第２配線層２５を覆うように、第２層間膜１３ｂが第１層間膜１３ａ上に形成される。次に、第２ビア電極２４およびゲート用ビア電極１０２を形成すべき領域に選択的に開口を有するハードマスク（図示せず）が第２層間膜１３ｂ上に形成される。そして、当該ハードマスクを介してエッチング処理が施されて、第２層間膜１３ｂを貫通して第１配線層２２および第２配線層２５を露出させるコンタクトホール１０３が選択的に形成される。次に、たとえばＣＶＤ法等により電極材料が各コンタクトホール１０３に埋め込まれて第２ビア電極２４およびゲート用ビア電極１０２が形成される。第２ビア電極２４およびゲート用ビア電極１０２が形成された後、ハードマスクは除去される。
次に、図９Ｃに示すように、第１配線層２２および第２配線層２５を覆うように、第２層間膜１３ｂが第１層間膜１３ａ上に形成される。次に、第２ビア電極２４およびゲート用ビア電極１０２を形成すべき領域に選択的に開口を有するハードマスク（図示せず）が第２層間膜１３ｂ上に形成される。そして、当該ハードマスクを介してエッチング処理が施されて、第２層間膜１３ｂを貫通して第１配線層２２および第２配線層２５を露出させるコンタクトホール１０３が選択的に形成される。次に、たとえばＣＶＤ法等により電極材料が各コンタクトホール１０３に埋め込まれて第２ビア電極２４およびゲート用ビア電極１０２が形成される。第２ビア電極２４およびゲート用ビア電極１０２が形成された後、ハードマスクは除去される。
次に、図９Ｄに示すように、第２ビア電極２４およびゲート用ビア電極１０２を覆うように、第３層間膜１３ｃが第２層間膜１３ｂ上に形成される。第１〜第３層間膜１３ａ，１３ｂ，１３ｃはいずれも同一の絶縁材料（たとえば、ＳｉＯ２）からなり、この第１〜第３層間膜１３ａ，１３ｂ，１３ｃにより、層間膜１３が形成される。
次に、図９Ｅに示すように、下部電極４３を形成すべき領域に選択的に開口を有し、ゲート用ビア電極１０２を形成すべき領域を覆うハードマスク（図示せず）が第３層間膜１３ｃ上に形成される。次に、当該ハードマスクを介して、たとえば第２層間膜１３ｂが露出するまで第３層間膜１３ｃをエッチングすることにより、下部電極４３の電極材料を埋め込むための開口１０４が形成される。このとき、ゲート用ビア電極１０２が形成された領域は、第３層間膜１３ｃによって覆われている。開口１０４が形成された後、ハードマスクが除去される。
次に、図９Ｅに示すように、下部電極４３を形成すべき領域に選択的に開口を有し、ゲート用ビア電極１０２を形成すべき領域を覆うハードマスク（図示せず）が第３層間膜１３ｃ上に形成される。次に、当該ハードマスクを介して、たとえば第２層間膜１３ｂが露出するまで第３層間膜１３ｃをエッチングすることにより、下部電極４３の電極材料を埋め込むための開口１０４が形成される。このとき、ゲート用ビア電極１０２が形成された領域は、第３層間膜１３ｃによって覆われている。開口１０４が形成された後、ハードマスクが除去される。
次に、図９Ｆに示すように、開口１０４を埋め戻すように、下部電極４３の電極材料が第２層間膜１３ｂ上に堆積されて電極材料層（図示せず）が形成される。次に、電極材料層の表面と第３層間膜１３ｃの表面とが面一になるように、ＣＭＰ法により、電極材料層の表面が研磨される。これにより、層間膜１３に埋め込まれた下部電極４３と、層間膜１３の一部を介して有機層８と対向するゲート用ビア電極１０２とが形成される。
次に、図９Ｇに示すように、有機層８，上部電極９，封止層１０，およびカラーフィルタ６が層間膜１３の表面にこの順に形成される。以上の工程を経て、有機ＥＬ装置１０１が製造される。
以上のように、有機ＥＬ装置１０１の構成によれば、第２配線層２５の表面からベース層２の表面部に延びるようにゲート用ビア電極１０２が形成されているので、第２配線層２５に印加された電圧が寄生トランジスタ２７のチャネルに作用する部分を、当該チャネルにより一層近づけることができる。つまり、ゲート用ビア電極１０２が形成されている場合には、前述の第１実施形態等のように第２配線層２５が単独で形成されている場合に比して、第２配線層２５に印加された電圧をより効果的に寄生トランジスタ２７のチャネルに作用させることができる。これにより、チャネル領域の拡大をより一層抑えることができるので、漏れ電流ＩＬが隣の画素５に流れることを効果的に抑制することができる。その結果、電気的混色（クロストーク）の発生を効果的に軽減することができる。
以上のように、有機ＥＬ装置１０１の構成によれば、第２配線層２５の表面からベース層２の表面部に延びるようにゲート用ビア電極１０２が形成されているので、第２配線層２５に印加された電圧が寄生トランジスタ２７のチャネルに作用する部分を、当該チャネルにより一層近づけることができる。つまり、ゲート用ビア電極１０２が形成されている場合には、前述の第１実施形態等のように第２配線層２５が単独で形成されている場合に比して、第２配線層２５に印加された電圧をより効果的に寄生トランジスタ２７のチャネルに作用させることができる。これにより、チャネル領域の拡大をより一層抑えることができるので、漏れ電流ＩＬが隣の画素５に流れることを効果的に抑制することができる。その結果、電気的混色（クロストーク）の発生を効果的に軽減することができる。
また、第２ビア電極２４を形成する工程と同一の工程で、ゲート用ビア電極１０２を形成することができるので、製造工程数の増加を防止できる。
また、有機ＥＬ装置１０１の構成によれば、前述の第１実施形態等と同様に、第２配線層２５が各下部電極４３の周端部にオーバラップするように各下部電極４３間の下方全域に渡って配置されているので、各下部電極４３間の領域の全域に渡って、チャネル領域の拡大を抑えることができる。
また、有機ＥＬ装置１０１の構成によれば、前述の第１実施形態等と同様に、第２配線層２５が各下部電極４３の周端部にオーバラップするように各下部電極４３間の下方全域に渡って配置されているので、各下部電極４３間の領域の全域に渡って、チャネル領域の拡大を抑えることができる。
しかも、第２配線層２５が各下部電極４３の周端部にオーバラップするように形成されているので、各下部電極４３の間の領域、つまりゲート用ビア電極１０２が形成される領域には、第２配線層２５が必ず存在している。したがって、ゲート用ビア電極１０２と第２配線層２５をと確実に接続することができる。よって、有機ＥＬ装置１０１の構成によれば、設計の自由度の制約を受けることなくゲート用ビア電極１０２を形成することができる。
図１０は、本発明の第７実施形態に係る有機ＥＬ装置１０７の模式的な平面図である。第７実施形態に係る有機ＥＬ装置１０７が、前述の第６実施形態に係る有機ＥＬ装置１０１と異なる点は、ドッド状のゲート用ビア電極１０２に代えて、ライン状のゲート用ビア電極１０８が形成されている点である。その他の構成は、第６実施形態に係る有機ＥＬ装置１０１の構成と同等である。図１０において、前述の図１〜図９Ｇに示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
ゲート用ビア電極１０８は、各下部電極４３の間の領域に形成されている。より具体的には、ゲート用ビア電極１０８は、この実施形態では、各画素５の境界７上において、各下部電極４３の周囲を取り囲むようにライン状に形成されている。ゲート用ビア電極１０８は、第２ビア電極２４と異なる幅で形成されている。ゲート用ビア電極１０８の幅Ｗ５は、第２ビア電極２４の幅Ｗ３よりも幅狭に形成されていて、たとえば０．１μｍ〜１．０μｍである。このようなライン状のゲート用ビア電極１０８を形成するには、前述の図９Ｃにおける工程において、コンタクトホール１０３（第２ビア電極２４およびゲート用ビア電極１０２）を形成するためのハードマスクのレイアウトを変更するだけいでよい。
以上のように、有機ＥＬ装置１０７の構成によれば、ゲート用ビア電極１０８は、各下部電極４３の周囲を取り囲むように形成されているので、前述の第６実施形態において説明した効果と同様の効果を奏することができる。
また、ゲート用ビア電極１０８の幅Ｗ５が第２ビア電極２４の幅Ｗ３よりも幅狭に形成されているので、ゲート用ビア電極１０８を良好に第２配線層２５と接続することができる。すなわち、前述の図９Ｃの工程において電極材料を各コンタクトホール１０３に埋め込む際、電極材料は、各コンタクトホール１０３の側面側から堆積されるのであるが、ゲート用ビア電極１０８の幅Ｗ５が第２ビア電極２４の幅Ｗ３よりも幅狭に形成されているので、その一方および他方の側面に堆積した電極材料同士をゲート用ビア電極１０８のコンタクトホール１０３の内側で一体化することができる。これにより、ライン状のゲート用ビア電極１０８と第２配線層２５との良好なコンタクトを確保することができる。
また、ゲート用ビア電極１０８の幅Ｗ５が第２ビア電極２４の幅Ｗ３よりも幅狭に形成されているので、ゲート用ビア電極１０８を良好に第２配線層２５と接続することができる。すなわち、前述の図９Ｃの工程において電極材料を各コンタクトホール１０３に埋め込む際、電極材料は、各コンタクトホール１０３の側面側から堆積されるのであるが、ゲート用ビア電極１０８の幅Ｗ５が第２ビア電極２４の幅Ｗ３よりも幅狭に形成されているので、その一方および他方の側面に堆積した電極材料同士をゲート用ビア電極１０８のコンタクトホール１０３の内側で一体化することができる。これにより、ライン状のゲート用ビア電極１０８と第２配線層２５との良好なコンタクトを確保することができる。
図１１は、前記第１〜第７実施形態に係る画素配列の変形例を示す有機ＥＬ装置８１の模式的な平面図である。
有機ＥＬ装置８１は、ベース層８２と、下部電極８３と、埋め込みゲート電極８４と、複数の画素８５と、カラーフィルタ８６とを含む。
有機ＥＬ装置８１では、複数の下部電極８３は、所定の間隔を開けてハニカム状に配列されている。つまり、複数の画素８５も、複数の下部電極８３に対応するように、ハニカム状に配列されている。互いに隣り合う下部電極８３間の領域の幅Ｗ２は、２μｍ以下であることが好ましい。
有機ＥＬ装置８１は、ベース層８２と、下部電極８３と、埋め込みゲート電極８４と、複数の画素８５と、カラーフィルタ８６とを含む。
有機ＥＬ装置８１では、複数の下部電極８３は、所定の間隔を開けてハニカム状に配列されている。つまり、複数の画素８５も、複数の下部電極８３に対応するように、ハニカム状に配列されている。互いに隣り合う下部電極８３間の領域の幅Ｗ２は、２μｍ以下であることが好ましい。
埋め込みゲート電極８４は、法線方向から見た平面視において、各下部電極８３から所定の間隔を開けて、各下部電極８３を取り囲むようにベース層８２上に形成されている。本実施形態では、埋め込みゲート電極８４は、その配置の一例として、各画素８５の境界８７上に配置されている構成を示している。なお、埋め込みゲート電極８４に替え、前記第４および第５実施形態のような露出ゲート電極５４を適用してもよい。
また、ＲＧＢフィルタを有するカラーフィルタ８６も同様に、Ｒ用フィルタ８６ａと、Ｇ用フィルタ８６ｂと、Ｂ用フィルタ８６ｃとが、各画素８５の配列に対応するようにハニカム状に配列されている。
ＲＧＢフィルタは、たとえば、１つのＲ用フィルタ８６ａの周りにＧ用フィルタ８６ｂとＢ用フィルタ８６ｃとが互いに交互になるように３つずつ配列されている。また、同様に、１つのＧ用フィルタ８６ｂの周りにＲ用フィルタ８６ａとＢ用フィルタ８６ｃとが互いに交互になるように３つずつ配列されている。また、同様に、１つのＢ用フィルタ８６ｃの周りにＲ用フィルタ８６ａとＧ用フィルタ８６ｂとが互いに交互になるように３つずつ配列されている。
ＲＧＢフィルタは、たとえば、１つのＲ用フィルタ８６ａの周りにＧ用フィルタ８６ｂとＢ用フィルタ８６ｃとが互いに交互になるように３つずつ配列されている。また、同様に、１つのＧ用フィルタ８６ｂの周りにＲ用フィルタ８６ａとＢ用フィルタ８６ｃとが互いに交互になるように３つずつ配列されている。また、同様に、１つのＢ用フィルタ８６ｃの周りにＲ用フィルタ８６ａとＧ用フィルタ８６ｂとが互いに交互になるように３つずつ配列されている。
このような画素８５の配列によれば、隣接する画素８５には、全て異なる色域を有するフィルタ８６（８６ａ，８６ｂ，８６ｃ）が配置されているので、発色が偏ることがない。したがって、この画素８５の配列を前記第１〜第７実施形態に適用することにより、良好な発色の有機ＥＬ装置を得ることができる。
以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、前述の第１〜第７実施形態では、有機層（８）は、ベース層（２，８２）の表面からこの順により形成された正孔輸送層（ＨＴＬ）／有機発光層（ＬＥＬ）／電子輸送層（ＥＴＬ）を含むが、必要に応じて、正孔注入層（ＨＩＬ：Hole Injection Layer）、電子注入層（ＥＩＬ：Electron Injection Layer）、正孔阻止層（ＨＢＬ：Hole Blocking Layer）および／または電子阻止層（ＥＢＬ：Electron Blocking Layer）が含まれていてもよい。
また、前述の第１〜第７実施形態では、各下部電極（３，４３，５３，７３，８３）が陽極、上部電極（９）が陰極である場合の構成について述べたが、各下部電極が陰極、上部電極が陽極であってもよい。この場合、各下部電極には、負の定電圧が印加される。したがって、各下部電極に対応する回路素子（１４ａ，１４ｂ）の極性も逆になる。たとえば、前述の第１〜第７実施形態では、ｎ型のＭＯＳＦＥＴを示しているが、ｐ型のＭＯＳＦＥＴが適用される。
また、前述の第１〜第７実施形態では、ベース層内には、電位制御回路（１２，６２）が形成されているが、下部電極とゲート電極（４，３４，５４，８４）の電位を個別制御できればどのような電位制御回路が形成されていてもよい。したがって、たとえば、基板（１１）上には、ＭＯＳＦＥＴに替わり、ＩＧＢＴ（Insulated Gate Bipolar Transistor）が形成されていてもよい。また、層間膜（１３）内には、キャパシタ、レジスタ等の各種回路素子が形成されていてもよい。また、これらの回路素子と配線（１５，１６，３６，５６）などの組み合わせによって、ＬＳＩ（Large Scale Integration）、ＳＳＩ（Small Scale Integration）、ＭＳＩ（Medium Scale Integration）、ＶＬＳＩ（Very Large Scale Integration）、ＵＬＳＩ（Ultra-Very Large Scale Integration）等の集積回路を構成していてもよい。
また、層間膜内に形成された配線層は、前述の実施形態のように１層だけでもよいが、たとえば、２層、３層およびそれ以上の多層配線層であってもよい。
また、前述の第４および第５実施形態では、露出ゲート電極５４および／または各下部電極５３は、層間膜の表面から突出するようにテーパ状に形成されているが、各電極の形状はテーパ形状に限定されず、たとえば、平面視矩形状（長方形状）に形成されていてもよい。
また、前述の第４および第５実施形態では、露出ゲート電極５４および／または各下部電極５３は、層間膜の表面から突出するようにテーパ状に形成されているが、各電極の形状はテーパ形状に限定されず、たとえば、平面視矩形状（長方形状）に形成されていてもよい。
また、前述の第４および第５実施形態では、露出ゲート電極５４は、有機層８に向けて突出するように形成されているが、露出ゲート電極５４の表面が層間膜の表面と同一平面になるように埋め込まれていてもよい。また、このとき、露出ゲート電極５４は、その表面がゲート絶縁膜６８に被覆された第４ビア電極６７を含んでいてもよい。
また、前述の第６実施形態では、ドッド状にゲート用ビア電極１０２が形成された例について説明したが、ゲート用ビア電極１０２は、互いに隣り合うゲート用ビア電極１０２と選択的に連なるように形成されていてもよい。
また、前述の第６実施形態では、ドッド状にゲート用ビア電極１０２が形成された例について説明したが、ゲート用ビア電極１０２は、互いに隣り合うゲート用ビア電極１０２と選択的に連なるように形成されていてもよい。
また、前述の第６実施形態では、ゲート用ビア電極１０２および第２ビア電極２４が平面視四角形状に形成されている例を示しているが、ゲート用ビア電極１０２および第２ビア電極２４は、平面視円形状に形成されていてもよい。
また、前述の第６および第７実施形態では、層間膜１３に下部電極３が埋め込まれた例について説明したが、下部電極３は、前述の第１実施形態と同様、層間膜１３の表面から上部電極９に向けて突出するように形成されていてもよい。
また、前述の第６および第７実施形態では、層間膜１３に下部電極３が埋め込まれた例について説明したが、下部電極３は、前述の第１実施形態と同様、層間膜１３の表面から上部電極９に向けて突出するように形成されていてもよい。
また、前述の第６および第７実施形態では、第２配線層２５と第１配線層２２とが同一の層に形成されている例について説明したが、第２配線層２５は、第１配線層２２と異なる層に形成されていてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 有機ＥＬ装置
２ ベース層
３ 下部電極
４ 埋め込みゲート電極
５ 画素
６ カラーフィルタ
８ 有機層
９ 上部電極
１１ 基板
１３ 層間膜
１４ｂ 回路素子
１４ａ 回路素子
３１ 有機ＥＬ装置
３４ 埋め込みゲート電極
４１ 有機ＥＬ装置
４３ 下部電極
５１ 有機ＥＬ装置
５３ 下部電極
５４ 露出ゲート電極
６８ ゲート絶縁膜
７３ 下部電極
８１ 有機ＥＬ装置
８２ ベース層
８３ 下部電極
８４ 埋め込みゲート電極
８５ 画素
８６ カラーフィルタ
１０１ 有機ＥＬ装置
１０２ ゲート用ビア電極
１０７ 有機ＥＬ装置
１０８ ゲート用ビア電極
Ｗ１ 互いに隣り合う下部電極間の領域の幅
Ｗ２ 互いに隣り合う下部電極間の領域の幅
２ ベース層
３ 下部電極
４ 埋め込みゲート電極
５ 画素
６ カラーフィルタ
８ 有機層
９ 上部電極
１１ 基板
１３ 層間膜
１４ｂ 回路素子
１４ａ 回路素子
３１ 有機ＥＬ装置
３４ 埋め込みゲート電極
４１ 有機ＥＬ装置
４３ 下部電極
５１ 有機ＥＬ装置
５３ 下部電極
５４ 露出ゲート電極
６８ ゲート絶縁膜
７３ 下部電極
８１ 有機ＥＬ装置
８２ ベース層
８３ 下部電極
８４ 埋め込みゲート電極
８５ 画素
８６ カラーフィルタ
１０１ 有機ＥＬ装置
１０２ ゲート用ビア電極
１０７ 有機ＥＬ装置
１０８ ゲート用ビア電極
Ｗ１ 互いに隣り合う下部電極間の領域の幅
Ｗ２ 互いに隣り合う下部電極間の領域の幅
Claims (20)
- ベース層と、
前記ベース層の表面部において、前記ベース層の表面に沿う横方向に間隔を空けて配置された複数の下部電極と、
有機発光材料を含有し、前記複数の下部電極を一括して覆うように前記ベース層上に配置され、前記複数の下部電極のそれぞれに対応する複数の画素に区画された有機層と、
前記有機層を挟んで前記複数の下部電極に対向する上部電極と、
前記ベース層の前記表面の法線方向から見た平面視において互いに隣り合う前記下部電極間の領域に配置され、前記上部電極と互いに隣り合う前記下部電極との協働によって形成された寄生トランジスタをオフにするためのゲート電極とを含む、有機ＥＬ装置。 - 前記ゲート電極は、前記平面視において前記下部電極を取り囲むように形成されている、請求項１に記載の有機ＥＬ装置。
- 前記ベース層は、複数の回路素子が形成された表面を有する基板と、前記基板上に配置され、その表面部に前記複数の下部電極が配置されていて、前記複数の回路素子と前記複数の下部電極とを電気的に接続する配線が形成された層間膜とを含み、
前記ゲート電極は、前記層間膜に埋め込まれており、前記層間膜の一部を挟んで前記下部電極間の領域に対向している、請求項１または２に記載の有機ＥＬ装置。 - 前記ゲート電極は、前記平面視において前記下部電極の周端部に重なる部分を有している、請求項３に記載の有機ＥＬ装置。
- 前記配線は、前記基板の前記表面に沿って配置された配線層と、前記配線層と前記下部電極とを接続するビアとを含み、
前記ゲート電極は、前記配線層と同じ層に配置されたゲート用配線層を含む、請求項３または４に記載の有機ＥＬ装置。 - 前記配線は、前記基板の前記表面に沿って配置された配線層と、前記配線層と前記下部電極とを接続するビアとを含み、
前記ゲート電極は、前記配線層と異なる層に配置されたゲート用配線層を含む、請求項３または４に記載の有機ＥＬ装置。 - 前記ゲート電極は、前記ゲート用配線層の表面から前記ベース層の前記表面に延びるように形成され、前記層間膜の一部を介して前記有機層と対向するゲート用ビアをさらに含む、請求項５または６に記載の有機ＥＬ装置。
- 前記ゲート用ビアは、前記配線の前記ビアと同一形状に形成されている、請求項７に記載の有機ＥＬ装置。
- 前記ベース層は、複数の回路素子が形成された表面を有する基板と、前記基板上に配置され、その表面部に前記複数の下部電極が配置されていて、前記複数の回路素子と前記複数の下部電極とを電気的に接続する配線が形成された層間膜とを含み、
前記ゲート電極は、前記層間膜上において前記下部電極間の領域に配置され、その表面が絶縁膜で被覆されている、請求項１または２に記載の有機ＥＬ装置。 - 前記複数の下部電極は、その表面が前記ベース層の前記表面と同一平面または前記表面よりも低い位置になるように、前記ベース層に埋め込まれた埋め込み下部電極を含む請求項１〜９のいずれか一項に記載の有機ＥＬ装置。
- 前記下部電極間の領域の幅は、２μｍ以下である、請求項１〜１０のいずれか一項に記載の有機ＥＬ装置。
- 前記複数の下部電極は、行列状に配列されている、請求項１〜１１のいずれか一項に記載の有機ＥＬ装置。
- 前記複数の下部電極は、ハニカム状に配列されている、請求項１〜１２のいずれか一項に記載の有機ＥＬ装置。
- 前記複数の下部電極は、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、銀（Ａｇ）、白金（Ｐｔ）またはこれらの合金からなる、請求項１〜１３のいずれか一項に記載の有機ＥＬ装置。
- 前記上部電極は、アルミニウム（Ａｌ）、銀（Ａｇ）、マグネシウム銀（ＭｇＡｇ）、酸化インジウムスズ（ＩＴＯ）または酸化インジウム亜鉛（ＩＺＯ）からなる、請求項１〜１４のいずれか一項に記載の有機ＥＬ装置。
- 前記上部電極が０．１ｎｍ〜５０ｎｍの厚さのアルミニウム（Ａｌ）、銀（Ａｇ）またはマグネシウム銀（ＭｇＡｇ）からなる、請求項１５に記載の有機ＥＬ装置。
- 前記上部電極が１．０ｎｍ〜５００ｎｍの厚さの酸化インジウムスズ（ＩＴＯ）または酸化インジウム亜鉛（ＩＺＯ）からなる、請求項１５に記載の有機ＥＬ装置。
- 前記有機ＥＬ装置は、前記上部電極上に配置されたカラーフィルタをさらに含む、請求項１〜１７のいずれか一項に記載の有機ＥＬ装置。
- 前記ゲート電極には、前記下部電極に印加される電圧と異なる電圧が常時印加される、請求項１〜１８のいずれか一項に記載の有機ＥＬ装置。
- 前記ゲート電極に印加される電圧は、前記下部電極に印加される電圧よりも高い、請求項１９に記載の有機ＥＬ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013182490A JP2014096568A (ja) | 2012-10-10 | 2013-09-03 | 有機ｅｌ装置 |
| US14/045,846 US9161397B2 (en) | 2012-10-10 | 2013-10-04 | Organic EL device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012225452 | 2012-10-10 | ||
| JP2012225452 | 2012-10-10 | ||
| JP2013182490A JP2014096568A (ja) | 2012-10-10 | 2013-09-03 | 有機ｅｌ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014096568A true JP2014096568A (ja) | 2014-05-22 |
Family
ID=50432174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013182490A Pending JP2014096568A (ja) | 2012-10-10 | 2013-09-03 | 有機ｅｌ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9161397B2 (ja) |
| JP (1) | JP2014096568A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017187720A1 (ja) * | 2016-04-28 | 2017-11-02 | ソニー株式会社 | 表示装置、および電子機器 |
| JP2019117941A (ja) * | 2019-03-19 | 2019-07-18 | セイコーエプソン株式会社 | 電気光学装置 |
| WO2024048227A1 (ja) * | 2022-09-01 | 2024-03-07 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及び半導体装置の製造方法 |
| US11930673B2 (en) | 2020-03-27 | 2024-03-12 | Boe Technology Group Co., Ltd. | Display panel and display device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104362170B (zh) * | 2014-11-28 | 2017-04-12 | 京东方科技集团股份有限公司 | 一种有机电致发光显示器件、其驱动方法及相关装置 |
| US20200152918A1 (en) * | 2018-11-14 | 2020-05-14 | Int Tech Co., Ltd. | Light emitting device and manufacturing method thereof |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100656490B1 (ko) * | 2001-11-26 | 2006-12-12 | 삼성에스디아이 주식회사 | 풀칼라 유기전계 발광표시소자 및 그의 제조방법 |
| JP2005123089A (ja) | 2003-10-17 | 2005-05-12 | Fuji Electric Holdings Co Ltd | カラー有機ｅｌディスプレイおよびその製造方法 |
-
2013
- 2013-09-03 JP JP2013182490A patent/JP2014096568A/ja active Pending
- 2013-10-04 US US14/045,846 patent/US9161397B2/en active Active
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017187720A1 (ja) * | 2016-04-28 | 2017-11-02 | ソニー株式会社 | 表示装置、および電子機器 |
| CN109074767A (zh) * | 2016-04-28 | 2018-12-21 | 索尼公司 | 显示装置和电子设备 |
| JPWO2017187720A1 (ja) * | 2016-04-28 | 2019-02-28 | ソニー株式会社 | 表示装置、および電子機器 |
| CN109074767B (zh) * | 2016-04-28 | 2021-01-12 | 索尼公司 | 显示装置和电子设备 |
| US11100857B2 (en) | 2016-04-28 | 2021-08-24 | Sony Corporation | Display device and electronic apparatus |
| JP2019117941A (ja) * | 2019-03-19 | 2019-07-18 | セイコーエプソン株式会社 | 電気光学装置 |
| US11930673B2 (en) | 2020-03-27 | 2024-03-12 | Boe Technology Group Co., Ltd. | Display panel and display device |
| WO2024048227A1 (ja) * | 2022-09-01 | 2024-03-07 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140097745A1 (en) | 2014-04-10 |
| US9161397B2 (en) | 2015-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI575731B (zh) | Display device and manufacturing method thereof | |
| JP6546387B2 (ja) | 表示装置 | |
| KR102067966B1 (ko) | 유기발광 다이오드 디스플레이 장치 및 그 제조방법 | |
| US9161397B2 (en) | Organic EL device | |
| US20230301132A1 (en) | Display substrate, display apparatus, and method of fabricating display substrate | |
| US9941338B2 (en) | Organic light-emitting diode display and method of manufacturing the same | |
| TW201503358A (zh) | 有機發光顯示裝置及其製造方法 | |
| KR101614398B1 (ko) | 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 유기 발광장치 | |
| US10838565B2 (en) | Display device, with touch sensor, to suppress disconnection of lead-out wiring | |
| KR20120069312A (ko) | 유기 발광 표시 장치 | |
| KR101890469B1 (ko) | 표시장치 및 그 제조 방법 | |
| JP2018181668A (ja) | 表示装置、及び表示装置の製造方法 | |
| JP4786893B2 (ja) | 有機電界発光表示装置 | |
| TW201743484A (zh) | 有機ｅｌ顯示裝置 | |
| US20220181429A1 (en) | Display device | |
| TW201727960A (zh) | 顯示器之陣列基板及其製造方法 | |
| WO2019187456A1 (ja) | 表示装置 | |
| JP2010020926A (ja) | 表示装置 | |
| KR102265610B1 (ko) | 유기전계 발광소자 | |
| JP2014078399A (ja) | 有機ｅｌ装置 | |
| KR20110100439A (ko) | 유기전계 발광소자 | |
| KR20160032405A (ko) | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 | |
| US9966422B2 (en) | Organic electro-luminescent display device having pixel including fin structure | |
| JP2022531996A (ja) | 表示基板、表示装置、及び表示基板の製造方法 | |
| JP2012003088A (ja) | エレクトロルミネセンス表示装置 |