JP2022531996A - 表示基板、表示装置、及び表示基板の製造方法 - Google Patents

Abstract

表示領域及び周辺領域を有する表示基板を提供する。該表示パネルは、ベース基板と、ベース基板上に形成され、周辺領域に位置すると共に表示基板の電力線インターフェース側に沿う第１部分を含む第１電力パッドと、第１電力パッドのベース基板から離れた側に位置するパッシベーション層と、パッシベーション層のベース基板から離れた側に位置して、複数のサブ画素開口を定義する画素定義層と、画素定義層のベース基板から離れた側に位置する封止層とを備える。表示基板は、第１電力パッドの周辺領域に位置する第１部分の表面を露出させるように、パッシベーション層及び画素定義層のうちの１つ又はこれらの組合せを貫通する第１凹溝を有する。【選択図】図９

Description

本発明は、表示技術に関し、特に、表示基板、表示装置及び表示基板の製造方法に関する。

有機発光ダイオード（ＯＬＥＤ）表示装置は、バックライトを必要としない自発光素子である。従来の液晶表示（ＬＣＤ）装置と比べて、ＯＬＥＤ表示装置は、より鮮やかな色とより広い色域を提供できる。また、ＯＬＥＤ表示装置は、通常のＬＣＤ装置よりも、フレキシブルで、軽薄に製造され得る。

一態様では、本発明は、表示領域及び周辺領域を備える表示基板を提供する。該表示基板は、ベース基板と、ベース基板上に形成され、周辺領域内に位置すると共に表示基板の電力線インターフェース側に沿う第１部分を含む第１電力パッドと、第１電力パッドのベース基板から離れた側に位置するパッシベーション層と、パッシベーション層のベース基板から離れた側に位置して、複数のサブ画素開口を定義するための画素定義層と、画素定義層のベース基板から離れた側に位置する封止層とを備え、前記表示基板は、第１電力パッドの周辺領域に位置する第１部分の表面を露出させるように、パッシベーション層及び画素定義層のうちの１つ又はこれらの組合せを貫通する第１凹溝を有し、封止層は、第１凹溝の内部に延在し、第１部分の表面と直接接触して表示基板を封止する。

選択的に、封止層は、第１部分の表面を完全に覆う。

選択的に、第１部分は、ベース基板から離れた第１側と、第１側とは反対側でベース基板により近い第２側と、第１側と第２側を接続し、表示領域により近い第３側と、第１側と第２側を接続し、第３側とは反対側で表示領域から離れた第４側とを有し、第１部分の第４側は、画素定義層及びパッシベーション層のうちの１つ又はこれらの組合せによって覆われ、且つ、第１凹溝は第１側の一部を露出させる。

選択的に、第４側は凹面を有する。

選択的に、第１部分は、第４側でオーバーエッチングされて、凹面を形成する少なくとも１つの副層を含む。

選択的に、封止層は、第１凹溝の内部に延在し、第１部分の表面と直接接触する第１無機封止副層を含む。

選択的に、第１凹溝に対応する領域において、封止層は、さらに、第１無機封止副層のベース基板から離れた側に位置する有機封止副層と、有機封止副層の第１無機封止副層から離れた側に位置する第２無機封止副層とを含む。

選択的に、第１電力パッドは、さらに、第１部分に接続され、第１部分の表示領域から離れる方向に延在する少なくとも１つの第２部分を含み、且つ、前記少なくとも１つの第２部分は、画素定義層及びパッシベーション層のうちの１つ又はこれらの組合せによって少なくとも部分的に覆われる。

選択的に、表示基板は、さらに、第１電力パッドの周辺領域に位置する少なくとも１つの第２部分の表面を露出させるように、パッシベーション層及び画素定義層のうちの１つ又はこれらの組合せを貫通する第２凹溝を有し、且つ、封止層は、第２凹溝の内部に延在して、少なくとも１つの第２部分の表面と直接接触する。

選択的に、封止層は、第２凹溝の内部に延在し、少なくとも１つの第２部分の表面と直接接触する第１無機封止副層を含む。

選択的に、第２凹溝に対応する領域において、封止層は、さらに、第１無機封止副層のベース基板から離れた側に位置する有機封止副層と、有機封止副層の第１無機封止副層から離れた側に位置する第２無機封止副層とを含む。

選択的に、前記少なくとも１つの第２部分は、異なる位置でそれぞれ第１部分に接続されると共に、第１部分の表示領域から離れる方向に延在する２つの第２部分を含み、第１部分と２つの第２部分とは、π形（pi-shaped）の構造を形成する。

選択的に、表示基板は、さらに、ベース基板上であって周辺領域に位置し、第１電力パッドと離隔される第２電力パッドを含み、第２電力パッドは、表示基板の電力線インターフェース側に位置し、画素定義層及びパッシベーション層のうちの１つ又はこれらの組合せによって少なくとも部分的に覆われる少なくとも１つの第３部分を含み、第２凹溝は、第２電力パッドの周辺領域に位置する前記少なくとも１つの第３部分の表面をさらに露出させるように、パッシベーション層及び画素定義層のうちの１つ又はこれらの組合せを貫通し、且つ、封止層は、第２凹溝の内部に延在し、少なくとも１つの第３部分の表面と直接接触する。

選択的に、表示基板は、さらに、ベース基板上であって周辺領域に位置し、第１電力パッドと離隔される第２電力パッドを含み、第２電力パッドは、表示基板の電力線インターフェース側に位置し、画素定義層及びパッシベーション層のうちの１つ又はこれらの組合せによって少なくとも部分的に覆われる少なくとも１つの第３部分を含み、前記少なくとも１つの第３部分は、第１部分の一側に位置し、且つ表示領域から離れる方向に延在し、第１部分と前記少なくとも１つの第３部分のそれぞれ１つとは、第１間隙によって離隔され、且つ、第１凹溝は、第１間隙の表示領域により近い側に位置する。

選択的に、パッシベーション層は、少なくとも第１間隙の内部に延在する。

選択的に、第１電力パッドは、さらに、第１部分に接続されると共に第１部分の表示領域から離れる方向に延在する少なくとも１つの第２部分を含み、前記少なくとも１つの第２部分は、画素定義層及びパッシベーション層のうちの１つ又はこれらの組合せによって少なくとも部分的に覆われ、前記少なくとも１つの第２部分及び前記少なくとも１つの第３部分は、第１部分の一側に位置し、且つ表示領域から離れる方向に延在し、前記少なくとも１つの第２部分のそれぞれ１つと、前記少なくとも１つの第３部分のそれぞれ１つとは、第１間隙に接続される第２間隙によって離隔される。

選択的に、パッシベーション層は、第１間隙及び第２間隙の内部に延在する。

選択的に、表示基板は、第１電力パッドの周辺領域に位置する前記少なくとも１つの第２部分の表面を露出させるように、パッシベーション層及び画素定義層のうちの１つ又はこれらの組合せを貫通する第３凹溝を有する。封止層は、第３凹溝の内部に延在し、前記少なくとも１つの第２部分の前記表面と直接接触する第１無機封止副層を含む。第３凹溝に対応する領域において、封止層は、さらに、第１無機封止副層のベース基板から離れた側に位置し、第１無機封止副層と直接接触する第２無機封止副層を含む。

選択的に、第１電力パッドは、複数のＶＤＤ高圧電力線に接続されるＶＤＤ電力パッドと、複数のＶＳＳ低圧電力線に接続されるＶＳＳ電力パッドとからなる群から選択される。

別の態様では、本発明は、本明細書に記載の表示基板又は本明細書に記載の方法によって製造された表示基板と、表示基板に接続される１つ又は複数の集積回路とを具備する表示装置を提供する。

別の態様では、本発明は、表示基板の製造方法を提供する。該方法は、ベース基板上に、周辺領域に位置すると共に表示基板の電力線インターフェース側に沿う第１部分を含む第１電力パッドを形成するステップと、第１電力パッドのベース基板から離れた側に位置するパッシベーション層を形成するステップと、パッシベーション層のベース基板から離れた側に位置して複数のサブ画素開口を定義する画素定義層を形成するステップと、第１電力パッドの周辺領域に位置する第１部分の表面を露出させるように、パッシベーション層及び画素定義層のうちの１つ又はこれらの組合せを貫通する第１凹溝を形成するステップと、画素定義層のベース基板から離れた側に、第１凹溝の内部に延在し、第１部分の表面と直接接触して表示基板を封止する封止層を形成するステップと、を有する。

以下の図面は、開示する種々の実施形態を例示するためのものであり、本発明の範囲を限定することを意図していない。

本開示のいくつかの実施形態に係る表示基板の平面図である。 本開示のいくつかの実施形態に係る第１電力パッドの構造を示す概略図である。 図１における領域Ｚの拡大図である。 図３のＡ－Ａ’線に沿った断面図である。 図３のＢ－Ｂ’線に沿った断面図である。 本開示のいくつかの実施形態に係る表示基板の平面図である。 本開示のいくつかの実施形態に係る第１電力パッドの構造を示す概略図である。 図６における領域Ｚの拡大図である。 図８のＣ－Ｃ’線に沿った断面図である。 図８のＤ－Ｄ’線に沿った断面図である。 本開示のいくつかの実施形態に係る第１電力パッドの第１部分の構造を示す表示基板の部分図である。 本開示のいくつかの実施形態に係る第１電力パッドの第１部分の構造を示す表示基板の部分図である。 本開示のいくつかの実施形態に係る第１電力パッドの第１部分の構造を示す表示基板の部分図である。

以下、実施形態を参照して本開示をより具体的に説明する。いくつかの実施形態における以下の説明は、例示及び説明のみを目的として本明細書に提示されることに留意されたい。これは、網羅的であること、又は開示された正確な形式に限定されることを意図していない。

図１は、本開示のいくつかの実施形態に係る表示基板の平面図である。図２は、本開示のいくつかの実施形態に係る第１電力パッドの構造を示す概略図である。図３は、図１における領域Ｚの拡大図である。図４は、図３のＡ－Ａ’線に沿った断面図である。図５は、図３のＢ－Ｂ’線に沿った断面図である。図１～図５に示すように、いくつかの実施形態に係る表示基板は、表示領域ＤＡ及び周辺領域ＰＡを有する。表示基板は、ベース基板１０と、ベース基板１０上に位置する第１電力パッドＰＰ１と、第１電力パッドＰＰ１のベース基板１０から離れた側に位置するパッシベーション層２０と、パッシベーション層２０のベース基板１０から離れた側に位置して複数のサブ画素開口ＳＰＡを定義する画素定義層３０と、画素定義層３０のベース基板１０から離れた側に位置する封止層４０と、を備える。選択的に、表示基板は、さらに、ベース基板１０上であって周辺領域ＰＡに位置し、第１電力パッドＰＰ１と離隔される第２電力パッドＰＰ２を備える。

いくつかの実施形態では、第１電力パッドＰＰ１は、周辺領域ＰＡに位置すると共に、表示基板の電力線インターフェース側に沿う第１部分Ｐ１と、第１部分Ｐ１に接続され、第１部分Ｐ１の表示領域ＤＡから離れる方向に延在する少なくとも１つの第２部分Ｐ２とを含む。いくつかの実施形態では、第２電力パッドＰＰ２は、表示基板の電力線インターフェース側に位置する少なくとも１つの第３部分Ｐ３と、第３部分Ｐ３に接続され、表示基板の電力線インターフェース側とは異なる側に位置する少なくとも１つの第４部分Ｐ４とを含む。選択的に、第１部分Ｐ１、少なくとも１つの第２部分Ｐ２、少なくとも１つの第３部分Ｐ３、及び少なくとも１つの第４部分Ｐ４のうちの１つ又はこれらの組合せは、画素定義層３０及びパッシベーション層２０のうちの１つ又はこれらの組合せによって少なくとも部分的に覆われる。一例では、図１～図５に示すように、第１部分Ｐ１、前記少なくとも１つの第２部分Ｐ２、前記少なくとも１つの第３部分Ｐ３、及び前記少なくとも１つの第４部分Ｐ４のうちの１つ又はこれらの組合せは、パッシベーション層２０及び画素定義層３０の両方によって少なくとも部分的に覆われる。別の例では、第１部分Ｐ１、前記少なくとも１つの第２部分Ｐ２、前記少なくとも１つの第３部分Ｐ３、及び前記少なくとも１つの第４部分Ｐ４のうちの少なくとも１つは、パッシベーション層２０のみによって少なくとも部分的に覆われるが、画素定義層３０によっては覆われない。

選択的に、表示基板の電力線インターフェース側は、１つ又は複数の集積回路が表示基板に接続される集積回路接続（ｂｏｎｄｉｎｇ）側である。選択的に、表示基板の電力線インターフェース側は、表示基板の、１つ又は複数の電力線が接続される側である。

いくつかの実施形態では、図２に示すように、前記少なくとも１つの第２部分Ｐ２は、異なる位置で第１部分Ｐ１にそれぞれ接続され、第１部分Ｐ１の表示領域ＤＡから離れる方向に延在する２つの第２部分（図２中、１つは左側、もう１つは右側にある）を含む。選択的に、第１部分Ｐ１と前記少なくとも１つの第２部分Ｐ２の前記２つの第２部分とは、π形の構造を形成する。

いくつかの実施形態では、図４及び図５に示すように、表示基板は、さらに、複数のサブ画素開口ＳＰＡにそれぞれ位置する複数の発光素子ＬＥを備える。前記複数の発光素子ＬＥのそれぞれ１つは、第１電極５３と、第１電極５３のベース基板１０から離れた側に位置する発光層５２と、発光層５２の第１電極５３から離れた側に位置する第２電極５１とを含む。

いくつかの実施形態では、図４及び図５に示すように、表示基板は、さらに、複数の発光素子ＬＥを発光駆動するための複数の薄膜トランジスタＴＦＴを備える。

いくつかの実施形態では、第１電力パッドＰＰ１は、複数の第１電源信号線に接続され、且つ複数の第１電源信号線に第１電源信号を提供するように構成され、第２電力パッドＰＰ２は、複数の第２電源信号線に接続され、且つ複数の第２電源信号線に第２電源信号を提供するように構成される。選択的に、第１電力パッドＰＰ１は、複数のＶＤＤ高圧電力線に接続されるＶＤＤ電力パッドであり、第２電力パッドＰＰ２は、複数のＶＳＳ低圧電力線に接続されるＶＳＳ電力パッドである。選択的に、第１電力パッドＰＰ１は、複数のＶＳＳ低圧電力線に接続されるＶＳＳ電力パッドであり、第２電力パッドＰＰ２は、複数のＶＤＤ高圧電力線に接続されるＶＤＤ電力パッドである。選択的に、第１電力パッド及び第２電力パッドは、異なる信号線に接続される他のパッドであり得る。

いくつかの実施形態では、図４及び図５に示すように、封止層４０は、複数の発光素子ＬＥ及び画素定義層３０のベース基板１０から離れた側に位置する第１無機封止副層４１と、第１無機封止副層４１のベース基板１０から離れた側に位置する有機封止副層４２と、有機封止副層４２の第１無機封止副層４１から離れた側に位置する第２無機封止副層４３を含む。

いくつかの実施形態では、図４及び図５に示すように、表示基板は、第１電力パッドＰＰ１の周辺領域ＰＡに位置する前記少なくとも１つの第２部分Ｐ２の表面と、第２電力パッドＰＰ２の周辺領域ＰＡに位置する少なくとも１つの第３部分Ｐ３の表面を露出させるように、パッシベーション層２０及び画素定義層３０のうちの１つ又はこれらの組合せを貫通する第２凹溝ＧＥ２をさらに有する。封止層４０は、第２凹溝ＧＥ２の内部に延在し、前記少なくとも１つの第２部分Ｐ２の表面及び前記少なくとも１つの第３部分Ｐ３の前記表面と直接接触する。例えば、第１無機封止副層４１は、第２凹溝ＧＥ２の内部に延在し、前記少なくとも１つの第２部分Ｐ２の前記表面及び前記少なくとも１つの第３部分Ｐ３の前記表面と直接接触する。

いくつかの実施形態では、図４及び図５に示すように、表示基板は、第１電力パッドＰＰ１の周辺領域ＰＡに位置する前記少なくとも１つの第２部分Ｐ２の表面と、第２電力パッドＰＰ２の周辺領域ＰＡに位置する少なくとも１つの第３部分Ｐ３の表面を露出させるように、パッシベーション層２０及び画素定義層３０のうちの１つ又はこれらの組合せを貫通する第３凹溝ＧＥ３をさらに有する。封止層４０は、第３凹溝ＧＥ３の内部に延在し、前記少なくとも１つの第２部分Ｐ２の前記表面及び前記少なくとも１つの第３部分Ｐ３の前記表面と直接接触する。例えば、第１無機封止副層４１は、第３凹溝ＧＥ３の内部に延在し、前記少なくとも１つの第２部分Ｐ２の前記表面及び前記少なくとも１つの第３部分Ｐ３の前記表面と直接接触する。

図３に示すように、前記少なくとも１つの第３部分Ｐ３は、第１部分Ｐ１の一側に位置し、且つ表示領域から離れる方向に延在する。第１部分Ｐ１と前記少なくとも１つの第３部分Ｐ３のそれぞれ１つとは、第１間隙Ｇ１によって離隔される。前記少なくとも１つの第２部分Ｐ２及び前記少なくとも１つの第３部分Ｐ３は、第１部分Ｐ１の一側に位置し、且つ表示領域から離れる方向に延在する。前記少なくとも１つの第２部分Ｐ２のそれぞれ１つと、前記少なくとも１つの第３部分Ｐ３のそれぞれ１つとは、第１間隙Ｇ１に接続される第２間隙Ｇ２によって離隔される。第１間隙Ｇ１と第２間隙Ｇ２は、パッシベーション層２０及び画素定義層３０が酸素及び水分を完全に遮断することができないため、外部の酸素及び水分が表示基板の内部に浸透することを可能にする通路を形成する。図３～図５の点線矢印に示すように、外部の酸素及び水分がパッシベーション層２０及び画素定義層３０を浸透して、複数の発光素子ＬＥの第２電極５１に到達するが故に、第２電極５１が腐食されて複数の発光素子ＬＥの劣化を引き起こすことがある。

以上に鑑み、本開示は、実質的に従来技術の制限及び欠陥に起因する１つ又は複数の問題を解消するような表示基板、表示装置及び表示基板の製造方法を提供する。一態様では、本開示は、表示領域及び周辺領域を有する表示基板を提供する。いくつかの実施形態では、表示基板は、ベース基板と、ベース基板上に形成され、周辺領域に位置すると共に表示基板の電力線インターフェース側に沿う第１部分を含む第１電力パッドと、第１電力パッドのベース基板から離れた側に位置するパッシベーション層と、パッシベーション層のベース基板から離れた側に位置して複数のサブ画素開口を定義する画素定義層と、画素定義層のベース基板から離れた側に位置する封止層とを備える。選択的に、表示基板は、第１電力パッドの周辺領域に位置する第１部分の表面を露出させるように、パッシベーション層及び画素定義層のうちの１つ又はこれらの組合せを貫通する第１凹溝を有する。選択的に、封止層は、第１凹溝の内部に延在し、第１部分の表面と直接接触して表示基板を封止する。選択的に、封止層は、第１部分の表面を完全に覆う。

図６は、本開示のいくつかの実施形態に係る表示基板の平面図である。図７は、本開示のいくつかの実施形態に係る第１電力パッドの構造を示す概略図である。図８は、図６における領域Ｚの拡大図である。図９は、図８のＣ－Ｃ’線に沿った断面図である。図１０は、図８のＤ－Ｄ’線に沿った断面図である。図６～図１０に示すように、いくつかの実施形態に係る表示基板は、表示領域ＤＡ及び周辺領域ＰＡを有する。表示基板は、ベース基板１０と、ベース基板１０上に位置する第１電力パッドＰＰ１と、第１電力パッドＰＰ１のベース基板１０から離れた側に位置するパッシベーション層２０と、パッシベーション層２０のベース基板１０から離れた側に位置して、複数のサブ画素開口ＳＰＡを定義する画素定義層３０と、画素定義層３０のベース基板１０から離れた側に位置する封止層４０とを備える。いくつかの実施形態では、第１電力パッドＰＰ１は、周辺領域ＰＡに位置すると共に、表示基板の電力線インターフェース側に沿う第１部分を含む。選択的に、表示基板は、第１電力パッドＰＰ１の周辺領域ＰＡに位置する第１部分Ｐ１の表面を露出させるように、パッシベーション層２０及び画素定義層３０のうちの１つ又はこれらの組合せを貫通する第１凹溝ＧＥ１を有する。一例では、図９及び図１０に示すように、第１凹溝ＧＥ１は、第１電力パッドＰＰ１の周辺領域ＰＡに位置する第１部分Ｐ１の表面を露出させるように、パッシベーション層２０及び画素定義層３０の両方を貫通する。封止層４０は、第１凹溝ＧＥ１の内部に延在し、第１部分Ｐ１の前記表面と直接接触して表示基板を封止する。封止層４０は、第１部分Ｐ１の表面を完全に覆う。

いくつかの実施形態では、表示基板は、さらに、ベース基板１０上であって周辺領域ＰＡに位置し、第１電力パッドＰＰ１と離隔される第２電力パッドＰＰ２を備える。いくつかの実施形態では、第１電力パッドＰＰ１は、複数の第１電源信号線に接続され、且つ複数の第１電源信号線に第１電源信号を提供するように構成され、第２電力パッドＰＰ２は、複数の第２電源信号線に接続され、且つ複数の第２電源信号線に第２電源信号を提供するように構成される。選択的に、第１電力パッドは、複数のＶＤＤ高圧電力線に接続されるＶＤＤ電力パッドであり、第２電力パッドは、複数のＶＳＳ低圧電力線に接続されるＶＳＳ電力パッドである。選択的に、第１電力パッドは、複数のＶＳＳ低圧電力線に接続されるＶＳＳ電力パッドであり、第２電力パッドは、複数のＶＤＤ高圧電力線に接続されるＶＤＤ電力パッドである。選択的に、第１電力パッド及び第２電力パッドは、異なる信号線に接続される他のパッドであり得る。

選択的に、図６に示すように、第１電力パッドＰＰ１（例えば、ＶＤＤ電力パッド）は、表示基板の側に沿って形成され、第２電力パッドＰＰ２（例えば、ＶＳＳ電力パッド）は、実質的に表示基板の少なくとも３つの側を取り囲み、且つ表示基板の回路接続側（例えば、電力線インターフェース側）から表示基板の外部に延び出す。

いくつかの実施形態では、図９及び図１０に示すように、表示基板は、さらに、複数のサブ画素開口ＳＰＡにそれぞれ位置する複数の発光素子ＬＥを備える。複数の発光素子ＬＥのそれぞれ１つは、第１電極５３と、第１電極５３のベース基板１０から離れた側に位置する発光層５２と、発光層５２の第１電極５３から離れた側に位置する第２電極５１とを含む。

いくつかの実施形態では、図９及び図１０に示すように、表示基板は、さらに、複数の発光素子ＬＥを発光駆動するための複数の薄膜トランジスタＴＦＴを備える。一例では、第１電極５３は、前記複数の薄膜トランジスタＴＦＴのそれぞれ１つのドレイン電極に電気的に接続される。前記複数の薄膜トランジスタＴＦＴと種々の信号線（例えば、複数のＶＤＤ高圧電力線と複数のＶＳＳ低圧電力線）とは、表示基板を発光駆動するための駆動回路を構成する。

図１１は、本開示のいくつかの実施形態に係る第１電力パッドの第１部分の構造を示す表示基板の部分図である。図１１に示すように、第１部分Ｐ１は、ベース基板１０から離れた第１側Ｓ１と、第１側Ｓ１とは反対側でベース基板１０により近い第２側Ｓ２と、第１側Ｓ１と第２側Ｓ２を接続し、表示領域ＤＡにより近い第３側Ｓ３と、第１側Ｓ１と第２側Ｓ２を接続し、第３側Ｓ３とは反対側で表示領域ＤＡから離れた第４側Ｓ４とを有する。選択的に、第１部分Ｐ１の第４側Ｓ４は、画素定義層３０及びパッシベーション層２０のうちの１つ又はこれらの組合せによって覆われる。一例では、図１１及び図９に示すように、第１部分Ｐ１の第４側Ｓ４は、パッシベーション層２０によって覆われる。選択的に、図９及び図１０に示すように、第１凹溝ＧＥ１は、第１側Ｓ１の一部を露出させる。選択的に、表示基板は、さらに、第１部分Ｐ１とベース基板１０との間に介在する層間誘電体層６０を備える。

図１２は、本開示のいくつかの実施形態に係る第１電力パッドの第１部分の構造を示す表示基板の部分図である。図１２に示すように、いくつかの実施形態では、第３側Ｓ３は、凹面を有し、そして、第４側Ｓ４は凹面を有する。

いくつかの実施形態では、第１部分Ｐ１は、第４側Ｓ４でオーバーエッチングされて、凹面を形成する少なくとも１つの副層を含む。図１３は、本開示のいくつかの実施形態に係る第１電力パッドの第１部分の構造を示す表示基板の部分図である。図１３に示すように、いくつかの実施形態では、第１部分Ｐ１は、第１副層Ｐ１１と、中間に位置する第２副層Ｐ１２と、第３副層Ｐ１３とを有し、第２副層Ｐ１２は、第１副層Ｐ１１と第３副層Ｐ１３との間に介在される。少なくとも第２副層Ｐ１２は、オーバーエッチングされて凹面を形成する。

選択的に、第１副層Ｐ１１及び第３副層Ｐ１３は、エッチング耐性のより高い材料で形成され、第２副層Ｐ１２は、エッチング耐性のより低い材料で形成される。一例では、第１副層Ｐ１１及び第３副層Ｐ１３はチタンで形成され、第２副層Ｐ１２はアルミニウムで形成される。

第２部分Ｐ２と第２電力パッドＰＰ２は、類似する凹面を有し得る。選択的に、第１電力パッドＰＰ１及び第２電力パッドＰＰ２は、同じ材料で形成され、同じパターングプロセスで、単一のマスクプレートを使用して形成される。選択的に、第１電力パッドＰＰ１及び第２電力パッドＰＰ２の各々は、複数の副層（例えば、第１副層Ｐ１１、第２副層Ｐ１２、及び第３副層Ｐ１３）を含む。

表示基板の製造プロセスにおいて、まず、ベース基板１０上に、第１電力パッドＰＰ１及び第２電力パッドＰＰ２（例えば、第１部分Ｐ１）を形成し、パターングする。第１電力パッドＰＰ１及び第２電力パッドＰＰ２（例えば、第１部分Ｐ１）上に、パッシベーション層２０を形成し、続いて、導電材料層を堆積し、導電材料層をエッチングして第１電極５３のパターンを形成することにより、第１電極５３を形成する。導電材料層のエッチングプロセスにおいて、第１部分Ｐ１（又は第１電力パッドＰＰ１又は第２電力パッドＰＰ２の他の任意部分）のパッシベーション層２０によって覆われていない側面を、導電材料層のエッチング用のエッチャントによってエッチングする。一例では、第１部分Ｐ１の副層のうちの１つは、エッチング耐性のより低い材料で形成され、エッチングプロセス中にオーバーエッチングされ、凹んだ側面が形成される。続いて、画素定義層３０をベース基板１０上に形成し、画素定義層３０の画素定義材料を凹面に充填する。封止層４０を形成して表示基板を封止すると、凹面を完全に封止することができない。上述したように、画素定義層３０及びパッシベーション層２０は、酸素及び水分を完全に遮断することができない。外部の酸素及び水分は、パッシベーション層２０及び画素定義層３０を浸透することができる。

しかし、図９及び図１０に示すように、第１凹溝ＧＥ１が形成されるが故に、封止層４０は第１凹溝ＧＥ１の内部に延在し、第１部分Ｐ１の第１側Ｓ１と直接接触する（例えば、図１１～図１３を参照）ようになる。図９及び図１０に示すように、この領域における封止層４０の存在は、外部の酸素や水分が第２電極５１に到達する経路を遮断する。その結果、第２電極５１は、第１間隙Ｇ１及び第２間隙Ｇ２を浸透する外部酸素及び水分に起因する腐食から保護される（例えば、図８を参照）。複数の発光素子ＬＥの性能及び寿命が著しく向上される。

いくつかの実施形態では、図９及び図１０に示すように、封止層４０は、複数の発光素子ＬＥ及び画素定義層３０のベース基板１０から離れた側に位置する第１無機封止副層４１と、第１無機封止副層４１のベース基板１０から離れた側に位置する有機封止副層４２と、有機封止副層４２の第１無機封止副層４１から離れた側に位置する第２無機封止副層４３とを含む。選択的に、第１無機封止副層４１は、第１凹溝ＧＥ１内部に延在し、第１部分Ｐ１の表面（例えば、図１１～１３に示す第１部分Ｐ１の第１側Ｓ１）と直接接触する。選択的に、第１凹溝ＧＥ１に対応する領域において、封止層４０は、さらに、第１無機封止副層４１のベース基板１０から離れた側に位置する有機封止副層４２と、有機封止副層４２の第１無機封止副層４１から離れた側に位置する第２無機封止副層４３とを含む。

図８及び図１０に示すように、いくつかの実施形態では、第１電力パッドＰＰ１は、周辺領域ＰＡに位置すると共に表示基板の電力線インターフェース側に沿う第１部分と、第１部分Ｐ１に接続され、第１部分Ｐ１の表示領域ＤＡから離れる方向に延在する少なくとも１つの第２部分Ｐ２とを含む。選択的に、前記少なくとも１つの第２部分Ｐ２は、画素定義層３０とパッシベーション層２０のうちの１つ又はこれらの組合せによって少なくとも部分的に覆われる。図７に示すように、いくつかの実施形態では、前記少なくとも１つの第２部分Ｐ２は、異なる位置で第１部分Ｐ１にそれぞれ接続され、第１部分Ｐ１の表示領域ＤＡから離れる方向に延在する２つの第２部分（図７中、１つは左側、もう１つは右側にある）を含む。選択的に、第１部分Ｐ１と、前記少なくとも１つの第２部分Ｐ２の前記２つの第２部分とは、π形の構造を形成する。

いくつかの実施形態では、図１０に示すように、表示基板は、第１電力パッドＰＰ１の周辺領域ＰＡに位置する前記少なくとも１つの第２部分Ｐ２の表面を露出させるように、パッシベーション層２０及び画素定義層３０のうちの１つ又はこれらの組合せを貫通する第２凹溝ＧＥ２を有する。封止層４０は、第２凹溝ＧＥ２の内部に延在し、少なくとも１つの第２部分Ｐ２の表面と直接接触する。例えば、第１無機封止副層４１は、第２凹溝ＧＥ２の内部に延在し、少なくとも１つの第２部分Ｐ２の表面と直接接触する。

選択的に、第２凹溝ＧＥ２に対応する領域において、封止層４０は、さらに、第１無機封止副層４１のベース基板１０から離れた側に位置する有機封止副層４２と、有機封止副層４２の第１無機封止副層４１から離れた側に位置する第２無機封止副層４３とを含む。

選択的に、第２凹溝ＧＥ２に対応する領域において、封止層４０は、さらに、第１無機封止副層４１のベース基板１０から離れた側に位置する第２無機封止副層４３を含む。一例では、第２凹溝ＧＥ２に対応する領域において、有機封止副層４２は存在しない。

いくつかの実施形態では、図９に示すように、第２電力パッドＰＰ２は、表示基板の電力線インターフェース側に位置する少なくとも１つの第３部分Ｐ３を含む。前記少なくとも１つの第３部分Ｐ３は、画素定義層３０とパッシベーション層２０のうちの１つ又はこれらの組合せによって少なくとも部分的に覆われる。いくつかの実施形態では、表示基板は、第２電力パッドＰＰ２の周辺領域ＰＡに位置する前記少なくとも１つの第３部分Ｐ３の表面を露出させるように、パッシベーション層２０及び画素定義層３０のうちの１つ又はこれらの組合せを貫通する第２凹溝ＧＥ２を有する。封止層４０は、第２凹溝ＧＥ２の内部に延在し、前記少なくとも１つの第３部分Ｐ３の表面と直接接触する。例えば、第１無機封止副層４１は、第２凹溝ＧＥ２の内部に延在し、前記少なくとも１つの第３部分Ｐ３の前記表面と直接接触する。選択的に、第２凹溝ＧＥ２に対応する領域において、封止層４０は、さらに、第１無機封止副層４１のベース基板１０から離れた側に位置する有機封止副層４２と、有機封止副層４２の第１無機封止副層４１から離れた側に位置する第２無機封止副層４３とを含む。

いくつかの実施形態では、図９及び図１０に示すように、表示基板は、第１電力パッドＰＰ１の周辺領域ＰＡに位置する前記少なくとも１つの第２部分Ｐ２の表面と、第２電力パッドＰＰ２の周辺領域ＰＡに位置する前記少なくとも１つの第３部分Ｐ３の表面を露出させるように、パッシベーション層２０及び画素定義層３０のうちの１つ又はこれらの組合せを貫通する第２凹溝ＧＥ２を有する。封止層４０は、第２凹溝ＧＥ２の内部に延在し、前記少なくとも１つの第２部分Ｐ２の前記表面及び前記少なくとも１つの第３部分Ｐ３の前記表面と直接接触する。例えば、第１無機封止副層４１は、第２凹溝ＧＥ２の内部に延在し、前記少なくとも１つの第２部分Ｐ２の前記表面及び前記少なくとも１つの第３部分Ｐ３の前記表面と直接接触する。

選択的に、第２凹溝ＧＥ２に対応する領域において、封止層４０は、さらに、第１無機封止副層４１のベース基板１０から離れた側に位置する有機封止副層４２と、有機封止副層４２の第１無機封止副層４１から離れた側に位置する第２無機封止副層４３とを含む。

選択的に、第２凹溝ＧＥ２に対応する領域において、封止層４０は、さらに、第１無機封止副層４１のベース基板１０から離れた側に位置する第２無機封止副層４３を含む。一例では、第２凹溝ＧＥ２に対応する領域において、有機封止副層４２は存在しない。

いくつかの実施形態では、図１０に示すように、表示基板は、第１電力パッドＰＰ１の周辺領域ＰＡに位置する前記少なくとも１つの第２部分Ｐ２の表面を露出させるように、パッシベーション層２０及び画素定義層３０のうちの１つ又はこれらの組合せを貫通する第３凹溝ＧＥ３を有する。封止層４０は、第３凹溝ＧＥ３の内部に延在して、少なくとも１つの第２部分Ｐ２の表面と直接接触する。例えば、第１無機封止副層４１は、第３凹溝ＧＥ３の内部に延在し、前記少なくとも１つの第２部分Ｐ２の前記表面と直接接触する。選択的に、第３凹溝ＧＥ３に対応する領域において、封止層４０は、さらに、第１無機封止副層４１のベース基板１０から離れた側に位置する第２無機封止副層４３を含む。一例では、第３凹溝ＧＥ３に対応する領域において、有機封止副層４２は存在しない。

いくつかの実施形態では、図９に示すように、表示基板は、第２電力パッドＰＰ２の周辺領域ＰＡに位置する前記少なくとも１つの第３部分Ｐ３の表面を露出させるように、パッシベーション層２０及び画素定義層３０のうちの１つ又はこれらの組合せを貫通する第３凹溝ＧＥ３を有する。封止層４０は、第３凹溝ＧＥ３の内部に延在し、前記少なくとも１つの第３部分Ｐ３の表面と直接接触する。例えば、第１無機封止副層４１は、第３凹溝ＧＥ３の内部に延在し、前記少なくとも１つの第３部分Ｐ３の表面と直接接触する。選択的に、第３凹溝ＧＥ３に対応する領域において、封止層４０は、さらに、第１無機封止副層４１のベース基板１０から離れた側に位置する第２無機封止副層４３を含む。一例では、第３凹溝ＧＥ３に対応する領域において、有機封止副層４２は存在しない。

いくつかの実施形態では、図９及び図１０に示すように、表示基板は、第１電力パッドＰＰ１の周辺領域ＰＡに位置する前記少なくとも１つの第２部分Ｐ２の表面と、第２電力パッドＰＰ２の周辺領域ＰＡに位置する前記少なくとも１つの第３部分Ｐ３の表面を露出させるように、パッシベーション層２０及び画素定義層３０のうちの１つ又はこれらの組合せを貫通する第３凹溝ＧＥ３を有する。封止層４０は、第３凹溝ＧＥ３の内部に延在し、前記少なくとも１つの第２部分Ｐ２の表面及び前記少なくとも１つの第３部分Ｐ３の表面と直接接触する。例えば、第１無機封止副層４１は、第３凹溝ＧＥ３の内部に延在し、前記少なくとも１つの第２部分Ｐ２の表面及び前記少なくとも１つの第３部分Ｐ３の表面と直接接触する。選択的に、第３凹溝ＧＥ３に対応する領域において、封止層４０は、さらに、第１無機封止副層４１のベース基板１０から離れた側に位置する第２無機封止副層４３を含む。一例では、第３凹溝ＧＥ３に対応する領域において、有機封止副層４２は存在しない。

図８～図１０に示すように、いくつかの実施形態では、前記少なくとも１つの第３部分Ｐ３は、第１部分Ｐ１の一側に位置し、且つ表示領域から離れる方向に延在する。第１部分Ｐ１と、前記少なくとも１つの第３部分Ｐ３のそれぞれ１つとは、第１間隙Ｇ１によって離隔される。第１凹溝ＧＥ１は、第１間隙Ｇ１の表示領域ＤＡにより近い側に位置する。選択的に、パッシベーション層２０は、第１間隙Ｇ１の内部に延在する。いくつかの実施形態では、前記少なくとも１つの第２部分Ｐ２と前記少なくとも１つの第３部分Ｐ３は、第１部分Ｐ１の一側に位置し、且つ表示領域から離れる方向に延在する。前記少なくとも１つの第２部分Ｐ２のそれぞれ１つと、前記少なくとも１つの第３部分Ｐ３のそれぞれとは、第１間隙Ｇ１に接続される第２間隙Ｇ２によって離隔される。選択的に、パッシベーション層２０は、第１間隙Ｇ１及び第２間隙Ｇ２の内部に延在する。

本表示基板には、種々の好適な発光素子が適用され得る。好適な発光素子の例としては、有機発光ダイオード、量子ドット発光ダイオード、及びマイクロ発光ダイオードなどが挙げられる。

別の態様では、本開示は、本明細書に記載の表示基板又は本明細書に記載の方法によって製造された表示基板と、表示基板に接続された１つ又は複数の集積回路とを具備する表示装置を提供する。選択的に、表示装置は、表示パネルを具備する。選択的に、表示パネルは、本明細書に記載の表示基板又は本明細書に記載の方法によって製造された表示基板、及び対向基板を備えている。好適な表示装置の例としては、電子ペーパー、携帯電話、タブレットコンピュータ、テレビ、モニタ、ノート型コンピュータ、デジタルアルバム、ＧＰＳ等が挙げられるが、これらに限定されない。選択的に、伸張可能な表示装置は、伸張可能な表示パネルに接続された１つ又は複数の集積回路をさらに具備する。

別の態様では、本開示は、表示基板の製造方法を提供する。いくつかの実施形態では、表示基板の製造方法は、ベース基板上に、周辺領域に位置すると共に表示基板の電力線インターフェース側に沿う第１部分を含む第１電力パッドを形成するステップと、第１電力パッドのベース基板から離れた側に位置するパッシベーション層を形成するステップと、パッシベーション層のベース基板から離れた側に位置して複数のサブ画素開口を定義する画素定義層を形成するステップと、第１電力パッドの周辺領域に位置する第１部分の表面を露出させるように、パッシベーション層及び画素定義層のうちの１つ又はこれらの組合せを貫通する第１凹溝を形成するステップと、画素定義層のベース基板から離れた側に、第１凹溝の内部に延在し、第１部分の表面と直接接触して表示基板を封止する封止層を形成するステップとを有する。

いくつかの実施形態では、第１部分は、ベース基板から離れた第１側と、第１側とは反対側でベース基板により近い第２側と、第１側と第２側を接続し、表示領域により近い第３側と、第１側と第２側を接続し、第３側とは反対側で表示領域から離れた第４側とを有するように形成される。選択的に、第１部分の第４側は、画素定義層及びパッシベーション層のうちの１つ又はこれらの組合せによって覆われるように形成される。第１凹溝は第１側の一部を露出させるように形成される。選択的に、第１部分は、第４側が凹面を有するように形成される。選択的に、第１部分は、複数の副層を含むように形成され、その複数の副層のうちの少なくとも１つは、第４側でオーバーエッチングされて凹面を形成する。

いくつかの実施形態では、封止層を形成するステップは、複数の発光素子及び画素定義層のベース基板から離れた側に第１無機封止副層を形成する段階と、第１無機封止副層のベース基板から離れた側に有機封止副層を形成する段階と、有機封止副層の第１無機封止副層から離れた側に第２無機封止副層を形成する段階とを含む。選択的に、第１無機封止副層は、第１の凹溝の内部に延在し、第１部分の表面と直接接触するように形成される。選択的に、第１凹溝に対応する領域において、第１無機封止副層のベース基板から離れた側に有機封止副層を形成し、有機封止副層の第１無機封止副層から離れた側に第２無機封止副層を形成する。

いくつかの実施形態では、第１電力パッドを形成するステップは、さらに、第１部分に接続され、第１部分の表示領域から離れる方向に延在する少なくとも１つの第２部分を形成する段階を含む。選択的に、画素定義層及びパッシベーション層のうちの１つ又はこれらの組合せは、前記少なくとも１つの第２部分を少なくとも部分的に覆うように形成される。選択的に、該方法は、さらに、第１電力パッドの周辺領域に位置する前記少なくとも１つの第２部分の表面を露出させるように、パッシベーション層及び画素定義層のうちの１つ又はこれらの組合せを貫通する第２凹溝を形成するステップを有する。選択的に、封止層は、第２凹溝の内部に延在し、前記少なくとも１つの第２部分の表面と直接接触するように形成される。選択的に、第１無機封止副層は、第２凹溝の内部に延在し、前記少なくとも１つの第２部分の前記表面と直接接触するように形成される。選択的に、第２凹溝に対応する領域において、第１無機封止副層のベース基板から離れた側に有機封止副層を形成し、有機封止副層の第１無機封止副層から離れた側に第２無機封止副層を形成する。

いくつかの実施形態では、前記少なくとも１つの第２部分を形成する段階は、異なる位置でそれぞれ第１部分に接続され、第１部分の表示領域から離れる方向に延在する２つの第２部分を形成することを含む。選択的に、第１部分と前記２つの第２部分とは、π形の構造を有するように形成される。

いくつかの実施形態では、該方法は、さらに、ベース基板上であって周辺領域に位置し、第１電力パッドと離隔される第２電力パッドを形成するステップを有する。選択的に、第２電力パッドを形成するステップは、表示基板の電力線インターフェース側に少なくとも１つの第３部分を形成する段階を含む。選択的に、画素定義層及びパッシベーション層のうちの１つ又はこれらの組合せは、少なくとも１つの第３部分を少なくとも部分的に覆うように形成される。選択的に、第２凹溝は、第２電力パッドの周辺領域に位置する前記少なくとも１つの第３部分の表面を露出させるように、パッシベーション層及び画素定義層のうちの１つ又はこれらの組合せを貫通するように形成される。選択的に、封止層は、第２凹溝の内部に延在し、少なくとも１つの第３部分の表面と直接接触するように形成される。

いくつかの実施形態では、第１部分と前記少なくとも１つの第３部分のそれぞれ１つとは、第１間隙によって離隔されるように形成される。選択的に、第１凹溝は、第１間隙の表示領域により近い側に位置するように形成される。選択的に、パッシベーション層は、第１間隙の内部に延在するように形成される。選択的に、前記少なくとも１つの第２部分と前記少なくとも１つの第３部分は、前記少なくとも１つの第２部分のそれぞれ１つと、前記少なくとも１つの第３部分のそれぞれ１つとが、第１間隙に接続された第２間隙によって離隔されるように形成される。選択的に、パッシベーション層は、第１間隙及び第２間隙の内部に延在するように形成される。

いくつかの実施形態では、該方法は、さらに、第１電力パッドの周辺領域に位置する前記少なくとも１つの第２部分の表面を露出させるように、パッシベーション層及び画素定義層のうちの１つ又はこれらの組合せを貫通する第３凹溝を形成するステップを有する。選択的に、第１無機封止副層は、第３凹溝の内部に延在し、前記少なくとも１つの第２部分の表面と直接接触するように形成される。選択的に、第３凹溝に対応する領域において、第１無機封止副層のベース基板から離れた側に、第１無機封止副層と直接接触するように第２無機封止副層を形成する。

選択的に、第３凹溝は、第２電力パッドの周辺領域に位置する前記少なくとも１つの第３部分の表面を露出させるように形成される。選択的に、第１無機封止副層は、第３凹溝の内部に延在し、前記少なくとも１つの第３部分の前記表面と直接接触するように形成される。選択的に、第３凹溝に対応する領域において、第１無機封止副層のベース基板から離れた側に、第１無機封止副層と直接接触するように第２無機封止副層を形成する。

以上、本発明の実施形態について、例示及び説明を目的として説明した。これは、網羅的であること、又は、本発明を開示した正確な形式又は例示的な実施形態に限定することを意図していない。したがって、上述の説明は、限定ではなく例示と見なされるべきである。多くの修正及び変形は、当業者には明らかであろう。これらの実施形態は、本発明の原理及びその最良の形態の実際の適用を説明するために選択、記載されるものであり、当業者に、本発明が適用可能な特定の用途又は想定される実施形態の様々な実施例及び様々な変形を理解させることを目的とする。本発明の範囲は、本明細書に添付の特許請求の範囲及びその均等物によって定義されるべきであり、特に明記しない限り、全ての用語は、その最も広い合理的な意味を意味する。したがって、「発明」、「本発明」等の用語は、必ずしも特許請求の範囲を特定の実施形態に限定するものではなく、本発明の例示的な実施形態への言及は、本発明を限定することを意味するものではなく、そのような限定を推論するものではない。本発明は、添付の特許請求の範囲の精神及び範囲によってのみ限定される。さらに、これらの請求項には、その後に名詞又は要素が続く「第１」、「第２」等の用語が使用されているが、これらの用語は命名法として理解されるべきであり、特定の数が与えられていない限り、そのような命名法によって修飾される要素の数を限定するものとして解釈されるべきではない。また、記載されている利点及び利益のいずれも、本発明のすべての実施形態に適用できるわけではない。添付の特許請求の範囲によって限定される本発明の範囲から逸脱することなく、当業者はここに記載の実施形態に変更を加えることができることを理解されたい。さらに、本開示の要素及び構成要素は、添付の特許請求の範囲に明示的に記載されているか否かにかかわらず、公衆に提供されることを意図していない。

一態様では、本発明は、表示領域及び周辺領域を備える表示基板を提供する。該表示基板は、ベース基板と、ベース基板上に形成され、周辺領域内に位置すると共に表示基板の電力線インターフェース側に沿う第１部分を含む第１電力パッドと、第１電力パッドのベース基板から離れた側に位置するパッシベーション層と、パッシベーション層のベース基板から離れた側に位置して、複数のサブ画素開口を定義するための画素定義層と、画素定義層のベース基板から離れた側に位置する封止層とを備え、前記表示基板は、第１電力パッドの周辺領域に位置する第１部分の表面を露出させるように、表示基板の電力線インターフェース側に沿って形成され、パッシベーション層及び画素定義層のうちの１つ又はこれらの組合せを貫通する第１凹溝を有し、封止層は、第１凹溝の内部に延在し、第１部分の表面と直接接触して表示基板を封止する。

選択的に、第１部分は、ベース基板から離れた第１側と、第１側とは反対側でベース基板に近い第２側と、第１側と第２側を接続し、表示領域に近い第３側と、第１側と第２側を接続し、第３側とは反対側で表示領域から離れた第１側とを有し、第１部分の第４側は、画素定義層及びパッシベーション層のうちの１つ又はこれらの組合せによって覆われ、且つ、第１凹溝は第１側の一部を露出させる。

選択的に、表示基板は、さらに、ベース基板上であって周辺領域に位置し、第１電力パッドと離隔される第２電力パッドを含み、第２電力パッドは、表示基板の電力線インターフェース側に位置し、画素定義層及びパッシベーション層のうちの１つ又はこれらの組合せによって少なくとも部分的に覆われる少なくとも１つの第３部分を含み、前記少なくとも１つの第３部分は、第１部分の一側に位置し、且つ表示領域から離れる方向に延在し、第１部分と前記少なくとも１つの第３部分のそれぞれ１つとは、第１間隙によって離隔され、且つ、第１凹溝は、第１間隙の表示領域に近い側に位置する。

別の態様では、本発明は、表示基板の製造方法を提供する。該方法は、ベース基板上に、周辺領域に位置すると共に表示基板の電力線インターフェース側に沿う第１部分を含む第１電力パッドを形成するステップと、第１電力パッドのベース基板から離れた側に位置するパッシベーション層を形成するステップと、パッシベーション層のベース基板から離れた側に位置して複数のサブ画素開口を定義する画素定義層を形成するステップと、第１電力パッドの周辺領域に位置する第１部分の表面を露出させるように、表示基板の電力線インターフェース側に沿って形成され、パッシベーション層及び画素定義層のうちの１つ又はこれらの組合せを貫通する第１凹溝を形成するステップと、画素定義層のベース基板から離れた側に、第１凹溝の内部に延在し、第１部分の表面と直接接触して表示基板を封止する封止層を形成するステップと、を有する。

いくつかの実施形態では、図４及び図５に示すように、表示基板は、さらに、複数のサブ画素開口ＳＰＡにそれぞれ位置する複数の発光素子ＬＥを備える。前記複数の発光素子ＬＥのそれぞれ１つは、第１電極５３と、第１電極５３のベース基板１０から離れた側に位置する発光層５２と、発光層５２の第１電極５３から離れた側に位置する第２電極５１とを含む。図４及び図５に示すように、発光層５２はサブ画素開口ＳＰＡの中に位置し、第１電極５３は画素定義層３０のベース基板１０に近い側に位置してもよい。

いくつかの実施形態では、第１電力パッドＰＰ１は、複数の第１電源信号線に接続され、且つ複数の第１電源信号線に第１電源信号を提供するように構成され、第２電力パッドＰＰ２は、複数の第２電源信号線に接続され、且つ複数の第２電源信号線に第２電源信号を提供するように構成される。選択的に、第１電力パッドＰＰ１は、複数のＶＤＤ高圧電力線に接続されるＶＤＤ電力パッドであり、第２電力パッドＰＰ２は、複数のＶＳＳ低圧電力線に接続されるＶＳＳ電力パッドである。選択的に、第１電力パッドＰＰ１は、複数のＶＳＳ低圧電力線に接続されるＶＳＳ電力パッドであり、第２電力パッドＰＰ２は、複数のＶＤＤ高圧電力線に接続されるＶＤＤ電力パッドである。選択的に、第１電力パッド及び第２電力パッドは、異なる電力信号線に接続される他のパッドであり得る。

以上に鑑み、本開示は、実質的に従来技術の制限及び欠陥に起因する１つ又は複数の問題を解消するような表示基板、表示装置及び表示基板の製造方法を提供する。一態様では、本開示は、表示基板を提供する。いくつかの実施形態では、表示基板は、ベース基板と、ベース基板上に形成され、周辺領域に位置すると共に表示基板の電力線インターフェース側に沿う第１部分を含む第１電力パッドと、第１電力パッドのベース基板から離れた側に位置するパッシベーション層と、パッシベーション層のベース基板から離れた側に位置して複数のサブ画素開口を定義する画素定義層と、画素定義層のベース基板から離れた側に位置する封止層とを備える。選択的に、表示基板は、第１電力パッドの周辺領域に位置する第１部分の表面を露出させるように、パッシベーション層及び画素定義層のうちの１つ又はこれらの組合せを貫通する第１凹溝を有する。選択的に、封止層は、第１凹溝の内部に延在し、第１部分の表面と直接接触して表示基板を封止する。選択的に、封止層は、第１部分の表面を完全に覆う。

図６は、本開示のいくつかの実施形態に係る表示基板の平面図である。図７は、本開示のいくつかの実施形態に係る第１電力パッドの構造を示す概略図である。図８は、図６における領域Ｚの拡大図である。図９は、図８のＣ－Ｃ'線に沿った断面図である。図１０は、図８のＤ－Ｄ'線に沿った断面図である。図６～図１０に示すように、いくつかの実施形態に係る表示基板は、表示領域ＤＡ及び周辺領域ＰＡを有する。表示基板は、ベース基板１０と、ベース基板１０上に位置する第１電力パッドＰＰ１と、第１電力パッドＰＰ１のベース基板１０から離れた側に位置するパッシベーション層２０と、パッシベーション層２０のベース基板１０から離れた側に位置して、複数のサブ画素開口ＳＰＡを定義する画素定義層３０と、画素定義層３０のベース基板１０から離れた側に位置する封止層４０とを備える。いくつかの実施形態では、第１電力パッドＰＰ１は、周辺領域ＰＡに位置すると共に、表示基板の電力線インターフェース側に沿う第１部分を含む。選択的に、表示基板は、第１電力パッドＰＰ１の周辺領域ＰＡに位置する第１部分Ｐ１の表面を露出させるように、表示基板の電力線インターフェース側に沿って形成され、パッシベーション層２０及び画素定義層３０のうちの１つ又はこれらの組合せを貫通する第１凹溝ＧＥ１を有する。一例では、図９及び図１０に示すように、第１凹溝ＧＥ１は、第１電力パッドＰＰ１の周辺領域ＰＡに位置する第１部分Ｐ１の表面を露出させるように、パッシベーション層２０及び画素定義層３０の両方を貫通する。封止層４０は、第１凹溝ＧＥ１の内部に延在し、第１部分Ｐ１の前記表面と直接接触して表示基板を封止する。封止層４０は、第１部分Ｐ１の表面を完全に覆う。

いくつかの実施形態では、表示基板は、さらに、ベース基板１０上であって周辺領域ＰＡに位置し、第１電力パッドＰＰ１と離隔される第２電力パッドＰＰ２を備える。いくつかの実施形態では、第１電力パッドＰＰ１は、複数の第１電源信号線に接続され、且つ複数の第１電源信号線に第１電源信号を提供するように構成され、第２電力パッドＰＰ２は、複数の第２電源信号線に接続され、且つ複数の第２電源信号線に第２電源信号を提供するように構成される。選択的に、第１電力パッドは、複数のＶＤＤ高圧電力線に接続されるＶＤＤ電力パッドであり、第２電力パッドは、複数のＶＳＳ低圧電力線に接続されるＶＳＳ電力パッドである。選択的に、第１電力パッドは、複数のＶＳＳ低圧電力線に接続されるＶＳＳ電力パッドであり、第２電力パッドは、複数のＶＤＤ高圧電力線に接続されるＶＤＤ電力パッドである。選択的に、第１電力パッド及び第２電力パッドは、異なる電力信号線に接続される他のパッドであり得る。

いくつかの実施形態では、図９及び図１０に示すように、表示基板は、さらに、複数のサブ画素開口ＳＰＡにそれぞれ位置する複数の発光素子ＬＥを備える。複数の発光素子ＬＥのそれぞれ１つは、第１電極５３と、第１電極５３のベース基板１０から離れた側に位置する発光層５２と、発光層５２の第１電極５３から離れた側に位置する第２電極５１とを含む。図９及び図１０に示すように、発光層５２はサブ画素開口ＳＰＡの中に位置し、第１電極５３は画素定義層３０のベース基板１０に近い側に位置してもよい。

いくつかの実施形態では、図９及び図１０に示すように、表示基板は、さらに、複数の発光素子ＬＥを発光駆動するための複数の薄膜トランジスタＴＦＴを備える。一例では、第１電極５３は、前記複数の薄膜トランジスタＴＦＴのそれぞれ１つのドレイン電極に電気的に接続される。前記複数の薄膜トランジスタＴＦＴと種々の電力信号線（例えば、複数のＶＤＤ高圧電力線と複数のＶＳＳ低圧電力線）とは、表示基板を発光駆動するための駆動回路を構成する。

図１１は、本開示のいくつかの実施形態に係る第１電力パッドの第１部分の構造を示す表示基板の部分図である。図１１に示すように、第１部分Ｐ１は、ベース基板１０から離れた第１側Ｓ１と、第１側Ｓ１とは反対側でベース基板１０に近い第２側Ｓ２と、第１側Ｓ１と第２側Ｓ２を接続し、表示領域ＤＡに近い第３側Ｓ３と、第１側Ｓ１と第２側Ｓ２を接続し、第３側Ｓ３とは反対側で表示領域ＤＡから離れた第４側Ｓ４とを有する。選択的に、第１部分Ｐ１の第１側Ｓ１は、画素定義層３０及びパッシベーション層２０のうちの１つ又はこれらの組合せによって覆われる。一例では、図１１及び図９に示すように、第１部分Ｐ１の第１側Ｓ１は、パッシベーション層２０によって覆われる。選択的に、図９及び図１０に示すように、第１凹溝ＧＥ１は、第１側Ｓ１の一部を露出させる。選択的に、図１１～図１３に示すように、表示基板は、さらに、第１部分Ｐ１とベース基板１０との間に介在する層間誘電体層６０を備える。

いくつかの実施形態では、第１部分Ｐ１は、第４側Ｓ４でオーバーエッチングされて、凹面を形成する少なくとも１つの副層を含む。図１３は、本開示のいくつかの実施形態に係る第１電力パッドの第１部分の構造を示す表示基板の部分図である。図１３に示すように、いくつかの実施形態では、第１部分Ｐ１は、第１副層Ｐ１１と、第２副層Ｐ１２と、第３副層Ｐ１３とを有し、第２副層Ｐ１２は、第１副層Ｐ１１と第３副層Ｐ１３との間に介在される。少なくとも第２副層Ｐ１２は、オーバーエッチングされて凹面を形成する。

表示基板の製造プロセスにおいて、まず、ベース基板１０上に、第１電力パッドＰＰ１（例えば、第１部分Ｐ１）及び第２電力パッドＰＰ２を形成し、パターングする。第１電力パッドＰＰ１（例えば、第１部分Ｐ１）及び第２電力パッドＰＰ２上に、パッシベーション層２０を形成し、続いて、導電材料層を堆積し、導電材料層をエッチングして第１電極５３のパターンを形成することにより、第１電極５３を形成する。導電材料層のエッチングプロセスにおいて、第１部分Ｐ１（又は第１電力パッドＰＰ１又は第２電力パッドＰＰ２の他の任意部分）のパッシベーション層２０によって覆われていない側面を、導電材料層のエッチング用のエッチャントによってエッチングする。一例では、第１部分Ｐ１の副層のうちの１つは、エッチング耐性のより低い材料で形成され、導電材料層のエッチング中にオーバーエッチングされ、凹面が形成される。続いて、画素定義層３０をベース基板１０上に形成し、画素定義層３０の画素定義材料を凹面に充填する。封止層４０を形成して表示基板を封止すると、凹面を完全に封止することができない。上述したように、画素定義層３０及びパッシベーション層２０は、酸素及び水分を完全に遮断することができない。外部の酸素及び水分は、パッシベーション層２０及び画素定義層３０を浸透することができる。

しかし、図９及び図１０に示すように、第１凹溝ＧＥ１が形成されるが故に、封止層４０は第１凹溝ＧＥ１の内部に延在し、第１部分Ｐ１の第１側Ｓ１と直接接触するようになる。したがって、図９及び図１０に示すように、この領域における封止層４０の存在は、外部の酸素や水分が第２電極５１に到達する経路を遮断する。その結果、第２電極５１は、第１間隙Ｇ１及び第２間隙Ｇ２を浸透する外部酸素及び水分に起因する腐食から保護される（例えば、図８を参照）。複数の発光素子ＬＥの性能及び寿命が著しく向上される。

いくつかの実施形態では、図９及び図１０に示すように、封止層４０は、複数の発光素子ＬＥ及び画素定義層３０のベース基板１０から離れた側に位置する第１無機封止副層４１と、第１無機封止副層４１のベース基板１０から離れた側に位置する有機封止副層４２と、有機封止副層４２の第１無機封止副層４１から離れた側に位置する第２無機封止副層４３とを含む。選択的に、第１無機封止副層４１は、第１凹溝ＧＥ１内部に延在し、第１部分Ｐ１の表面（例えば、第１部分Ｐ１の第１側Ｓ１）と直接接触する。選択的に、第１凹溝ＧＥ１に対応する領域において、封止層４０は、さらに、第１無機封止副層４１のベース基板１０から離れた側に位置する有機封止副層４２と、有機封止副層４２の第１無機封止副層４１から離れた側に位置する第２無機封止副層４３とを含む。

図８～図１０に示すように、いくつかの実施形態では、前記少なくとも１つの第３部分Ｐ３は、第１部分Ｐ１の一側に位置し、且つ表示領域から離れる方向に延在する。第１部分Ｐ１と、前記少なくとも１つの第３部分Ｐ３のそれぞれ１つとは、第１間隙Ｇ１によって離隔される。第１凹溝ＧＥ１は、第１間隙Ｇ１の表示領域ＤＡに近い側に位置する。選択的に、パッシベーション層２０は、第１間隙Ｇ１の内部に延在する。いくつかの実施形態では、前記少なくとも１つの第２部分Ｐ２と前記少なくとも１つの第３部分Ｐ３は、第１部分Ｐ１の一側に位置し、且つ表示領域から離れる方向に延在する。前記少なくとも１つの第２部分Ｐ２のそれぞれ１つと、前記少なくとも１つの第３部分Ｐ３のそれぞれとは、第１間隙Ｇ１に接続される第２間隙Ｇ２によって離隔される。選択的に、パッシベーション層２０は、第１間隙Ｇ１及び第２間隙Ｇ２の内部に延在する。

別の態様では、本開示は、表示基板の製造方法を提供する。いくつかの実施形態では、表示基板の製造方法は、ベース基板上に、周辺領域に位置すると共に表示基板の電力線インターフェース側に沿う第１部分を含む第１電力パッドを形成するステップと、第１電力パッドのベース基板から離れた側に位置するパッシベーション層を形成するステップと、パッシベーション層のベース基板から離れた側に位置して複数のサブ画素開口を定義する画素定義層を形成するステップと、第１電力パッドの周辺領域に位置する第１部分の表面を露出させるように、表示基板の電力線インターフェース側に沿って形成され、パッシベーション層及び画素定義層のうちの１つ又はこれらの組合せを貫通する第１凹溝を形成するステップと、画素定義層のベース基板から離れた側に、第１凹溝の内部に延在し、第１部分の表面と直接接触して表示基板を封止する封止層を形成するステップとを有する。

いくつかの実施形態では、第１部分は、ベース基板から離れた第１側と、第１側とは反対側でベース基板に近い第２側と、第１側と第２側を接続し、表示領域に近い第３側と、第１側と第２側を接続し、第３側とは反対側で表示領域から離れた第４側とを有するように形成される。選択的に、第１部分の第１側は、画素定義層及びパッシベーション層のうちの１つ又はこれらの組合せによって覆われるように形成される。第１凹溝は第１側の一部を露出させるように形成される。選択的に、第１部分は、第４側が凹面を有するように形成される。選択的に、第１部分は、複数の副層を含むように形成され、その複数の副層のうちの少なくとも１つは、第４側でオーバーエッチングされて凹面を形成する。

いくつかの実施形態では、第１部分と前記少なくとも１つの第３部分のそれぞれ１つとは、第１間隙によって離隔されるように形成される。選択的に、第１凹溝は、第１間隙の表示領域に近い側に位置するように形成される。選択的に、パッシベーション層は、第１間隙の内部に延在するように形成される。選択的に、前記少なくとも１つの第２部分と前記少なくとも１つの第３部分は、前記少なくとも１つの第２部分のそれぞれ１つと、前記少なくとも１つの第３部分のそれぞれ１つとが、第１間隙に接続された第２間隙によって離隔されるように形成される。選択的に、パッシベーション層は、第１間隙及び第２間隙の内部に延在するように形成される。

Claims (21)

1. 表示領域及び周辺領域を有する表示基板であって、
   ベース基板と、
   前記ベース基板上に形成され、前記周辺領域に位置すると共に前記表示基板の電力線インターフェース側に沿う第１部分を含む第１電力パッドと、
   前記第１電力パッドの前記ベース基板から離れた側に位置するパッシベーション層と、
   前記パッシベーション層の前記ベース基板から離れた側に位置して、複数のサブ画素開口を定義する画素定義層と、
   前記画素定義層の前記ベース基板から離れた側に位置する封止層とを備え、
   前記表示基板は、前記第１電力パッドの前記周辺領域に位置する前記第１部分の表面を露出させるように、前記パッシベーション層及び前記画素定義層のうちの１つ又はこれらの組合せを貫通する第１凹溝を有し、
   前記封止層は、前記第１凹溝の内部に延在し、前記第１部分の表面と直接接触して前記表示基板を封止する、
   表示基板。
2. 前記封止層は、前記第１部分の表面を完全に覆う、
   請求項１に記載の表示基板。
3. 前記第１部分は、前記ベース基板から離れた第１側と、前記第１側とは反対側で前記ベース基板により近い第２側と、前記第１側と前記第２側を接続し、前記表示領域により近い第３側と、前記第１側と前記第２側を接続し、前記第３側とは反対側で前記表示領域から離れた第４側とを含み、
   前記第１部分の前記第４側は、前記画素定義層及び前記パッシベーション層のうちの１つ又はこれらの組合せによって覆われ、
   前記第１凹溝は前記第１側の一部を露出させる、
   請求項１に記載の表示基板。
4. 前記第４側は凹面を有する、
   請求項３に記載の表示基板。
5. 前記第１部分は、前記第４側でオーバーエッチングされて、凹面を形成する少なくとも１つの副層を含む、
   請求項４に記載の表示基板。
6. 前記封止層は、前記第１凹溝の内部に延在し、前記第１部分の表面と直接接触する第１無機封止副層を含む、
   請求項１～５のいずれか１項に記載の表示基板。
7. 前記第１凹溝に対応する領域において、前記封止層は、さらに、前記第１無機封止副層の前記ベース基板から離れた側に位置する有機封止副層と、前記有機封止副層の前記第１無機封止副層から離れた側に位置する第２無機封止副層とを含む、
   請求項６に記載の表示基板。
8. 前記第１電力パッドは、さらに、前記第１部分に接続され、前記第１部分の前記表示領域から離れる方向に延在する少なくとも１つの第２部分を含み、
   前記少なくとも１つの第２部分は、前記画素定義層と前記パッシベーション層のうちの１つ又はこれらの組合せによって少なくとも部分的に覆われる、
   請求項１～５のいずれか１項に記載の表示基板。
9. 前記表示基板は、さらに、前記第１電力パッドの前記周辺領域に位置する前記少なくとも１つの第２部分の表面を露出させるように、前記パッシベーション層及び前記画素定義層のうちの１つ又はこれらの組合せを貫通する第２凹溝を含み、
   前記封止層は、前記第２凹溝の内部に延在し、前記少なくとも１つの第２部分の表面と直接接触する、
   請求項８に記載の表示基板。
10. 前記封止層は、前記第２凹溝の内部に延在し、前記少なくとも１つの第２部分の表面と直接接触する第１無機封止副層を含む、
    請求項９に記載の表示基板。
11. 前記第２凹溝に対応する領域において、前記封止層は、さらに、前記第１無機封止副層の前記ベース基板から離れた側に位置する有機封止副層と、前記有機封止副層の前記第１無機封止副層から離れた側に位置する第２無機封止副層とを含む、
    請求項１０に記載の表示基板。
12. 前記少なくとも１つの第２部分は、異なる位置で前記第１部分にそれぞれ接続すると共に、前記第１部分の前記表示領域から離れる方向に延在する２つの第２部分を含み、
    前記第１部分と前記２つの第２部分とは、π形の構造を形成する、
    請求項８～１１のいずれかに記載の表示基板。
13. 前記ベース基板上であって、前記周辺領域に位置し、前記第１電力パッドと離隔される第２電力パッドをさらに含み、
    前記第２電力パッドは、前記表示基板の電力線インターフェース側に位置し、前記画素定義層及び前記パッシベーション層のうちの１つ又はこれらの組合せによって少なくとも部分的に覆われる少なくとも１つの第３部分を含み、
    前記第２凹溝は、前記第２電力パッドの前記周辺領域に位置する前記少なくとも１つの第３部分の表面をさらに露出させるように、前記パッシベーション層及び前記画素定義層のうちの１つ又はこれらの組合せを貫通し、
    前記封止層は、前記第２凹溝の内部に延在し、前記少なくとも１つの第３部分の表面と直接接触する、
    請求項９～１２のいずれか１項に記載の表示基板。
14. 前記ベース基板上であって、前記周辺領域に位置し、前記第１電力パッドと離隔される第２電力パッドをさらに含み、
    前記第２電力パッドは、前記表示基板の電力線インターフェース側に位置し、前記画素定義層及び前記パッシベーション層のうちの１つ又はこれらの組合せによって少なくとも部分的に覆われる少なくとも１つの第３部分を含み、
    前記少なくとも１つの第３部分は、前記第１部分の一側に位置し、且つ前記表示領域から離れる方向に延在し、前記第１部分と前記少なくとも１つの第３部分のそれぞれ１つは、第１間隙によって離隔され、
    前記第１凹溝は、前記第１間隙の前記表示領域により近い側に位置する、
    請求項１～１２のいずれか１項に記載の表示基板。
15. 前記パッシベーション層は、少なくとも前記第１間隙の内部に延在する、
    請求項１４に記載の表示基板。
16. 前記第１電力パッドは、さらに、前記第１部分に接続され、前記第１部分の前記表示領域から離れる方向に延在する少なくとも１つの第２部分を含み、
    前記少なくとも１つの第２部分は、前記画素定義層と前記パッシベーション層のうちの１つ又はこれらの組合せによって少なくとも部分的に覆われ、
    前記少なくとも１つの第２部分及び前記少なくとも１つの第３部分は、前記第１部分の一側に位置し、且つ前記表示領域から離れる方向に延在し、前記少なくとも１つの第２部分のそれぞれ１つは、前記第１間隙に接続される第２間隙によって、前記少なくとも１つの第３部分のそれぞれ１つと離隔される、
    請求項１４に記載の表示基板。
17. 前記パッシベーション層は、前記第１間隙及び前記第２間隙の内部に延在する、
    請求項１６に記載の表示基板。
18. 前記表示基板は、前記第１電力パッドの前記周辺領域に位置する前記少なくとも１つの第２部分の表面を露出させるように、前記パッシベーション層及び前記画素定義層のうちの１つ又はこれらの組合せを貫通する第３凹溝をさらに有し、
    前記封止層は、前記第３凹溝の内部に延在し、前記少なくとも１つの第２部分の表面と直接接触する第１無機封止副層を含み、
    前記第３凹溝に対応する領域において、前記封止層は、さらに、前記第１無機封止副層の前記ベース基板から離れた側に位置し、前記第１無機封止副層と直接接触する第２無機封止副層含む、
    請求項８～１７のいずれか１項に記載の表示基板。
19. 前記第１電力パッドは、複数のＶＤＤ高圧電力線に接続されるＶＤＤ電力パッドと、複数のＶＳＳ低圧電力線に接続されるＶＳＳ電力パッドとからなる群から選択される、
    請求項１～１８のいずれか１項に記載の表示基板。
20. 請求項１～１９のいずれか１項に記載の表示基板と、前記表示基板に接続される１つ又は複数の集積回路とを具備する、表示装置。
21. 表示基板の製造方法であって、
    前記ベース基板上に、周辺領域に位置すると共に前記表示基板の電力線インターフェース側に沿う第１部分を含むように形成された第１電力パッドを形成するステップと、
    前記第１電力パッドの前記ベース基板から離れた側に位置するパッシベーション層を形成するステップと、
    前記パッシベーション層の前記ベース基板から離れた側に位置して、複数のサブ画素開口を定義する画素定義層を形成するステップと、
    前記第１電力パッドの前記周辺領域に位置する前記第１部分の表面を露出させるように、前記パッシベーション層及び前記画素定義層のうちの１つ又はこれらの組合せを貫通する第１凹溝を形成するステップと、
    前記画素定義層の前記ベース基板から離れた側に、前記第１凹溝の内部に延在し、前記第１部分の表面と直接接触して前記表示基板を封止する封止層を形成するステップと、を有する表示基板の製造方法。

Images