JP6569549B2 - 電気光学装置、電子機器、及び電気光学装置の製造方法 - Google Patents

Description

本発明は、電気光学装置、当該電気光学装置が搭載された電子機器、及び当該電気光学装置の製造方法に関する。

電気光学装置の一例として、画素回路や当該画素回路を駆動する駆動回路などが形成されたシリコン基板を備えた有機エレクトロルミネッセンス（以降、有機ＥＬと称す）装置が提案されている（特許文献１）。

特許文献１に記載の有機ＥＬ装置では、複数の画素回路や当該画素回路を駆動する駆動回路（データ線駆動回路、走査線駆動回路）などがシリコン基板に形成され、画素回路が配置された領域が表示領域となり、駆動回路が配置された領域が駆動回路領域となる。駆動回路は、表示領域の周辺に形成され、複数の駆動トランジスターが設けられている。画素回路には、複数の画素トランジスターや有機ＥＬ素子などが設けられ、画素トランジスターを介して供給される電流によって有機ＥＬ素子が発光する。特許文献１に記載の有機ＥＬ装置は、例えばヘッドマウントディスプレイの表示部に好適なマイクロディスプレイであり、表示領域に駆動回路領域と比べてより疎にトランジスターが配置されている。

シリコン基板は、例えば素子領域を分離するＳＴＩ（Shallow Trench Isolation）構造を有し、当該素子領域にトランジスター（駆動トランジスター、画素トランジスター）が形成される。
当該ＳＴＩ構造は、例えば特許文献２に記載の製造方法によって製造することができる。詳しくは、シリコン基板の上に、酸化シリコンと窒化シリコンとからなる絶縁層を堆積し、シリコン基板に素子領域を囲むトレンチを形成する。続いて、シリコン基板に酸化シリコンを堆積し、トレンチの中に酸化シリコンを埋め込む。続いて、酸化シリコンに、化学的機械的研磨（Chemical Mechanical Polishing（以降、ＣＭＰと称す））による平坦化処理を施す。続いて、シリコン基板の表面を覆う絶縁層をエッチング除去し、ＳＴＩ構造を有するシリコン基板を形成する。

特開２０１３−２３８７２５号公報 特開２００９−１３０２４２号公報

ところが、ＣＭＰによる平坦化処理では、単位面積当りの研磨対象物の占有面積（以降、酸化シリコンの面積と称す）が大きい部分は、単位面積当りの酸化シリコンの面積が小さい部分と比べて、酸化シリコンの研磨速度が遅くなる。特許文献１に記載の有機ＥＬ装置では、表示領域には駆動回路領域と比べてより疎にトランジスターが配置されているので、単位面積当りの酸化シリコンの占有面積は、駆動回路領域と比べて表示領域の方が小さくなる。よって、表示領域で早く酸化シリコン研磨が進行し、駆動回路領域で遅く酸化シリコンの研磨が進行する。さらに、表示領域の駆動回路領域に近い側は、表示領域の駆動回路領域に遠い側と比べて、駆動回路領域の影響を受け酸化シリコンの研磨が遅く進行し、研磨面の平坦性が悪くなるおそれがある。

加えて、表示領域の研磨面の平坦性は画素トランジスターの特性に影響し、表示領域の駆動回路領域に近い側と、表示領域の駆動回路領域に遠い側とで、画素トランジスターの特性に僅かな差が生じる。このため、表示領域の駆動回路領域に近い側と、表示領域の駆動回路領域に遠い側とで、有機ＥＬ素子が発する光の輝度に僅かな差が生じるようになる。一方、人間の目は、光の輝度の変化に対して敏感であり、有機ＥＬ素子が発する光の僅かな輝度の変化を検知し、輝度ムラとして認識しやすい。
従って、シリコン基板の研磨面の平坦性が悪くなり、画素トランジスターの特性の均一性が悪くなるおそれがある。画素トランジスターの特性の均一性が悪くなると、有機ＥＬ素子が発する光の輝度の均一性が悪くなり、輝度ムラ（表示ムラ）が発生しやすいという課題があった。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。

［適用例１］本適用例に係る電気光学装置は、第１の密度を有する第１トレンチ素子分離領域を含みトランジスターを含む画素回路が配置された第１領域と、第２の密度を有する第２トレンチ素子分離領域を含み前記画素回路を駆動するための信号を供給する駆動回路が配置された第２領域と、第３の密度を有する第３トレンチ素子分離領域を含み少なくとも前記第１領域と前記第２領域との間に配置された第３領域と、を含み、前記第１の密度と前記第２の密度とは異なり、前記第１の密度と前記第３の密度とは等しいことを特徴とする。

第１領域と第２領域との間の第３領域には、第１領域と同じ密度の第３トレンチ素子分離領域が配置されている。よって、第１領域と第２領域との間に第３領域が配置されていない場合と比べて、第２領域の第１領域への影響が小さくなり、第１領域の第２領域に近い側と、第１領域の第２領域に遠い側とで、第１領域の状態（例えば、平坦性）が変化しにくくなる。

第１領域の状態（例えば、平坦性）が変化しにくいので、第１領域に形成するトランジスター（画素回路）の特性が変化しにくくなり、第１領域に形成するトランジスター（画素回路）の特性の均一性を高めることができる。従って、電気光学装置の表示の均一性を高め、より高品位な表示を提供することができる。

［適用例２］上記適用例に係る電気光学装置は、前記第３領域は前記第１領域を囲むことが好ましい。

第１領域を囲むように第３領域を配置することで、第２領域の第１領域への影響を小さくすることができる。

［適用例３］上記適用例に係る電気光学装置は、前記第３領域は前記第２領域を囲むことが好ましい。

第２領域を囲むように第３領域を配置することで、第２領域の第１領域への影響を小さくすることができる。

［適用例４］上記適用例に係る電気光学装置は、前記第１トレンチ素子分離領域と前記第３トレンチ素子分離領域とは同一のパターンからなることが好ましい。

第１トレンチ素子分離領域と第２トレンチ素子分離領域とが異なるパターンからなり、第１の密度と第２の密度とが異なる場合であっても、第１トレンチ素子分離領域と同一のパターンからなり、第１の密度と同じ密度の第３トレンチ素子分離領域を、第１領域と第２領域との間の第３領域に設けることによって、第２領域の第１領域への影響を小さくすることができる。

［適用例５］本適用例に係る電子機器は、上記適用例に記載の電気光学装置を備えていることを特徴とする。

本適用例に係る電子機器の表示部に、上記適用例に記載の電気光学装置を適用することで、高品位な表示を提供することができる。

［適用例６］本適用例に係る電気光学装置の製造方法は、第１の密度を有する第１トレンチを含み画素回路が配置された第１領域と、第２の密度を有する第２トレンチを含み前記画素回路を駆動するための信号を供給する駆動回路が配置された第２領域と、第３の密度を有する第３トレンチを含み少なくとも前記第１領域と前記第２領域との間に配置された第３領域と、を含む電気光学装置の製造方法であって、シリコン基板の上に、所定のパターンを有する研磨ストッパー層を形成する工程と、少なくとも前記研磨ストッパー層をマスクとして、前記シリコン基板にトレンチを形成する工程と、前記トレンチを充填するように、前記シリコン基板の上に絶縁層を形成する工程と、前記研磨ストッパー層をストッパーとして、前記絶縁層を研磨する工程と、を含み、前記トレンチを形成する工程では、前記第１の密度と前記第２の密度とが異なり、前記第１の密度と前記第３の密度とが等しくなるように、前記第１領域に前記第１の密度を有する前記第１トレンチを形成し、前記第２領域に前記第２の密度を有する前記第２トレンチを形成し、前記第３領域に前記第３の密度を有する前記第３トレンチを形成することを特徴とする。

シリコン基板の第１領域と第２領域と第３領域とにトレンチを形成した後、絶縁層を形成し（堆積し）絶縁層を研磨して、トレンチの中に絶縁層が充填されたＳＴＩ構造のシリコン基板を形成する。
第１領域と第２領域との間に第１トレンチと同じ密度の第３トレンチを有する第３領域を形成しない場合、研磨する工程における第１領域の研磨速度は第２領域の影響を受けやすく、変化しやすい。第１領域と第２領域との間に第１トレンチと同じ密度の第３トレンチを有する第３領域を形成すると、研磨する工程における第１領域の研磨速度は第２領域の影響を受けにくく、変化しにくい。

よって、第１領域における研磨面の状態（例えば、平坦性）が変化しにくくなり、第１領域に形成するトランジスター（画素回路）の特性の均一性を高めることができる。従って、電気光学装置の表示の均一性を高め、より高品位な表示を提供することができる。

［適用例７］上記適用例に係る電気光学装置の製造方法は、前記トレンチを形成する工程では、前記第１領域を囲むように前記第３領域を形成することが好ましい。

トレンチを形成する工程において第１領域を囲むように第３領域を形成すると、研磨する工程において第２領域の第１領域への影響を小さくすることができる。

［適用例８］上記適用例に係る電気光学装置の製造方法は、前記トレンチを形成する工程では、前記第２領域を囲むように前記第３領域を形成することが好ましい。

トレンチを形成する工程において第２領域を囲むように第３領域を形成すると、研磨する工程において第２領域の第１領域への影響を小さくすることができる。

［適用例９］上記適用例に係る電気光学装置の製造方法は、前記トレンチを形成する工程では、前記第１トレンチと前記第３トレンチとは同一のパターンであることが好ましい。

第１トレンチと第２トレンチとが異なるパターンからなり、第１の密度と第２の密度とが異なる場合であっても、第１トレンチと同一のパターンからなり第１の密度と同じ密度の第３トレンチを、第１領域と第２領域との間の第３領域に設けることによって、第２領域の第１領域への影響を小さくすることができる。

実施形態１に係る有機ＥＬ装置の概要を示す概略平面図。 実施形態１に係る有機ＥＬ装置の電気的な構成を示す図。 画素回路の電気的な構成を示す図。 画素の概要を示す概略平面図。 図４の線分Ａ−Ａ’に沿った有機ＥＬ装置の概略断面図。 画素における基板の状態を示す概略平面図。 図６の線分Ｂ−Ｂ’に沿った基板の概略断面図。 有機ＥＬ装置における基板の状態を示す概略平面図。 実施形態１に係る有機ＥＬ装置の製造方法を示す工程フロー。 図９に示す工程フローの主要な工程を経た後の基板の状態を示す概略断面図。 比較例に係る有機ＥＬ装置の基板の状態を示す概略平面図。 （ａ）は比較例に係る有機ＥＬ装置のトランジスターの概略平面図。（ｂ）は（ａ）の線分Ｃ−Ｃ’に沿ったトランジスターの概略断面図。（ｃ）は（ａ）の線分Ｄ−Ｄ’に沿ったトランジスターの概略断面図。 実施形態２に係るヘッドマウントディスプレイの構成を示す概略図。

以下、図面を参照して、本発明の実施形態について説明する。かかる実施形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の各図においては、各層や各部位を図面上で認識可能な程度の大きさとするため、各層や各部位の縮尺を実際とは異ならせしめてある。

（実施形態１）
「有機ＥＬ装置の概要」
図１は、実施形態１に係る有機ＥＬ装置の概要を示す概略平面図である。図２は、本実施形態に係る有機ＥＬ装置の電気的な構成を示す図である。図３は、画素回路の電気的な構成を示す図である。
まず、図１乃至図３を参照して、本実施形態に係る有機ＥＬ装置１００の概要について説明する。

図１に示すように、有機ＥＬ装置１００は、素子基板１０と、保護基板４０とを有している。素子基板１０と保護基板４０とは、互いに対向した状態で、図示を省略する接着剤（後述する樹脂層４１、図５参照）によって接合されている。なお、接着剤（樹脂層４１）には、例えばエポキシ樹脂やアクリル樹脂などを使用することができる。
なお、有機ＥＬ装置１００は、「電気光学装置」の一例である。

素子基板１０は、赤色（Ｒ）の光を発する有機ＥＬ素子３０Ｒが配置された画素２０Ｒと、緑色（Ｇ）の光を発する有機ＥＬ素子３０Ｇが配置された画素２０Ｇと、青色（Ｂ）の光を発する有機ＥＬ素子３０Ｂが配置された画素２０Ｂとがマトリックス状に配列された表示領域Ｅを有している。
なお、表示領域Ｅは、「第１領域」の一例である。

以降の説明では、画素２０Ｒと画素２０Ｇと画素２０Ｂとをまとめて画素２０として扱う場合があり、有機ＥＬ素子３０Ｒと有機ＥＬ素子３０Ｇと有機ＥＬ素子３０Ｂとをまとめて有機ＥＬ素子３０として扱う場合がある。

表示領域Ｅには、カラーフィルター層５０が設けられている。カラーフィルター層５０のうち、画素２０Ｒの有機ＥＬ素子３０Ｒの上には赤色のカラーフィルター層５０Ｒが配置され、画素２０Ｇの有機ＥＬ素子３０Ｇの上には緑色のカラーフィルター層５０Ｇが配置され、画素２０Ｂの有機ＥＬ素子３０Ｂの上には青色のカラーフィルター層５０Ｂが配置されている。

有機ＥＬ素子３０で発せられた光は、素子基板１０のカラーフィルター層５０を透過して保護基板４０の側から表示光として射出される。すなわち、有機ＥＬ装置１００は、トップエミッション構造を有している。

有機ＥＬ装置１００がトップエミッション構造であることから、素子基板１０の基材に不透明基板を用いることができる。本実施形態では、素子基板１０の基材である基板本体８（図５、図７参照）の構成材料はシリコンである。

表示領域Ｅの外側には、素子基板１０の長辺側の一辺に沿って、複数の外部接続用端子１０３が配列されている。複数の外部接続用端子１０３と表示領域Ｅとの間には、データ線駆動回路１０１が設けられている。素子基板１０の短辺側の二辺と表示領域Ｅとの間には、走査線駆動回路１０２が設けられている。つまり、走査線駆動回路１０２は、表示領域Ｅに対して左右の両隣に設けられている。データ線駆動回路１０１はデータ線駆動回路領域１０１ａに設けられ、走査線駆動回路１０２は走査線駆動回路領域１０２ａに設けられている。
以降、データ線駆動回路領域１０１ａと走査線駆動回路領域１０２ａとをまとめて、駆動回路領域１０５と称す。なお、駆動回路領域１０５（データ線駆動回路領域１０１ａ、走査線駆動回路領域１０２ａ）は、「第２領域」の一例である。

以降、表示領域Ｅ及び駆動回路領域１０５以外の領域を、周辺領域１０６と称す。周辺領域１０６は、表示領域Ｅを囲むように設けられている。周辺領域１０６は、駆動回路領域１０５（データ線駆動回路領域１０１ａ、走査線駆動回路領域１０２ａ）を囲むように設けられている。なお、周辺領域１０６は、「第３領域」の一例である。

以降、素子基板１０の長辺に沿った方向をＸ方向とし、素子基板１０の短辺に沿った方向をＹ方向とし、素子基板１０から保護基板４０に向かう方向をＺ方向とする。さらに、図中で各方向を示す矢印の先端側を（＋）とし、基端側を（−）とする。また、Ｚ方向から見ることを平面視と称す。

このように、有機ＥＬ装置１００（素子基板１０）は、画素２０（画素回路１１０（図２参照））が配置された表示領域Ｅと、データ線駆動回路１０１、走査線駆動回路１０２が配置された駆動回路領域（データ線駆動回路領域１０１ａ、走査線駆動回路領域１０２ａ）と、周辺領域１０６とを有している。

外部接続用端子１０３は、回路モジュール（図示省略）に接続される。外部接続用端子１０３に接続される回路モジュールは、有機ＥＬ装置１００の電源回路および制御回路を兼ねており、画素２０やデータ線駆動回路１０１、走査線駆動回路１０２に対して各種の電位を給電するほか、データ信号や制御信号などを供給する。

保護基板４０は、素子基板１０よりも小さく、外部接続用端子１０３が露出されるように素子基板１０と対向して配置されている。保護基板４０は、透光性の基板であり、石英基板やガラス基板などを使用することができる。保護基板４０は、表示領域Ｅに配置された有機ＥＬ素子３０が傷つかないように保護する役割を有し、表示領域Ｅよりも広く設けられている。

図２に示すように、素子基板１０には、ｍ行の走査線１２がＸ方向に延在して設けられ、ｎ列のデータ線１４がＹ方向に延在して設けられている。また、素子基板１０には、データ線１４に沿って列毎に電源線１９がＹ方向に延在して設けられている。

素子基板１０には、ｍ行の走査線１２とｎ列のデータ線１４との交差部に対応して、画素回路１１０が設けられている。画素回路１１０は、画素２０の一部をなす。すなわち、表示領域Ｅには、ｍ行×ｎ列の画素回路１１０が、マトリックス状に配列されている。

電源線１９には、初期化用のリセット電位Ｖｏｒｓｔが供給（給電）されている。さらに、図示を省略するが、制御信号Ｇｃｍｐ，Ｇｅｌ，Ｇｏｒｓｔを供給する３つの制御線が、走査線１２に並行して設けられている。

走査線１２は、走査線駆動回路１０２に電気的に接続されている。データ線１４は、データ線駆動回路１０１に電気的に接続されている。走査線駆動回路１０２には、走査線駆動回路１０２を制御するための制御信号Ｃｔｒ１が供給されている。データ線駆動回路１０１には、データ線駆動回路１０１を制御するための制御信号Ｃｔｒ２が供給されている。

走査線駆動回路１０２は、フレームの期間に亘って走査線１２を１行毎に走査するための走査信号Ｇｗｒ（１）、Ｇｗｒ（２）、Ｇｗｒ（３）、…、Ｇｗｒ（ｍ− １）、Ｇｗｒ（ｍ）を、制御信号Ｃｔｒ１に従って生成する。さらに、走査線駆動回路１０２は、走査信号Ｇｗｒの他に、制御信号Ｇｃｍｐ，Ｇｅｌ，Ｇｏｒｓｔを制御線に供給する。なお、フレームの期間とは、有機ＥＬ装置１００で１カット（コマ）分の画像が表示される期間であり、例えば同期信号に含まれる垂直同期信号の周波数が１２０Ｈｚであれば、１フレームの期間は約８．３ミリ秒となる。

２つの走査線駆動回路１０２は、ｍ行の走査線１２の各々を両側から駆動する。走査信号の遅延が問題にならないのであれば、走査線駆動回路１０２を片側に１個だけ設ける構成であっても良い。

データ線駆動回路１０１は、走査線駆動回路１０２によって選択された行に位置する画素回路１１０に対し、当該画素回路１１０の階調データに応じた電位のデータ信号Ｖｄ（１）、Ｖｄ（２）、…、Ｖｄ（ｎ）を、１、２、…、ｎ列目のデータ線１４に供給する。

素子基板１０は、基板７（図５乃至図７参照）を有し、画素回路１１０、走査線駆動回路１０２、及びデータ線駆動回路１０１などは、主に共通の基板７に形成されている。このうち、走査線駆動回路１０２が出力する走査信号Ｇｗｒ（１）〜Ｇｗｒ（ｍ）は、Ｈ又はＬレベルで規定される論理信号である。このため、走査線駆動回路１０２は、制御信号Ｃｔｒ１に従って動作するＣＭＯＳ（Complementary Metal Oxide Semiconductor）論理回路の集合体となっている。また、走査信号Ｇｗｒ（１）〜Ｇｗｒ（ｍ）においてＨレベルは電源の高位側となる電位Ｖｅｌに相当し、Ｌレベルは電源の低位側となる電位Ｖｃｔに相当する。

また、データ線駆動回路１０１が出力するデータ信号Ｖｄ（１）〜Ｖｄ（ｎ）はアナログ信号であるが、データ線駆動回路１０１は、上記回路モジュールから供給されるデータ信号Ｖｄを、制御信号Ｃｔｒ２に従って１〜ｎ列のデータ線１４に順番に供給する構成となる。このため、データ線駆動回路１０１についてもＣＭＯＳ論理回路を有する。
一方、画素回路１１０は、後述するＰチャネル型のトランジスター１２１，１２２，１２３，１２４，１２５（図３参照）を有している。

図３に示すように、画素回路１１０は、トランジスター１２１，１２２，１２３，１２４，１２５と、有機ＥＬ素子３０と、容量２１とを有している。画素回路１１０には、上述した走査信号Ｇｗｒや制御信号Ｇｃｍｐ，Ｇｅｌ，Ｇｏｒｓｔなどが供給される。
トランジスター１２１，１２２，１２３，１２４，１２５は、Ｐチャネル型のトランジスターである。

有機ＥＬ素子３０（図５も併せて参照）は、互いに対向する画素電極３１と対向電極３３とで発光機能層３２を挟持した構造を有している。つまり、有機ＥＬ素子３０は、画素電極３１の上に発光機能層３２と対向電極３３とが順に積層された構造を有している。

画素電極３１は、発光機能層３２に正孔を供給するアノードであり、光透過性を有する導電材料、例えばＩＴＯ（Indium Tin Oxide）膜で構成されている。画素電極３１は、トランジスター１２４のドレイン及びトランジスター１２５のソース又はドレインの一方に電気的に接続されている。

対向電極３３は、発光機能層３２に電子を供給するカソードであり、例えばマグネシウム（Ｍｇ）と銀（Ａｇ）との合金などの光透過性と光反射性とを有する導電材料により形成されている。対向電極３３は、複数の画素２０に跨って設けられた共通電極であり、電源線１８に電気的に接続されている。電源線１８には、画素回路１１０において電源の低位側となる電位Ｖｃｔが供給されている。

発光機能層３２は、画素電極３１の側から順に積層された正孔注入層、正孔輸送層、有機発光層、及び電子輸送層などを有している。有機ＥＬ素子３０では、画素電極３１から供給される正孔と、対向電極３３から供給される電子とが、発光機能層３２の中で結合することによって、発光機能層３２が発光する。

また、素子基板１０には、各電源線１９に交差して電源線６がＸ方向に延在して設けられている。なお、電源線１９はＹ方向に延在して設けられてもよいし、Ｘ方向及びＹ方向の両方に延在するように設けられてもよい。トランジスター１２１は、ソースが電源線６に電気的に接続され、ドレインがトランジスター１２３のソース又はドレインの他方と、トランジスター１２４のソースとにそれぞれ電気的に接続されている。また、電源線６には、画素回路１１０において電源の高位側となる電位Ｖｅｌが供給されている。また、電源線６には、容量２１の一端が電気的に接続されている。トランジスター１２１は、トランジスター１２１のゲート及びソース間の電圧に応じた電流を流す駆動トランジスターとして機能する。

トランジスター１２２は、ゲートが走査線１２に電気的に接続され、ソース又はドレインの一方がデータ線１４に電気的に接続されている。また、トランジスター１２２は、ソース又はドレインの他方が、トランジスター１２１のゲートと、容量２１の他端と、トランジスター１２３のソース又はドレインの一方とに、それぞれ電気的に接続されている。
トランジスター１２２は、トランジスター１２１のゲートとデータ線１４との間に電気的に接続され、トランジスター１２１のゲートとデータ線１４との間の電気的な接続を制御する書込トランジスターとして機能する。

トランジスター１２３は、ゲートが制御線に電気的に接続され、制御信号Ｇｃｍｐが供給される。トランジスター１２３は、トランジスター１２１のゲート及びドレインの間の電気的な接続を制御する、閾値補償トランジスターとして機能する。

トランジスター１２４は、ゲートが制御線に電気的に接続され、制御信号Ｇｅｌが供給される。トランジスター１２４は、ドレインがトランジスター１２５のソース又はドレインの一方と有機ＥＬ素子３０の画素電極３１とにそれぞれ電気的に接続されている。トランジスター１２４は、トランジスター１２１のドレインと、有機ＥＬ素子３０の画素電極３１との間の電気的な接続を制御する、発光制御トランジスターとして機能する。

なお、有機ＥＬ素子３０の画素電極３１は、中継電極２８を介して、トランジスター１２４のドレイン及びトランジスター１２５のソース又はドレインの一方に電気的に接続されている。

トランジスター１２５は、ゲートが制御線に電気的に接続され、制御信号Ｇｏｒｓｔが供給される。また、トランジスター１２５のソース又はドレインの他方は、電源線１９に電気的に接続され、リセット電位Ｖｏｒｓｔが供給されている。トランジスター１２５は、電源線１９と、有機ＥＬ素子３０の画素電極３１との間の電気的な接続を制御する初期化トランジスターとして機能する。

「画素の概要」
図４は、画素の概要を示す概略平面図である。同図には、画素２０の構成要素のうち、電源線６、中継電極６−１、画素電極３１、及び絶縁膜２９が図示され、他の構成要素の図示は省略されている。また、図中の二点鎖線は、画素２０の輪郭を示している。
以下に、図４を参照して画素２０の概要について説明する。

図４に示すように、画素２０Ｒ，２０Ｇ，２０Ｂのそれぞれは、平面視で矩形状となっており、長手方向がＹ方向に沿って配置されている。画素２０は、電源線６、中継電極６−１、画素電極３１、及び絶縁膜２９を有している。なお、電源線６と、画素電極３１と、絶縁膜２９とのＺ方向の位置関係は、後述する図５に示すようになっている。なお、図４では、分かりやすくするために、実際の上下関係に関係なく、実線と破線とを使い分けている。

電源線６は、表示領域Ｅの略全面に設けられ、画素２０毎に開口６ＣＴを有している。開口６ＣＴの内側に、電源線６と同じ工程で形成された中継電極６−１が設けられている。電源線６は、光反射性の導電材料で構成され、光反射膜としての機能を有する。

画素電極３１は、Ｙ方向に長くなった矩形状を有し、画素２０Ｒ，２０Ｇ，２０Ｂのそれぞれに設けられている。

絶縁膜２９は、透光性の絶縁膜で構成され、画素電極３１の周縁部を覆うように設けられている。つまり、絶縁膜２９は、画素電極３１の一部を露出させる開口２９ＣＴを有している。開口２９ＣＴも、画素電極３１と同じく、Ｙ方向に長くなった矩形状を有している。

絶縁膜２９で覆われていない部分の画素電極３１、つまり開口２９ＣＴで露出された画素電極３１は、発光機能層３２に接し、発光機能層３２に電流を供給し、発光機能層３２を発光させる。このため、絶縁膜２９に設けられた開口２９ＣＴが、画素２０の発光領域となる。

「有機ＥＬ装置の断面構造」
図５は、図４の線分Ａ─Ａ’に沿った有機ＥＬ装置の概略断面図である。
図５には、画素回路１１０のうちトランジスター１２１，１２４が図示され、トランジスター１２２，１２３，１２５の図示は省略されている。トランジスター１２２，１２３，１２５は、トランジスター１２１，１２４と同じ構成を有している。
また、上述したデータ線駆動回路１０１や走査線駆動回路１０２を構成するトランジスターは、トランジスター１２１，１２２，１２３，１２４，１２５と同じ工程で形成されている。
以下、図５を参照して、有機ＥＬ装置１００の断面構造を説明する。

図５に示すように、有機ＥＬ装置１００は、素子基板１０、保護基板４０、及び素子基板１０と保護基板４０とで挟持された樹脂層（接着剤）４１などを有している。

樹脂層４１は、素子基板１０と保護基板４０とを接着する役割を有し、例えばエポキシ樹脂やアクリル樹脂などを使用することができる。

素子基板１０は、基板７と、基板７内を含む基板７上に順に配置された画素回路１１０と、封止層４５と、カラーフィルター層５０とで構成されている。

基板７は、例えばシリコンで構成される基板本体８を有する。基板７は、素子領域７７と、素子分離領域８８とを有している。素子領域７７には、トランジスター１２１，１２２，１２３，１２４，１２５のいずれかが形成されている。

基板７の素子領域７７には、一対のイオン注入部６３，６４が設けられている。イオン注入部６３，６４の一方がソースとなり、他方がドレインとなる。イオン注入部６３，６４で挟まれた部分が、チャネル６５となる。イオン注入部６３，６４と、チャネル６５と、後述するゲート絶縁膜６１及びゲート６２とによって、トランジスター１２１，１２２，１２３，１２４，１２５が形成される。

トランジスター１２１の素子領域７７とトランジスター１２４の素子領域７７との間の領域が、素子分離領域８８となる。素子分離領域８８には、基板７（基板本体８）をＺ（−）方向にエッチングすることで形成されたトレンチ８１が形成されている。トレンチ８１の内側には酸化シリコン８２が充填されている。トレンチ８１と酸化シリコン８２とで後述する素子分離部８０が構成される。

このように、基板７は、素子領域７７と素子領域７７とが酸化シリコン８２が充填されたトレンチ８１によって分離されたＳＴＩ構造を有している。つまり、素子領域７７は、酸化シリコン８２が充填されたトレンチ８１（素子分離部８０）によって囲まれ、素子領域７７に設けられたトランジスターと、他の素子領域７７に設けられた他のトランジスターとが電気的に干渉しないようになっている。

基板７の表面を覆うように、ゲート絶縁膜６１が設けられている。ゲート絶縁膜６１は、トランジスター１２１，１２４のゲート絶縁膜として機能する。ゲート絶縁膜６１の上には、例えばポリシリコンなどの導電膜からなるゲート６２が設けられている。ゲート６２は、トランジスター１２１，１２４のチャネル６５に対向するように配置されている。すなわち、ゲート絶縁膜６１を挟んで、素子領域７７における基板７のゲート６２に対向する部分が、チャネル６５となる。

ゲート６２を覆うように、第１層間絶縁膜１５が形成されている。第１層間絶縁膜１５には、例えばトランジスター１２１のゲート、ソース及びドレインに至るコンタクトホールや、トランジスター１２４のソース及びドレインに至るコンタクトホールが形成されている。これらコンタクトホールには、導電材料が充填されている。

第１層間絶縁膜１５の上には、第１配線層１５−１が形成されている。第１配線層１５−１によって、トランジスター１２１のゲートと電気的に接続される中継電極、トランジスター１２１のソース及びドレインと電気的に接続される中継電極、トランジスター１２４のソースに電気的に接続される中継電極、及びトランジスター１２４のドレインに電気的に接続される中継電極１５−１ａなどが形成される。また、第１配線層１５−１で形成された中継電極によって、トランジスター１２１のドレインと、トランジスター１２４のソースとが電気的に接続されている。

第１配線層１５−１を覆うように、第２層間絶縁膜１６が形成されている。第２層間絶縁膜１６には、トランジスター１２１のゲートと電気的に接続された中継電極に至るコンタクトホールや、中継電極１５−１ａに至るコンタクトホールが形成されている。これらコンタクトホールには、導電材料が充填されている。

第２層間絶縁膜１６の上には、第２配線層１６−１が形成されている。第２配線層１６−１によって、容量２１の一方の電極２１ａや中継電極１６−１ａが形成されている。容量２１の一方の電極２１ａは、第２層間絶縁膜１６のコンタクトホールに充填された導電材料や、第１層間絶縁膜１５の上に形成された中継電極を介して、トランジスター１２１のゲートに電気的に接続されている。中継電極１６−１ａは、第２層間絶縁膜１６のコンタクトホールに充填された導電材料を介して、中継電極１５−１ａに電気的に接続されている。

第２配線層１６−１を覆うように、絶縁膜１７が形成されている。絶縁膜１７は、容量２１を形成するための容量絶縁膜となる。

絶縁膜１７の上には、第３配線層１７−１が形成されている。第３配線層１７−１によって、容量２１の他方の電極２１ｂが形成されている。その結果、一方の電極２１ａと絶縁膜１７と他方の電極２１ｂとで、容量２１が形成される。

第３配線層１７−１を覆うように、第３層間絶縁膜１３が形成されている。第３層間絶縁膜１３は、酸化シリコンで構成され、例えばＣＭＰ（Chemical Mechanical Polishing）による平坦化処理が施されている。第３層間絶縁膜１３には、容量２１の他方の電極２１ｂに至るコンタクトホールが形成されている。第３層間絶縁膜１３及び絶縁膜１７には、中継電極１６−１ａに至るコンタクトホールが形成されている。これらコンタクトホールには導電材料が充填されている。

第３層間絶縁膜１３の上には、第４配線層１３−１が形成されている。第４配線層１３−１は、光反射性の導電材料、例えばアルミニウムで構成されている。第４配線層１３−１によって、電源線６及び中継電極６−１が形成されている。電源線６は開口６ＣＴを有し、中継電極６−１は開口６ＣＴの内側に配置されている。

電源線６は、第３層間絶縁膜１３を貫くコンタクトホールに充填された導電材料を介して、容量２１の他方の電極２１ｂに電気的に接続されている。さらに、中継電極６−１は、第３層間絶縁膜１３及び絶縁膜１７を貫くコンタクトホールに充填された導電材料を介して、中継電極１６−１ａに電気的に接続されている。

第４配線層１３−１を覆うように、第１絶縁膜１が形成されている。第１絶縁膜１は、例えば窒化シリコンで構成されている。第１絶縁膜１は、電源線６や中継電極６−１を覆い、表示領域Ｅの略全面に亘って形成されている。第１絶縁膜１には、中継電極６−１に至るコンタクトホールが形成されている。

第１絶縁膜１の上には、中継電極２８が形成されている。中継電極２８は、例えば窒化チタンで構成され、平面視で開口６ＣＴを覆うように開口６ＣＴよりも広く形成されている。中継電極２８は、第１絶縁膜１を貫くコンタクトホールの内側にも充填され、中継電極６−１に電気的に接続されている。

中継電極２８及び第１絶縁膜１を覆うように、第２絶縁膜２が形成されている。第２絶縁膜２は、例えば酸化シリコンで構成され、表示領域Ｅの略全面に亘って形成されている。第２絶縁膜２には、中継電極２８に至るコンタクトホールが形成されている。

第２絶縁膜２の上には、画素電極３１が形成されている。画素電極３１は、第２絶縁膜２を貫くコンタクトホールの内側にも充填され、中継電極２８に電気的に接続されている。つまり、画素電極３１は、中継電極２８、中継電極６−１、中継電極１６−１ａ、及び中継電極１５−１ａなどを介して、トランジスター１２４のドレインに電気的に接続されている。

画素電極３１を覆うように、絶縁膜２９が形成されている。絶縁膜２９は、画素電極３１の一部を露出させる開口２９ＣＴを有している。上述したように、開口２９ＣＴが画素２０の発光領域となる。

発光領域（開口２９ＣＴ）において、電源線６と画素電極３１との間には、第１絶縁膜１と第２絶縁膜２とが、Ｚ（＋）方向にこの順で積層されている。なお、第１絶縁膜１と第２絶縁膜２とで、画素２０Ｇにおける光学的距離調整層２７Ｇが形成される。

図示を省略するが、青色（Ｂ）の光を発する画素２０Ｂの光学的距離調整層２７Ｂは、第１絶縁膜１で構成されている。赤色（Ｒ）の光を発する画素２０Ｒの光学的距離調整層２７Ｒは、第１絶縁膜１と第２絶縁膜２と第３絶縁膜（図示省略）とで構成されている。このため、光学的距離調整層２７は、画素２０Ｂの光学的距離調整層２７Ｂ、画素２０Ｇの光学的距離調整層２７Ｇ、画素２０Ｒの光学的距離調整層２７Ｒの順に厚くなる。

有機ＥＬ素子３０は、発光領域（開口２９ＣＴ）においてＺ（＋）方向に順に積層された、画素電極３１と、発光機能層３２と、対向電極３３とで構成される。

発光機能層３２及び対向電極３３の構成については、前述したとおりである。なお、発光機能層３２の有機発光層は、単層で構成してもよいし、複数の層（例えば、青色で発光する青色発光層と、赤色及び緑色を含む光を発する黄色発光層）で構成してもよい。

対向電極３３の上には、封止層４５が配置されている。封止層４５は、水分や酸素などによる発光機能層３２や対向電極３３の劣化を抑制するパッシベーション膜であり、発光機能層３２や対向電極３３への水分や酸素の侵入を抑制している。

封止層４５は、対向電極３３の側からＺ（＋）方向に順に積層された第１封止層４６と、平坦化層４７と、第２封止層４８とで構成され、有機ＥＬ素子３０を覆い、素子基板１０の略全面に設けられている。なお、封止層４５には、外部接続用端子１０３（図１参照）を露出させる開口（図示省略）が設けられている。

第１封止層４６及び第２封止層４８は、例えば公知技術のプラズマＣＶＤ（Chemical Vapor Deposition）法などを用いて形成されたシリコン酸窒化物で構成され、水分や酸素に対して高いバリア性を有している。

平坦化層４７は、熱安定性に優れた例えばエポキシ系樹脂や塗布型の無機材料（シリコン酸化物など）などで構成されている。平坦化層４７は、第１封止層４６の欠陥（ピンホール、クラック）や異物などを被覆し、平坦な面を形成する。

封止層４５の上には、カラーフィルター層５０が配置されている。図５では、画素２０Ｇに対応した緑色のカラーフィルター層５０Ｇが配置されている。なお、画素２０Ｂには青色のカラーフィルター層５０Ｂが配置され、画素２０Ｒには赤色のカラーフィルター層５０Ｒが配置されている。

「基板の概要」
ここで、基板について更に説明する。
図６は、画素における基板の状態を示す概略平面図である。図７は、図６の線分Ｂ−Ｂ’に沿った基板の概略断面図である。図８は、有機ＥＬ装置における基板の状態を示す概略平面図である。
なお、図６では、画素２０の境界（輪郭）が二点鎖線で示されている。図７では、ゲート絶縁膜６１とゲート６２とが、二点鎖線で示されている。図８では、二点鎖線で囲まれた領域が表示領域Ｅ又は駆動回路領域１０５であり、網掛けが施された領域が周辺領域１０６である。
以下、図６乃至図８を参照して、基板７の概要を詳細に説明する。

図６に示すように、画素２０において、基板７は、基板本体８（図７参照）にｎ型不純物（例えばリン）をイオン注入することで形成されたｎウエル７１，７２，７３，７４，７５（ｎ型半導体領域）を有している。ｎウエル７１，７２，７４，７５は、平面視でＹ方向に長い矩形状をなしている。ｎウエル７３は、Ｘ方向に長い矩形状をなしている。ｎウエル７１と、ｎウエル７２と、ｎウエル７３と、ｎウエル７４と、ｎウエル７５との間には、素子分離部８０が配置されている。換言すれば、ｎウエル７１と、ｎウエル７２と、ｎウエル７３と、ｎウエル７４と、ｎウエル７５とは、それぞれ素子分離部８０で囲まれ、素子分離部８０によって分離され、電気的な干渉が抑制されている。
以降の説明では、画素２０に形成されたｎウエル７１，７２，７３，７４，７５を、画素ウエルＮと称す場合がある。

図７に示すように、基板７は、基板本体８と、画素ウエルＮ（ｎウエル７１，７２，７３，７４，７５）と、素子分離部８０とを有する。
基板本体８は、ｐ型のシリコン基板（ｐ型半導体基板）である。画素ウエルＮは、基板本体８にｎ型不純物をイオン注入することで形成される。素子分離部８０は、基板本体８をＺ（−）方向にエッチングすることで形成されるトレンチ８１と、トレンチ８１の中に充填された酸化シリコン８２とで構成される。基板７は、平坦化処理によって平坦となった表面を有する。
トレンチ８１は、「第１トレンチ」の一例である。酸化シリコン８２は、「絶縁層」の一例である。

なお、基板本体８がＺ（−）方向と交差する方向にエッチングされ、トレンチ８１がＺ（−）方向と交差するテーパー形状の側壁を有する場合、平面視で、画素ウエルＮが形成された領域の形状及び素子分離部８０が形成された領域の形状は、Ｚ（−）方向と交差する方向に変化することになる。本実施形態では、基板７の表面の画素ウエルＮが形成された領域が素子領域７７であり、基板７の表面の素子分離部８０が形成された領域が素子分離領域８８であると定義する。すなわち、図中で、基板７の表面の画素ウエルＮが形成された領域が素子領域７７であり、基板７の表面の素子分離部８０が形成された領域が素子分離領域８８である。
素子分離領域８８は、「第１トレンチ素子分離領域」の一例である。

なお、詳細は後述するが、駆動回路領域１０５及び周辺領域１０６は、素子分離部８０と同じ構成の素子分離部（図示省略）を有している。

表示領域Ｅの面積に対する素子分離領域８８の面積の割合は、Ｄ１である。上述したように、素子分離領域８８は、トレンチ８１とトレンチ８１の中に充填された酸化シリコン８２とで構成されるので、素子分離部８０とトレンチ８１とは平面視で同じ形状（面積）である。従って、表示領域Ｅの面積に対するトレンチ８１が設けられた領域の面積の割合は、Ｄ１である。
以降、表示領域Ｅの面積に対する素子分離領域８８の面積の割合、及び表示領域Ｅの面積に対するトレンチ８１が設けられた領域の面積の割合を、表示領域のトレンチ密度と称す。表示領域のトレンチ密度は、Ｄ１である。
なお、表示領域のトレンチ密度Ｄ１は、「第１の密度」の一例である。

ｎウエル７１は、ｐ型不純物（例えばホウ素）をイオン注入することで形成されたイオン注入部６３，６４を有している。イオン注入部６３，６４は、ｎウエル７１に対してゲート６２をマスクにｐ型不純物をイオン注入することで形成され、トランジスター１２１のソース又はドレインになる。ゲート６２に対向する部分のｎウエル７１（ゲート６２の直下のｎウエル７１）は、ｐ型不純物がイオン注入されず、トランジスター１２１のチャネル６５となる。

トランジスター１２１は、ｎウエル７１のイオン注入部６３，６４（ソース又はドレイン）と、ｎウエル７１のチャネル６５と、ゲート絶縁膜６１と、ゲート絶縁膜６１を挟んでｎウエル７１のチャネル６５に対向配置されたゲート６２とで構成される。
同様に、トランジスター１２４は、ｎウエル７４のイオン注入部６３，６４（ソース又はドレイン）と、ｎウエル７４のチャネル６５と、ゲート絶縁膜６１と、ゲート絶縁膜６１を挟んでｎウエル７４のチャネル６５に対向配置されたゲート６２とで構成される。
他のトランジスター１２２，１２３，１２５も、トランジスター１２１，１２４と同じ構成（構造）を有している。

上述したように、ｎウエル７１，７２，７３，７４，７５は、それぞれ素子分離部８０で囲まれ、素子分離部８０によって分離されている。その結果、トランジスター１２１，１２２，１２３，１２４，１２５は、素子分離部８０によって、相互の電気的干渉が抑制されている。すなわち、基板７は、ｎウエル７１，７２，７３，７４，７５が素子分離部８０によって分離されたＳＴＩ構造を有している。

図８に示すように、基板７（有機ＥＬ装置１００）は、表示領域Ｅと、駆動回路領域１０５（データ線駆動回路領域１０１ａ、走査線駆動回路領域１０２ａ）と、周辺領域１０６（図中で網掛けが施された領域）とを有している。

走査線駆動回路領域１０２ａには、Ｘ方向に長い帯状のｐ型半導体領域１４１がＹ方向に複数配列されている。ｐ型半導体領域１４１と、隣り合うｐ型半導体領域１４１との間には、ｎウエル１３１が配置されている。ｐ型半導体領域１４１とｎウエル１３１とが交互に配置された領域を囲むように、ｎウエル１３２が配置されている。

図８において、走査線駆動回路領域１０２ａには、７行のｐ型半導体領域１４１が図示されている。本実施形態では、例えば互いに隣接するｎウエル１３１とｐ型半導体領域１４１とが１行分に相当するので、走査線駆動回路領域１０２ａには、ｎウエル１３１とｐ型半導体領域１４１とが、画素回路１１０の行数であるｍ行配置されている。

走査線駆動回路１０２を構成するＣＭＯＳ論理回路のうち、Ｐチャネル型のトランジスターはｎウエル１３１，１３２に形成され、Ｎチャネル型のトランジスターはｐ型半導体領域１４１に形成される。

データ線駆動回路領域１０１ａのうち、表示領域Ｅに対向する側の上領域には、ｎウエル１３３が配置されている。データ線駆動回路領域１０１ａのうち、表示領域Ｅと反対側の下領域には、ｐ型半導体領域１４２が配置されている。
データ線駆動回路１０１を構成するＣＭＯＳ論理回路のうち、Ｐチャネル型のトランジスターはｎウエル１３３に形成され、Ｎチャネル型のトランジスターはｐ型半導体領域１４２に形成される。

駆動回路領域１０５は、素子分離部（図示省略）が設けられたＳＴＩ構造を有し、駆動回路領域１０５に設けられた素子分離部によって、トランジスター相互の電気的干渉が抑制されている。このように、駆動回路領域１０５は、表示領域Ｅにおける素子分離部８０と同じ構成の素子分離部を有している。さらに、駆動回路領域１０５に設けられた素子分離部は、駆動回路領域１０５に設けられたトレンチ（図示省略）と、当該トレンチの中に充填された酸化シリコン８２（図示省略）とを有している。

以降、駆動回路領域１０５に設けられた素子分離部を駆動回路素子分離部と称す。さらに、駆動回路領域１０５に設けられたトレンチを、駆動回路トレンチと称す。さらに、駆動回路領域１０５に配置されたｎウエル１３１，１３２，１３３及びｐ型半導体領域１４１，１４２を、駆動回路ウエルと称す。
駆動回路トレンチは、「第２トレンチ」の一例である。さらに、駆動回路素子分離部が設けられた領域は、「第２トレンチ素子分離領域」の一例である。

駆動回路領域１０５の面積に対する駆動回路素子分離部が設けられた領域の面積の割合は、Ｄ２である。上述したように、駆動回路素子分離部は、駆動回路トレンチと駆動回路トレンチの中に充填された酸化シリコン８２とで構成されるので、駆動回路素子分離部と駆動回路トレンチとは平面視で同じ形状（面積）である。従って、駆動回路領域１０５の面積に対する駆動回路トレンチが設けられた領域の面積の割合は、Ｄ２である。
以降、駆動回路領域１０５の面積に対する駆動回路素子分離部が設けられた領域の面積の割合、及び駆動回路領域１０５の面積に対する駆動回路トレンチが設けられた領域の面積の割合を、駆動回路領域のトレンチ密度と称す。駆動回路領域のトレンチ密度は、Ｄ２である。
なお、駆動回路領域のトレンチ密度Ｄ２は、「第２の密度」の一例である。

周辺領域１０６は、表示領域Ｅにおける素子分離部８０と同じ素子分離部（図示省略）を有している。つまり、周辺領域１０６に設けられた素子分離部は、表示領域Ｅの素子分離部８０と同じ形状を有し、周辺領域１０６に設けられたトレンチ（図示省略）と、当該トレンチの中に充填された酸化シリコン８２（図示省略）とを有している。さらに、周辺領域１０６に設けられたトレンチは、表示領域Ｅのトレンチ８１と同じ形状である。すなわち、表示領域Ｅの素子分離部８０が設けられた領域（素子分離領域８８）と、周辺領域１０６の素子分離部が設けられた領域とは、平面視で同一のパターンである。表示領域Ｅのトレンチ８１が設けられた領域と、周辺領域１０６のトレンチが設けられた領域とは、平面視で同一のパターンである。

以降、周辺領域１０６に設けられた素子分離部を周辺素子分離部と称し、周辺領域１０６に設けられたトレンチを周辺トレンチと称す。
周辺素子分離部が設けられた領域は、「第３トレンチ素子分離領域」の一例である。周辺トレンチは、「第３トレンチ」の一例である。

周辺領域１０６の面積に対する周辺素子分離部が設けられた領域の面積の割合は、Ｄ３である。周辺素子分離部と周辺トレンチとは平面視で同じ形状（面積）を有するので、周辺領域１０６の面積に対する周辺トレンチが設けられた領域の面積の割合は、Ｄ３である。
以降、周辺領域１０６の面積に対する周辺素子分離部が設けられた領域の面積の割合、及び周辺領域１０６の面積に対する周辺トレンチが設けられた領域の面積の割合を、周辺領域のトレンチ密度と称す。周辺領域のトレンチ密度は、Ｄ３である。
なお、周辺領域のトレンチ密度Ｄ３は、「第３の密度」の一例である。

さらに、表示領域Ｅの素子分離領域８８と周辺領域１０６の素子分離部が設けられた領域とは、平面視で同一のパターンであり、表示領域Ｅのトレンチ８１が設けられた領域と周辺領域１０６のトレンチが設けられた領域とは、平面視で同一のパターンであるので、表示領域のトレンチ密度Ｄ１と、周辺領域のトレンチ密度Ｄ３とは等しい。

画素回路１１０が配置された表示領域Ｅは、データ線駆動回路１０１や走査線駆動回路１０２が配置された駆動回路領域１０５と比べて、より疎にトランジスターが配置されている。つまり、表示領域Ｅの面積に対する画素ウエルＮ（トランジスター）が設けられた領域の面積の割合は、駆動回路領域１０５の面積に対する駆動回路ウエル（トランジスター）が設けられた領域の面積の割合よりも小さい。このため、表示領域のトレンチ密度Ｄ１は、駆動回路領域のトレンチ密度Ｄ２よりも大きい。

従って、本実施形態は、表示領域のトレンチ密度Ｄ１と周辺領域のトレンチ密度Ｄ３とは等しく、表示領域のトレンチ密度Ｄ１と周辺領域のトレンチ密度Ｄ３とは、駆動回路領域のトレンチ密度Ｄ２よりも小さい構成を有している。換言すれば、本実施形態は、表示領域のトレンチ密度Ｄ１と周辺領域のトレンチ密度Ｄ３とは等しく、表示領域のトレンチ密度Ｄ１と駆動回路領域のトレンチ密度Ｄ２とは異なる構成を有している。

「有機ＥＬ装置の製造方法」
図９は、本実施形態に係る有機ＥＬ装置の製造方法を示す工程フローである。図１０は、図７に対応する図であり、図９に示す工程フローの主要な工程を経た後の基板の状態を示す概略断面図である。
以下、図９及び図１０を参照し、本実施形態に係る有機ＥＬ装置１００の製造方法を説明する。

図９に示すように、本実施形態に係る基板の製造方法は、絶縁層９０を形成する工程（ステップＳ１）と、トレンチ８１を形成する工程（ステップＳ２）と、酸化シリコン８２を形成する工程（ステップＳ３）と、不要な酸化シリコン８２を除去する工程（ステップＳ４）と、酸化シリコン８２に平坦化処理を施す工程（ステップＳ５）と、絶縁層９０を除去する工程（ステップＳ６）と、を含む。
なお、ステップＳ１は「研磨ストッパー層を形成する工程」の一例である。ステップＳ２は「トレンチを形成する工程」の一例である。ステップＳ３は「絶縁層を形成する工程」の一例である。ステップＳ５は「絶縁層を研磨する工程」の一例である。

ステップＳ１では、図１０（ａ）に示すように、例えばプラズマＣＶＤ法を用いて、基板本体８の上に酸化シリコンからなる第１絶縁膜９１と窒化シリコンからなる第２絶縁膜９２とを順に堆積し、第１絶縁膜９１と第２絶縁膜９２とからなる絶縁層９０を形成する。続いて、例えばフッ素系ガスを反応ガスとするドライエッチング法を用いて、絶縁層９０の素子分離領域８８に開口８３を形成する。つまり、平面視で素子分離領域８８と同じ形状の開口８３を、絶縁層９０に形成する。
絶縁層９０は「研磨ストッパー層」の一例である。開口８３は、「所定のパターン」の一例である。

ステップＳ２では、図１０（ｂ）に示すように、例えばフッ素系ガスを反応ガスとするドライエッチング法を用いて、絶縁層９０をマスクとして基板本体８にＺ（−）方向の異方性エッチングを施し、基板本体８の素子分離領域８８にトレンチ８１を形成する。つまり、平面視で素子分離領域８８と同じ形状のトレンチ８１を、表示領域Ｅの基板本体８に形成する。

詳しくは、ステップＳ２では、表示領域のトレンチ密度Ｄ１と、駆動回路領域のトレンチ密度Ｄ２とは異なり、表示領域のトレンチ密度Ｄ１と周辺領域のトレンチ密度Ｄ３とは等しくなるように、表示領域のトレンチ密度Ｄ１のトレンチ８１を表示領域Ｅの基板本体８に形成し、駆動回路領域のトレンチ密度Ｄ２の駆動回路トレンチを駆動回路領域１０５の基板本体８に形成し、周辺領域のトレンチ密度Ｄ３の周辺トレンチを周辺領域１０６の基板本体８に形成する。

さらに、ステップＳ２では、周辺領域１０６の周辺トレンチを、表示領域Ｅのトレンチ８１を囲むように形成する。周辺領域１０６の周辺トレンチを、駆動回路領域１０５の駆動回路トレンチを囲むように形成する。さらに、表示領域Ｅのトレンチ８１と、周辺領域１０６の周辺トレンチとを、同一のパターンで形成する。すなわち、表示領域のトレンチ密度Ｄ１と周辺領域のトレンチ密度Ｄ３とが等しくなるように、表示領域Ｅのトレンチ８１と周辺領域１０６の周辺トレンチとを形成する。

ステップＳ３では、図１０（ｃ）に示すように、例えばプラズマＣＶＤ法を用いて、トレンチ８１の内側及び絶縁層９０の表面を覆うように、酸化シリコン８２を形成する。酸化シリコン８２は、トレンチ８１の中に埋め込まれ、トレンチ８１からＺ（＋）方向に張り出して形成される。

ステップＳ４では、図１０（ｄ）に示すように、例えばフッ素系ガスを反応ガスとするドライエッチング法を用いて、主に素子分離領域８８に酸化シリコン８２が配置されるように、余分な素子領域７７の酸化シリコン８２をエッチング除去する。

ステップＳ５では、ＣＭＰによる平坦化処理を施し、トレンチ８１からＺ（＋）方向に張り出した酸化シリコン８２を研磨除去し、平坦な面を形成する。
なお、第２絶縁膜９２（窒化シリコン）は、酸化シリコン８２と比べて硬く、ＣＭＰで研磨されにくい。すなわち、第２絶縁膜９２（窒化シリコン）は、ＣＭＰでほとんど研磨されず、研磨のストッパーとしての役割を有する。

ＣＭＰによる平坦化処理は、機械的研磨という物理的処理を含み、研磨対象物の面積で研磨速度が異なる。つまり、単位面積当りの研磨対象物の占有面積（以降、研磨対象物の面積と称す）が大きい部分は、研磨対象物の面積が小さい部分と比べて、研磨速度が遅くなる。

このため、ステップＳ５において研磨対象物が均一に研磨されるように、上述したステップＳ４では、余分な素子領域７７の酸化シリコン８２を除去し、主に素子分離領域８８に酸化シリコン８２を配置し、表示領域Ｅにおける研磨対象物（酸化シリコン８２）の面積の均一化が図られている。

ステップＳ６では、図１０（ｅ）に示すように、例えばフッ素系ガスを反応ガスとするドライエッチング法を用いて、絶縁層９０をエッチング除去し、トレンチ８１の中に酸化シリコン８２が埋め込まれた構成を有する素子分離部８０を、素子分離領域８８に（表示領域Ｅ）形成する。すなわち、表示領域のトレンチ密度Ｄ１である素子分離部８０を表示領域Ｅに形成する。

さらに、駆動回路トレンチの中に酸化シリコン８２が埋め込まれた構成を有する駆動回路素子分離部を、駆動回路領域１０５に形成する。すなわち、駆動回路領域のトレンチ密度Ｄ２である駆動回路素子分離部を駆動回路領域１０５に形成する。

さらに、周辺トレンチの中に酸化シリコン８２が埋め込まれた構成を有す周辺素子分離部を、周辺領域１０６に形成する。すなわち、周辺領域のトレンチ密度Ｄ３である周辺素子分離部を周辺領域１０６に形成する。

「本実施形態が奏する効果」
図１１は、図８に対応する図であり、比較例に係る有機ＥＬ装置の基板の状態を示す概略断面図である。図１２（ａ）は、比較例に係る有機ＥＬ装置のトランジスターの概略平面図である。図１２（ｂ）は、図１２（ａ）の線分Ｃ−Ｃ’に沿ったトランジスターの概略断面図である。図１２（ｃ）は、図１２（ａ）の線分Ｄ−Ｄ’に沿ったトランジスターの概略断面図である。

図１１及び図１２では、本実施形態と同一の構成部位には同一の符号が附されている。図１２では、トランジスター１２１の構成要素の状態が模式的に示され、他の構成要素の図示は省略されている。
以下、比較例に係る有機ＥＬ装置２００と本実施形態に係る有機ＥＬ装置１００とを比較することで、本実施形態に係る有機ＥＬ装置１００が奏する効果を説明する。

比較例の有機ＥＬ装置２００において、周辺領域のトレンチ密度Ｄ３は、駆動回路領域のトレンチ密度Ｄ２と等しく、表示領域のトレンチ密度Ｄ１より小さい。つまり、表示領域Ｅにおける単位面積当りの研磨対象物の占有面積は、駆動回路領域１０５における単位面積当りの研磨対象物の占有面積、及び周辺領域１０６における単位面積当りの研磨対象物の占有面積よりも小さい。
この点が、比較例と本実施形態との相違点である。

上述したように、ステップＳ５のＣＭＰによる平坦化処理は、機械的研磨という物理的処理を含み、研磨対象物の面積で研磨速度が異なる。このため、ステップＳ４において余分な素子領域７７の酸化シリコン８２を除去し、研磨対象物（酸化シリコン８２）の占有面積の均一化が図られている。
しかしながら、ステップＳ４で余分な素子領域７７の酸化シリコン８２を除去しても、表示領域Ｅにおける単位面積当りの酸化シリコン８２の占有面積は、駆動回路領域１０５における単位面積当りの酸化シリコン８２の占有面積、及び周辺領域１０６における単位面積当りの酸化シリコン８２の占有面積よりも小さいので、表示領域Ｅの酸化シリコン８２の研磨速度は、駆動回路領域１０５の酸化シリコン８２の研磨速度、及び周辺領域１０６の酸化シリコン８２の研磨速度よりも大きくなる。すなわち、ステップＳ５の平坦化処理（研磨処理）では、表示領域Ｅにおいて速く研磨が進行し、駆動回路領域１０５及び周辺領域１０６において遅く研磨が進行する。

さらに、表示領域Ｅにおける研磨対象物の研磨速度は、周辺領域１０６の影響を受けて、周辺領域１０６に近い側で遅くなる。このため、周辺領域１０６に近い側の研磨面は、周辺領域１０６に遠い側の研磨面と比べて、Ｚ（＋）方向に盛り上がるようになる。つまり、表示領域Ｅの周辺領域１０６に近い側の研磨面は、平坦性が悪くなり、Ｚ（＋）方向に盛り上がった形状変化が生じる。
詳しくは、図１１の斜線のハッチングが施された領域Ｈにおいて、表示領域Ｅの研磨面は、平坦性が悪くなり、Ｚ（＋）方向に盛り上がった形状変化が生じる。

なお、表示領域のトレンチ密度Ｄ１を、周辺領域のトレンチ密度Ｄ３よりも小さくした場合は、表示領域Ｅにおいて遅く研磨が進行し、周辺領域１０６において速く研磨が進行する。このため、周辺領域１０６に近い側の研磨面は、周辺領域１０６に遠い側の研磨面と比べて、Ｚ（−）方向に窪むようになる。つまり、表示領域Ｅの周辺領域１０６に近い側の研磨面は、平坦性が悪くなり、Ｚ（−）方向に窪んだ形状変化が生じる。

図１２に示すように、ｎウエル７１を囲むように素子分離部８０が配置されている。トランジスター１２１では、ゲート６２をマスクにしてｐ型不純物がイオン注入され、ｎウエル７１にイオン注入部６３，６４が形成される。ｎウエル７１のイオン注入部６３，６４はトランジスター１２１のソース又はドレインとなり、ｎウエル７１のｐ型不純物がイオン注入されていない部分（チャネル６５）はトランジスター１２１のチャネルとなる。トランジスター１２１のゲート６２は、ゲート絶縁膜６１を挟んでｎウエル７１のチャネル６５に対向配置される。

トランジスター１２１では、ソースに対して負の電位がゲート６２に印加されると、ゲート６２に対向配置されたｎウエル７１のチャネル６５（ｎ型半導体）に反転領域（ｐ型半導体領域）が生じ、ソースからドレインに向けて正孔（電流）が流れるようになる。ゲート６２に対して、さらに低い負の電位が印加されると、反転領域がさらに広くなり、より多くの電流が流れるようになる。すなわち、ゲート６２からｎウエル７１のチャネル６５に印加される電位（電界強度）によって、トランジスター１２１に流れる電流が変化する。

周辺領域１０６に近い側で表示領域Ｅの研磨面に形状変化が生じると、図１２（ａ）及び図１２（ｃ）の破線で囲まれた領域Ｇ１，Ｇ２では、ゲート絶縁膜６１の膜厚が変化するようになる。詳しくは、表示領域Ｅの研磨面に形状変化が生じると、領域Ｇ１，Ｇ２におけるゲート絶縁膜６１は、領域Ｇ１，Ｇ２以外の領域のゲート絶縁膜６１と比べて薄くなる。このため、領域Ｇ１，Ｇ２では、領域Ｇ１，Ｇ２以外の領域と比べて、ゲート６２からｎウエル７１のチャネル６５に印加される電位（電界強度）の状態が変化し、トランジスター１２１の特性が変化するようになる。その結果、表示領域Ｅの周辺領域１０６に近い側（図１１の領域Ｈ）では、表示領域Ｅの周辺領域１０６に遠い側（図１１の領域Ｈ以外の領域）と比べて、トランジスター１２１の特性が異なるようになる。

さらに、他のトランジスター１２２，１２３，１２４，１２５においても、トランジスター１２１と同じ特性変化が生じる。よって、表示領域Ｅの周辺領域１０６に近い側（図１１の領域Ｈ）は、表示領域Ｅの周辺領域１０６に遠い側（図１１の領域Ｈ以外の領域）と比べて、他のトランジスター１２２，１２３，１２４，１２５の特性が異なるようになる。

有機ＥＬ素子３０は、トランジスター１２１，１２２，１２３，１２４，１２５を介して電流が供給されて発光する。このため、表示領域Ｅの周辺領域１０６に近い側と、表示領域Ｅの周辺領域１０６に遠い側とで、トランジスター１２１，１２２，１２３，１２４，１２５の特性が異なると、有機ＥＬ素子３０で発せられる光の輝度が異なるようになる。すなわち、表示領域Ｅの周辺領域１０６に近い側と、表示領域Ｅの周辺領域１０６に遠い側とで、トランジスター１２１，１２２，１２３，１２４，１２５の特性差に起因する、有機ＥＬ素子３０で発せられる光の微小な輝度の相違（変化）が発生する。

人間の目は、光の輝度の相違（変化）に対して敏感であり、微小な光の輝度の相違（変化）を識別することができる。このため、有機ＥＬ素子３０で発せられる光の微小な輝度の相違（変化）は、輝度ムラ（表示ムラ）として観測されやすい。
従って、比較例に係る有機ＥＬ装置２００は、図１１の斜線のハッチングが施された領域Ｈにおいて、輝度ムラ（表示ムラ）が発生しやすいという課題があった。

本実施形態に係る有機ＥＬ装置１００では、表示領域のトレンチ密度Ｄ１と周辺領域のトレンチ密度Ｄ３とは等しいので、表示領域Ｅにおける単位面積当りの酸化シリコン８２の占有面積と、周辺領域１０６における単位面積当りの酸化シリコン８２の占有面積とは等しく、表示領域Ｅの酸化シリコン８２の研磨速度と、周辺領域１０６の酸化シリコン８２の研磨速度とは略等しい。よって、表示領域Ｅの周辺領域１０６に遠い側と比べて、表示領域Ｅの周辺領域１０６に近い側で表示領域Ｅの研磨面の形状が変化するという不具合が抑制される。

よって、本実施形態に係る有機ＥＬ装置１００では、表示領域Ｅの周辺領域１０６に近い側と表示領域Ｅの周辺領域１０６に遠い側とで、有機ＥＬ素子３０で発せられる光の輝度の相違（変化）が小さくなり、比較例に係る有機ＥＬ装置２００における領域Ｈの輝度ムラ（表示ムラ）を抑制することができる。従って、本実施形態に係る有機ＥＬ装置１００は、比較例に係る有機ＥＬ装置２００と比べて、表示の均一性が高められ、高品位の表示を提供することができる。

（実施形態２）
図１３は、実施形態２に係るヘッドマウントディスプレイの構成を示す概略図である。
図１３に示すように、ヘッドマウントディスプレイ１０００は、「電子機器」の一例であり、左右の目に対応して設けられた２つの表示部１００１を有している。観察者Ｍはヘッドマウントディスプレイ１０００を眼鏡のように頭部に装着することにより、表示部１００１に表示された文字や画像などを見ることができる。例えば、左右の表示部１００１に視差を考慮した画像を表示すれば、立体的な映像を見て楽しむこともできる。

表示部１００１には、上述した有機ＥＬ装置１００が用いられている。有機ＥＬ装置１００では、表示の均一性が高められ、高品位の表示を提供することができる。従って、表示部１００１に有機ＥＬ装置１００を搭載することで、高品位な表示のヘッドマウントディスプレイ１０００を提供することができる。

本発明は、上記実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置が搭載された電子機器もまた本発明の技術的範囲に含まれる。
上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。

（変形例１）
本発明を適用した電気光学装置としては、上述した発光素子としての有機ＥＬ素子３０を備えた有機ＥＬ装置１００に限定されず、例えば無機ＥＬ素子やＬＥＤなどの自発光型の発光素子を備えた電気光学装置に対して本発明を幅広く適用することが可能である。

（変形例２）
本発明を適用した電気光学装置は、上述した有機ＥＬ装置１００に限定されず、例えば液晶装置や、マイクロミラーが配列された表示素子（デジタルミラーデバイス）であってもよい。

（変形例３）
本発明を適用した電子機器としては、上述したヘッドマウントディスプレイ１０００に限らず、例えば、ヘッドアップディスプレイや、デジタルカメラの電子ビューファインダー、携帯型情報端末、ナビゲーターなどの表示部に、本発明が適用された電気光学装置を搭載してもよい。

７…基板、８…基板本体、１０…素子基板、１２…走査線、１４…データ線、６，１８，１９…電源線、２０，２０Ｒ，２０Ｇ，２０Ｂ…画素、２１…容量、２８…中継電極、３０，３０Ｒ，３０Ｇ，３０Ｂ…有機ＥＬ素子、３１…画素電極、３２…発光機能層、３３…対向電極、４０…保護基板、５０，５０Ｂ，５０Ｇ，５０Ｒ…カラーフィルター層、６１…ゲート絶縁膜、６２…ゲート、６３，６４…イオン注入部、６５…チャネル、７１，７２，７３，７４，７５…画素回路のｎウエル、７７…素子領域、８０…素子分離部、８１…トレンチ、８２…酸化シリコン、８３…開口、８８…素子分離領域、９０…絶縁層、９１…第１絶縁膜、９２…第２絶縁膜、１００…有機ＥＬ装置、１０１…データ線駆動回路、１０１ａ…データ線駆動回路領域、１０２…走査線駆動回路、１０２ａ…走査線駆動回路領域、１０３…外部接続用端子、１０５…駆動回路領域、１０６…周辺領域、１１０…画素回路、１２１〜１２５…トランジスター、１３１，１３２，１３３…駆動回路のｎウエル、１４１，１４２…駆動回路のｐ型半導体基板領域、Ｅ…表示領域、Ｎ…画素ウエル、Ｄ１…表示領域のトレンチ密度、Ｄ２…駆動回路領域のトレンチ密度、Ｄ３…周辺領域のトレンチ密度。

Claims (7)

1. 第１の密度を有する第１トレンチ素子分離領域を含み、トランジスターを含む画素回路が配置された第１領域と、
   第２の密度を有する第２トレンチ素子分離領域を含み、前記画素回路を駆動するための信号を供給する駆動回路が配置された第２領域と、
   第３の密度を有する第３トレンチ素子分離領域を含み、少なくとも前記第１領域と前記第２領域との間に配置された第３領域と、
   を含み、
   前記第１の密度と前記第２の密度とは異なり、前記第１の密度と前記第３の密度とは等しく、
   前記第３領域は前記第２領域を囲むことを特徴とする電気光学装置。
2. 前記第３領域は前記第１領域を囲むことを特徴とする請求項１に記載の電気光学装置。
3. 前記第１トレンチ素子分離領域と前記第３トレンチ素子分離領域とは同一のパターンからなることを特徴とする請求項１または２に記載の電気光学装置。
4. 請求項１乃至３のうちいずれか１項に記載の電気光学装置を備えていることを特徴とする電子機器。
5. 第１の密度を有する第１トレンチを含み、画素回路が配置された第１領域と、
   第２の密度を有する第２トレンチを含み、前記画素回路を駆動するための信号を供給する駆動回路が配置された第２領域と、
   第３の密度を有する第３トレンチを含み、少なくとも前記第１領域と前記第２領域との間に配置された第３領域と、を含む電気光学装置の製造方法であって、
   シリコン基板の上に、所定のパターンを有する研磨ストッパー層を形成する工程と、
   少なくとも前記研磨ストッパー層をマスクとして、前記シリコン基板にトレンチを形成する工程と、
   前記トレンチを充填するように、前記シリコン基板の上に絶縁層を形成する工程と、
   前記研磨ストッパー層をストッパーとして、前記絶縁層を研磨する工程と、を含み、
   前記トレンチを形成する工程では、前記第１の密度と前記第２の密度とが異なり、前記第１の密度と前記第３の密度とが等しくなるように、前記第１領域に前記第１の密度を有する前記第１トレンチを形成し、前記第２領域に前記第２の密度を有する前記第２トレンチを形成し、前記第３領域に前記第３の密度を有する前記第３トレンチを形成し、
   前記トレンチを形成する工程では、前記第２領域を囲むように前記第３領域を形成することを特徴とする電気光学装置の製造方法。
6. 前記トレンチを形成する工程では、前記第１領域を囲むように前記第３領域を形成することを特徴とする請求項５に記載の電気光学装置の製造方法。
7. 前記トレンチを形成する工程では、前記第１トレンチと前記第３トレンチとは同一のパターンであることを特徴とする請求項５または６に記載の電気光学装置の製造方法。

Images