KR100971206B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100971206B1
KR100971206B1 KR1020020087303A KR20020087303A KR100971206B1 KR 100971206 B1 KR100971206 B1 KR 100971206B1 KR 1020020087303 A KR1020020087303 A KR 1020020087303A KR 20020087303 A KR20020087303 A KR 20020087303A KR 100971206 B1 KR100971206 B1 KR 100971206B1
Authority
KR
South Korea
Prior art keywords
gate electrode
forming
film
pattern
gate
Prior art date
Application number
KR1020020087303A
Other languages
English (en)
Other versions
KR20040060503A (ko
Inventor
김석수
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020020087303A priority Critical patent/KR100971206B1/ko
Publication of KR20040060503A publication Critical patent/KR20040060503A/ko
Priority to US11/156,422 priority patent/US20050230718A1/en
Application granted granted Critical
Publication of KR100971206B1 publication Critical patent/KR100971206B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor

Abstract

본 발명은 반도체 장치의 제조 방법을 개시한다. 개시된 발명은, 위한 본 발명에 따른 반도체장치의 제조방법은, 활성 영역과 비활성 영역을 갖는 반도체기판을 마련하는 단계; 상기 반도체기판의 활성영역상에 게이트 산화막 패턴, 제1도전체막 패턴 및 절연막 패턴으로 이루어진 게이트 전극을 형성하는 단계; 상기 게이트 전극의 양측벽에 게이트 스페이서를 형성하는 단계; 상기 기판의 표면에 유전체막을 형성하는 단계; 및 상기 게이트 전극의 절연막 패턴, 상기 게이트 전극의 게이트 스페이서 및 상기 유전체막 상에 제2도전체막을 연속적으로 적층하는 단계; 및 상기 게이트전극의 일측상부와 스페이서 및 활성영역상의 제2도전체막과 상기 유전체막 부분을 패터닝하여 제2도전체막 패턴 및 유전체막 패턴으로 이루어지는 플래쉬 게이트 전극을 형성하는 단계를 포함하여 구성되어, 플래쉬 게이트 전극을 형성하기 위한 유전체막을 완전히 제거할 필요가 없기 때문에 상기 유전체막의 제거에 의해 가해지는 기판의 손상을 줄일 수 있다.

Description

반도체 장치의 제조 방법{method for forming a semiconductor device}
도 1a 내지 도 1d는 종래기술에 따른 반도체 장치를 제조하는 방법을 설명하기 위한 공정 단면도,
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 공정 단면도.
[도면의 주요부분에 대한 부호의 설명]
21 : 반도체기판 22 : 활성영역
23 : 비활성영역 25 : 게이트산화막
27 : 제1도전체막 29 : 절연막
31 : 마스크층 33 : 유전체막
35 : 제2도전체막 37 : 플래시 게이트전극
40 : 마스크층
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 보다 상세하게는 게이트 전극과 플래쉬 게이트 전극이 단일 기판 상에 형성된 맥램(McRAM)과 같은 반도체 장치의 제조 방법에 관한 것이다.
최근, 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 상기 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응함으로써, 상기 반도체 장치는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다.
그리고, 상기 반도체 장치는 휘발성 메모리 장치와 비휘발성 메모리 장치로 구분할 수 있다. 상기 비휘발성 메모리 장치의 예로서는 플래쉬 메모리 장치, 맥램 장치 등을 들 수 있다.
상기 맥램 장치는 전력 소모가 적고, 제조 비용도 낮고, 정보 처리 속도도 빠르게 때문에 최근에 각광 받고 있다. 상기 맥램 장치는 하나에 셀 내에 게이트 전극과 플래쉬 게이트 전극이 형성된 특징을 갖는다.
이러한 관점에서, 종래기술에 따른 반도체장치의 제조방법을 도 1a 내지 도 1d를 참조하여 설명하면 다음과 같다.
도 1a 내지 도 1d는 종래기술에 따른 맥램 반도체 장치를 제조하는 방법을 설명하기 위한 공정단면도이다.
종래기술에 따른 반도체장치의 제조방법은, 도 1a에 도시된 바와같이, 활성영역(2)과 비활성영역(3)으로 구분된 반도체기판(1)을 마련한다.
그다음, 상기 반도체기판(1)상에 유전체막(5), 제1도전체막(7) 및 절연막(9)을 순차적으로 적층한후 상기 절연막(9)상에 마스크층(10)을 형성한 후, 상기 마스 크층(10)을 식각 마스크로 이용한 식각을 실시한다.
이어서, 도 1b에 도시된 바와같이, 상기 식각을 통하여 상기 절연막(9), 제1도전체막(7) 및 유전체막(5)을 순차적으로 제거하여 상기 반도체기판(1)의 활성 영역(2)상에 유전체막 패턴(5a), 제1도전체막 패턴(7a) 및 절연막 패턴(9a)으로 이루어진 플래쉬 게이트전극(11)을 형성한다. 이때, 상기 반도체기판(1)상에 잔류하는 유전체막(5)은 모두 제거해야 한다. 이는 후속 공정을 통하여 상기 반도체기판(1) 상에 게이트 전극을 형성해야 하기 때문이다. 그러나, 상기 유전체막(5)을 제거할 때 상기 반도체기판(1)에는 다소의 손상이 가해진다.
그다음, 상기 플래쉬 게이트전극(1)의 양측벽에 스페이서(12)를 형성한다.
이어서, 도 1c에 도시된 바와같이, 상기 반도체기판(1)의 표면에 게이트 산화막(13)을 형성한다.
그다음, 상기 게이트 산화막(13)의 표면과 스페이서(12) 및 상기 플래쉬 게이트 전극(11)의 절연막 패턴(9a)상에 제2도전체막(15)을 연속적으로 형성한다.
이어서, 상기 게이트전극(11)의 일측과 스페이서(12) 및 활성영역(2)의 일측에 위치하는 제2도전막(15)상에 마스크층(20)을 형성한후 이를 식각 마스크로 사용하는 식각 공정을 통하여 상기 제2도전체막(15)과 상기 게이트 산화막(13)을 패터닝하고 이어 상기 마스크층(20)을 제거한다.
그다음, 도 1d에 도시된 바와같이, 상기 패터닝에 의해 원하는 영역 즉, 반도체기판(1)의 활성영역(2)상에 제2도전체막 패턴(15a)과 게이트 산화막패턴(13a)으로 이루어진 게이트 전극(17)이 형성된다.
이와 같이, 상기 공정을 실시함으로서 상기 플래쉬 게이트 전극(11) 및 게이트 전극(17)을 하나의 셀 내에 형성된다. 이때, 상기 플래쉬 게이트 전극(11)을 형성한 후 상기 게이트 전극(17)을 형성하기 때문에 상기 플래쉬 게이트 전극(11)의 형성에 이용한 유전체막(5)을 완전히 제거해야 한다.
이와 같이, 상기 유전체막(5)을 완전히 제거함으로서 상기 반도체기판(1)에는 손상이 가해지고, 상기 손상에 의해 상기 스페이서(12)의 하부에는 보이드(void) 등과 같은 불량이 발생하기도 한다.
따라서, 종래의 방법을 통하여 맥램 장치를 형성하는 경우에는 보이드 등과 같은 불량이 발생함으로서 그것의 신뢰도를 저하시키는 단점이 있다.
이에 본 발명은 상기 종래기술에 따른 제반 문제점을 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 기판에 손상이 끼치지 않은 상태에서 게이트 전극과 플래쉬 게이트 전극을 하나의 셀 상에 형성하기 위한 반도체장치의 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 제조방법은, 활성 영역과 비활성 영역을 갖는 반도체기판을 마련하는 단계; 상기 반도체기판의 활성영역상에 게이트 산화막 패턴, 제1도전체막 패턴 및 절연막 패턴으로 이루어진 게이트 전극을 형성하는 단계; 상기 게이트 전극의 양측벽에 게이트 스페이서를 형성하는 단계; 상기 기판의 표면에 유전체막을 형성하는 단계; 및 상기 게이트 전극의 절연막 패턴, 상기 게이트 전극의 게이트 스페이서 및 상기 유전체막 상에 제2도전체막을 연속적으로 적층하는 단계; 및 상기 게이트전극의 일측상부와 스페이서 및 활성영역상의 제2도전체막과 상기 유전체막 부분을 패터닝하여 제2도전체막 패턴 및 유전체막 패턴으로 이루어지는 플래쉬 게이트 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 더욱 상세히 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 공정 단면도이다.
본 발명의 바람직한 실시예는, 도 2a에 도시된 바와같이, 반도체기판(20)을 활성영역(22)과 비활성 영역(23)으로 구분한다. 이때, 상기 구분은 상기 비활성 영역(23)에 트렌치 구조물을 형성하므로써 달성된다.
그다음, 상기 반도체기판(21)상에 게이트산화막(25), 제1도전체막(27) 및 절연막(29)을 순차적으로 적층한다. 이때, 상기 제1도전체막(27)은 폴리 실리콘막인 것이 바람직하고, 상기 절연막(29)은 산화막 또는 질화막인 것이 바람직하다.
이어서, 상기 절연막(29)상에 마스크층(30)을 형성한다. 이때, 상기 마스크층(30)은 주로 포토레지스트 패턴을 이용한다. 즉, 상기 마스크층(30) 형성공정은 먼저 상기 절연막(29)상에 포토레지스트막을 도포한 후, 사진 식각 공정을 실시하여 상기 포토레지스트막의 일부를 선택적으로 제거함으로서 상기 마스크층(30)으로서의 포토레지스트패턴이 형성된다.
그다음, 도 2b에 도시된 바와같이, 상기 마스크층(30)을 식각 마스크로 사용하는 식각공정을 실시한다. 이에 따라, 상기 마스크층(30)이외의 영역에 형성된 절연막(29), 제1도전체막(27) 및 게이트 산화막(25)부분이 순차적으로 제거되고 이후 상기 마스크층(30)을 제거한다.
이렇게 하여 상기 반도체기판(21)의 활성영역(22)상에는 게이트산화막패턴(25a), 제1도전막패턴(27a) 및 절연막패턴(29a)으로 이루어지는 게이트전극(30)이 형성된다. 이때, 상기 절연막패턴(29a)은 산화막 패턴 또는 질화막 패턴이다.
이어서, 상기 게이트전극(30)의 양측벽에는 게이트 스페이서(31)를 형성한다. 이때, 상기 게이트 스페이서(31)는 상기 게이트 전극(30)을 갖는 반도체기판(21)상에 게이트 스페이서(31)로 형성하기 위한 박막을 형성한 후, 상기 박막을 에치백(etch back)하여 형성한다.
그다음, 도 2c에 도시된 바와같이, 상기 반도체기판(21)의 표면에만 유전체막(33)을 형성한다. 즉, 상기 게이트 전극(30) 및 상기 게이트 스페이서(31)를 제외한 반도체기판(21)상에 상기 유전체막(33)을 형성한다.
이어서, 상기 유전체막(33), 게이트 전극(30)의 절연막 패턴(29a) 및 게이트 스페이서(31)에 제2도전체막(35)을 형성한다. 이때, 상기 제2도전체막(35)은 상기 제1도전체막(27)과 동일 물질로 이루어지는 것이 바람직하기 때문에 상기 제2도전체막(35)은 폴리 실리콘막인 것이 바람직하다.
그다음, 상기 제2도전체막(35)상에 마스크층(40)을 형성한다. 이때, 상기 마 스크층(40) 또한 포토레지스트 패턴인 것이 바람직한데, 그 막의 형성공정은 먼저 상기 제2도체막(35)상에 포토레지스트막을 형성한 후, 사진 식각 공정을 실시하여 상기 포토레지스트막을 제거함으로서 상기 마스크층(40)으로서의 포토레지스트 패턴이 형성된다.
이어서, 도 2d에 도시된 바와같이, 상기 마스크층(40)을 식각 마스크로 사용하는 식각을 실시한다. 이에 따라, 상기 마스크층(40) 아래를 제외한 영역의 제2도전체막(35) 및 유전체막(33)이 순차적으로 제거된다.
그다음, 상기 마스크층(40)을 제거한후 상기 반도체기판(20)의 원하는 영역 상에 유전체막 패턴(33a) 및 제2도전체막 패턴(35a)으로 이루어지는 플래시 게이트 전극(37)이 형성된다. 이때, 상기 식각공정에서 상기 유전체막(33)이 완전히 제거되지 않아도 무방하다. 즉, 상기 식각을 수행하여도 상기 기판(21) 상에는 잔류 유전체막(33b)이 존재하는 것이다. 이는 상기 게이트 전극(30)을 형성한 후, 상기 플래시 게이트 전극37)을 형성하기 때문이다.
상기에서 설명한 바와같이, 본 발명에 의하면, 하나의 셀 내에 게이트 전극 및 플래쉬 게이트 전극을 갖는 맥램 반도체 장치를 형성할 때 식각에 의해 기판에 가해지는 손상을 다소 줄일 수 있기 때문에 상기 식각으로 인하여 발생하는 불량 등이 줄어 든다.
이와 같이, 본 발명의 방법은 식각으로 인해 발생하는 불량을 줄일 수 있기 때문에 반도체 장치의 제조에 따른 신뢰도를 확보할 수 있는 효과가 기대된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (4)

  1. 활성 영역과 비활성 영역을 갖는 반도체기판을 마련하는 단계;
    상기 반도체기판의 활성영역상에 게이트 산화막 패턴, 제1도전체막 패턴 및 절연막 패턴으로 이루어진 게이트 전극을 형성하는 단계;
    상기 게이트 전극의 양측벽에 게이트 스페이서를 형성하는 단계;
    상기 게이트 전극 및 상기 게이트 스페이서를 제외한 반도체 기판 상에 유전체막을 형성하는 단계;
    상기 게이트 전극의 절연막 패턴, 상기 게이트 전극의 게이트 스페이서 및 상기 유전체막 상에 제2도전체막을 연속적으로 적층하는 단계; 및
    상기 게이트전극의 일측상부와 스페이서 및 활성영역상의 제2도전체막과 상기 유전체막 부분을 패터닝하여 제2도전체막 패턴 및 유전체막 패턴으로 이루어지는 플래쉬 게이트 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 플래쉬 게이트 전극을 형성하는 단계는,
    상기 제2 도전체막 상에 마스크층을 형성하는 단계; 및
    상기 마스크층을 식각 마스크로 사용하여 상기 제2 도전체막 및 상기 유전체막을 식각하여 상기 플래쉬 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제2항에 있어서,
    상기 반도체 기판 상에 유전체막이 잔류하도록 상기 유전체막을 식각하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 삭제
KR1020020087303A 2002-12-30 2002-12-30 반도체 장치의 제조 방법 KR100971206B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020020087303A KR100971206B1 (ko) 2002-12-30 2002-12-30 반도체 장치의 제조 방법
US11/156,422 US20050230718A1 (en) 2002-12-30 2005-06-20 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020087303A KR100971206B1 (ko) 2002-12-30 2002-12-30 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20040060503A KR20040060503A (ko) 2004-07-06
KR100971206B1 true KR100971206B1 (ko) 2010-07-20

Family

ID=35095396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020087303A KR100971206B1 (ko) 2002-12-30 2002-12-30 반도체 장치의 제조 방법

Country Status (2)

Country Link
US (1) US20050230718A1 (ko)
KR (1) KR100971206B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8065123B2 (en) * 2007-09-10 2011-11-22 Autodesk, Inc. Systems and methods for performing quantity takeoff computations from computer aided design drawings

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970054230A (ko) * 1995-12-23 1997-07-31 김주용 플래쉬 이이피롬 및 그의 제조방법
KR0172273B1 (ko) * 1995-06-24 1999-02-01 김주용 플래쉬 메모리 셀의 제조방법
KR20010060548A (ko) * 1999-12-27 2001-07-07 박종섭 플래쉬 이이피롬 셀 및 그 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6174772B1 (en) * 1999-07-06 2001-01-16 Taiwan Semiconductor Manufacturing Company Optimal process flow of fabricating nitride spacer without inter-poly oxide damage in split gate flash
KR100390889B1 (ko) * 2000-05-25 2003-07-10 주식회사 하이닉스반도체 반도체장치의 비휘발성 메모리 소자 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172273B1 (ko) * 1995-06-24 1999-02-01 김주용 플래쉬 메모리 셀의 제조방법
KR970054230A (ko) * 1995-12-23 1997-07-31 김주용 플래쉬 이이피롬 및 그의 제조방법
KR20010060548A (ko) * 1999-12-27 2001-07-07 박종섭 플래쉬 이이피롬 셀 및 그 제조 방법

Also Published As

Publication number Publication date
KR20040060503A (ko) 2004-07-06
US20050230718A1 (en) 2005-10-20

Similar Documents

Publication Publication Date Title
KR20020039839A (ko) 반도체 소자의 제조방법
US7413960B2 (en) Method of forming floating gate electrode in flash memory device
CN111415937B (zh) 存储器及其形成方法
KR100549269B1 (ko) 스플릿 게이트형 플래쉬 메모리 소자의 제조방법
US7696074B2 (en) Method of manufacturing NAND flash memory device
KR100937818B1 (ko) 플래시 메모리 소자 및 그의 제조 방법
KR100971206B1 (ko) 반도체 장치의 제조 방법
KR100885498B1 (ko) 반도체 장치의 제조 방법
KR20060088637A (ko) 주변 영역 트랜지스터를 갖는 플래시 기억 소자 및 그제조 방법
CN109841626B (zh) 半导体结构及其形成方法
KR100526476B1 (ko) 스플릿 게이트형 플래쉬 메모리 소자의제조방법
KR100958618B1 (ko) 반도체 장치의 제조 방법
KR100907883B1 (ko) 반도체 장치의 콘택 형성 방법
JP2005536040A (ja) 半導体基板上に複数のゲート積層物を有する半導体基板の製造方法ならびに半導体構造
KR20040029525A (ko) 플레쉬 메모리 소자 및 그 제조방법
KR100242471B1 (ko) 반도체 메모리장치의 캐패시터 제조방법
KR100590378B1 (ko) 플래쉬 메모리 소자 제조방법
KR20000051867A (ko) 반도체 메모리 제조방법
KR100224680B1 (ko) 원통형 커패시터의 제조방법
US20040142525A1 (en) Method of manufacturing a semiconductor device
KR100990936B1 (ko) 플래쉬 메모리 소자의 게이트 형성방법
KR100568424B1 (ko) 반도체 소자의 선택적 실리사이드 형성 방법
KR20010044868A (ko) 반도체 소자의 캐패시터 제조 방법
US20080220605A1 (en) Method of manufacturing flash memory device
KR19990032603A (ko) 비활성 메모리 장치의 저항 형성 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee