CN111415937B - 存储器及其形成方法 - Google Patents

存储器及其形成方法 Download PDF

Info

Publication number
CN111415937B
CN111415937B CN202010403424.8A CN202010403424A CN111415937B CN 111415937 B CN111415937 B CN 111415937B CN 202010403424 A CN202010403424 A CN 202010403424A CN 111415937 B CN111415937 B CN 111415937B
Authority
CN
China
Prior art keywords
floating gate
material film
forming
side wall
gate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010403424.8A
Other languages
English (en)
Other versions
CN111415937A (zh
Inventor
王旭峰
于涛
李冰寒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010403424.8A priority Critical patent/CN111415937B/zh
Publication of CN111415937A publication Critical patent/CN111415937A/zh
Priority to US17/012,391 priority patent/US20210358927A1/en
Application granted granted Critical
Publication of CN111415937B publication Critical patent/CN111415937B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种存储器及其形成方法，存储器包括：基底，所述基底包括擦除区和浮栅区，所述浮栅区与所述擦除区邻接，且所述浮栅区分别位于所述擦除区两侧；位于所述浮栅区上的浮栅极结构；位于所述浮栅极结构上的控制栅结构；位于所述擦除区和浮栅区两侧的基底上的字线栅结构，所述字线栅结构与部分控制栅结构相接触，且所述浮栅极结构和所述字线栅结构之间具有第一侧墙。所述存储器的性能较好。

Description

存储器及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种存储器及其形成方法。
背景技术
在目前的半导体产业中，集成电路产品主要可分为三大类型：模拟电路、数字电路和数/模混合电路，其中，存储器是数字电路中的一个重要类型。而在存储器中，近年来快闪存储器(Flash Memory，简称闪存)的发展尤为迅速。闪存的主要特点是在不加电的情况下能长期保持存储信息，且具有集成度高、存储速度快、易于擦除和重写等优点，因此，在微机、自动化控制等多项领域得到了广泛的应用。
快闪存储器分为两种类型：叠栅(stack gate)快闪存储器和分栅(split gate)快闪存储器。叠栅快闪存储器具有浮栅和位于浮栅的上方的控制栅。叠栅快闪存储器存在过擦除的问题。与叠栅快闪存储器不同的是，分栅快闪存储器在浮栅的一侧形成作为擦除栅极的字线。分栅快闪存储器能有效的避免过擦除效应。
然而，现有的分栅快闪存储器的性能较差。
发明内容
本发明解决的技术问题是提供一种存储器及其形成方法，以提高存储器的性能。
为解决上述技术问题，本发明技术方案提供一种存储器，包括：基底，所述基底包括擦除区和浮栅区，所述浮栅区与所述擦除区邻接，且所述浮栅区分别位于所述擦除区两侧；位于所述浮栅区上的浮栅极结构；位于所述浮栅极结构上的控制栅结构；位于所述擦除区和浮栅区两侧的基底上的字线栅结构，所述字线栅结构与部分控制栅结构相接触，且所述浮栅极结构和所述字线栅结构之间具有第一侧墙。
可选的，还包括：位于擦除区上的擦除栅极结构，所述擦除栅极结构位于相邻浮栅极结构之间。
可选的，还包括：位于擦除区内的源区；分别位于所述浮栅极结构、控制栅结构和字线栅结构两侧的基底内的漏区。
可选的，还包括：位于所述控制栅结构表面的第二侧墙。
可选的，还包括：位于所述第二侧墙和控制栅结构侧壁表面的第三侧墙，且所述第三侧墙和控制栅结构暴露出部分浮栅极结构顶部表面。
可选的，所述控制栅结构包括：控制栅介质层和位于控制栅介质层表面的控制栅极层；所述控制栅介质层包括：氧化层、位于氧化层表面的氮化层和位于氮化层表面的氧化层；所述控制栅极层的材料包括：多晶硅。
可选的，所述浮栅极结构包括：浮栅介质层和位于浮栅介质层表面的浮栅电极层；所述浮栅介质层的材料包括：氧化硅；所述浮栅电极层的材料包括：多晶硅。
相应的，本发明技术方案还提供一种存储器的形成方法，包括：提供基底，所述基底包括擦除区和浮栅区，所述浮栅区与所述擦除区邻接，且所述浮栅区分别位于所述擦除区两侧；在所述擦除区和浮栅区上形成浮栅材料膜；在所述浮栅区上的浮栅材料膜表面形成控制栅结构，暴露出擦除区上的浮栅材料膜；刻蚀所述浮栅材料膜，直至暴露出基底表面，在所述浮栅区上形成浮栅极结构，所述浮栅极结构侧壁包括相对的第一侧和第二侧，且所述第一侧与浮栅区相邻；在所述浮栅极结构第一侧的侧壁表面形成第一侧墙；在所述控制栅结构和第一侧墙侧壁表面形成字线栅结构，且所述字线栅结构与部分控制栅结构相接触。
可选的，还包括：形成所述浮栅材料膜之后，形成所述控制栅结构之前，在所述浮栅材料膜表面形成掩膜层，所述掩膜层内具有掩膜开口，且所述掩膜开口暴露出擦除区和浮栅区上的浮栅材料膜表面。
可选的，所述控制栅结构的形成方法包括：在所述掩膜开口的底部和侧壁表面、以及掩膜层顶部表面形成控制栅介质材料膜；在所述控制栅介质材料膜表面形成控制栅极材料膜；刻蚀所述控制栅介质材料膜和控制栅极材料膜，直至暴露出浮栅材料膜，在所述浮栅区上形成所述控制栅结构。
可选的，还包括：形成所述控制栅极材料膜之后，刻蚀所述控制栅介质材料膜和控制栅极材料膜之前，在所述控制栅极材料膜的侧壁表面形成第二侧墙材料膜；刻蚀所述第二侧墙材料膜和控制栅极材料膜，直至暴露出控制栅介质材料膜，使第二侧墙材料膜形成第二侧墙，使所述控制栅极材料膜形成控制栅极层；形成所述控制栅极层和第二侧墙之后，刻蚀所述控制栅介质材料膜，直至暴露出浮栅材料膜和掩膜层顶部表面，在所述掩膜层侧壁表面和部分掩膜开口底部表面形成所述控制栅介质层。
可选的，还包括：形成所述第二侧墙和控制栅极层之后，刻蚀所述控制栅介质材料膜之前，在所述控制栅极层暴露出的顶部表面形成第一保护层；以所述第一保护层和第二侧墙为掩膜，刻蚀所述控制栅介质材料膜，形成所述控制栅介质层，所述控制栅介质层和控制栅极层构成所述控制栅结构。
可选的，还包括：形成所述控制栅结构之后，形成字线栅结构之前，在所述擦除区上形成擦除栅极结构。
可选的，所述擦除栅极结构的形成方法包括：以所述掩膜层、控制栅结构和第二侧墙为掩膜，刻蚀所述浮栅材料膜，直至暴露出基底，在所述浮栅材料膜内形成暴露出擦除区表面的浮栅开口；在所述掩膜开口内、浮栅开口内、第二侧墙表面、控制栅结构表面和掩膜层表面形成擦除栅材料膜；平坦化所述擦除栅材料膜，直至暴露出第二侧墙、控制栅结构和掩膜层表面，形成所述擦除栅极结构，且所述擦除栅极结构位于相邻控制栅结构之间。
可选的，还包括：形成所述擦除栅极结构之后，形成浮栅极结构之前，在所述擦除栅极结构表面形成第二保护层。
可选的，还包括：形成所述控制栅结构和第二侧墙之后，形成浮栅开口之前，在所述掩膜开口内的控制栅结构和第二侧壁表面形成第三侧墙；以所述掩膜层、控制栅结构、第二侧墙和第三侧墙为掩膜，刻蚀所述浮栅材料膜，直至暴露出基底，形成所述浮栅开口。
可选的，所述第三侧墙的形成方法包括：在所述掩膜开口内的控制栅结构侧壁表面、第二侧墙表面和掩膜层表面形成第三侧墙材料膜；刻蚀所述第三侧墙材料膜，直至暴露出浮栅材料膜、控制栅结构、第二侧墙和掩膜层顶部表面，形成所述第三侧墙。
可选的，所述第三侧墙包括：位于控制栅结构和第二侧墙侧壁表面的第一绝缘层、位于所述第一绝缘层表面的第二绝缘层、以及位于所述第二绝缘层表面的第三绝缘层；所述存储器的形成方法还包括：形成所述浮栅开口之后，去除所述第三侧墙中的第三绝缘层，暴露出部分浮栅材料膜表面；去除所述第三绝缘层之后，在所述浮栅开口内和掩膜开口内形成所述擦除栅极结构。
可选的，还包括：形成所述第三侧墙之后，形成所述擦除栅极结构之前，对浮栅开口底部暴露的基底进行离子注入工艺，在所述擦除区的基底内形成源区。
可选的，所述浮栅材料膜的形成方法包括：在所述基底表面形成浮栅介质材料膜；在所述浮栅介质材料膜表面形成浮栅极材料膜。
可选的，所述浮栅极结构的形成方法包括：去除所述掩膜层和位于所述掩膜层侧壁表面的控制栅介质层，暴露出浮栅材料膜；以所述第二侧墙、控制栅结构和擦除栅极结构为掩膜，刻蚀所述浮栅极材料膜，直至暴露出浮栅介质材料膜表面，使浮栅极材料膜形成浮栅电极层，在所述浮栅区上形成浮栅极结构。
可选的，所述第一侧墙的形成方法包括：在所述控制栅结构、浮栅极结构和基底表面形成第一侧墙材料膜；刻蚀所述第一侧墙材料膜，直至暴露出基底表面和控制栅结构表面，在所述浮栅极结构侧壁表面形成所述第一侧墙。
可选的，所述字线栅结构的形成方法包括：在所述基底表面、第一侧墙表面和控制栅结构表面形成字线栅材料膜；回刻蚀所述字线栅材料膜，直至暴露出基底表面，形成所述字线栅结构。
可选的，还包括：形成所述字线栅结构之后，分别在所述控制栅结构和字线栅结构两侧的基底内形成漏区。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案提供的存储器中，增加了位于所述浮栅极结构上的控制栅结构，且所述控制栅结构与所述字线栅结构相接触，使得所述字线栅结构能够通过所述控制栅结构与浮栅极结构发生耦合作用，从而提高所述浮栅极结构与所述字线栅结构之间的耦合系数，使得编程时所述浮栅极结构的耦合电压增大，进而有利于更多的热电子被吸引到浮栅极结构内，提高了编程效率，使得形成的存储器的性能较好。
本发明技术方案提供的存储器的形成方法中，通过在所述浮栅区上的浮栅材料膜表面形成控制栅结构；在所述控制栅结构和第一侧墙侧壁表面形成字线栅结构，且所述字线栅结构与部分控制栅结构相接触，所述字线栅结构能够通过所述控制栅结构与浮栅极结构发生耦合作用，从而提高所述浮栅极结构与所述字线栅结构之间的耦合系数，使得编程时所述浮栅极结构的耦合电压增大，进而有利于更多的热电子被吸引到浮栅极结构内，提高了编程效率，使得形成的存储器的性能较好。
附图说明
图1是一种快闪存储器的剖面示意图；
图2至图21是本发明一实施例中的存储器形成方法各步骤的结构示意图。
具体实施方式
正如背景技术所述，快闪存储器的性能较差。
图1是一种快闪存储器的剖面示意图。
一种快闪存储器，请参考图1，包括：半导体衬底100，所述半导体衬底100包括擦除区A和浮栅区B，所述浮栅区B与擦除区A邻接且位于所述擦除区A两侧；位于半导体衬底100的擦除区A上的擦除栅极结构130；分别位于半导体衬底100的浮栅区B上的浮栅极结构120；位于浮栅极结构120一侧的字线结构140，所述浮栅极结构120位于擦除栅极结构130和字线结构140之间；位于半导体衬底100擦除区A内的源极110；位于半导体衬底100内的位线结构150，所述位线结构150位于相邻快闪存储器的字线结构140之间。
为增加编程时源极110对浮栅极结构120的耦合电压，一种方法为提高浮栅极结构120与源极110的耦合面积，从而提高浮栅极结构120与源极110的耦合率。在进行编程操作时，由于耦合率高，浮栅极结构120上产生较高的耦合电压，更多热电子被吸引到浮栅极结构120上，从而对浮栅极结构120进行编程。
然而，上述快闪存储器的结构中，浮栅沟道区域占浮栅极结构120尺寸的一半左右；而位于源极110上方的浮栅极结构120用于电压的耦合作用。为了提高编程时浮栅极结构120具有较高的电压，要保证源极110与浮栅极结构120重叠区域具有较大的尺寸，从而导致整个快闪存储器的尺寸较大，不符合半导体器件微小化的趋势。
为解决上述技术问题，本发明实施例提供一种存储器的形成方法，包括：在所述擦除区和浮栅区上形成浮栅材料膜；在所述浮栅区上的浮栅材料膜表面形成控制栅结构，暴露出擦除区上的浮栅材料膜；在所述控制栅结构和第一侧墙侧壁表面形成字线栅结构，且所述字线栅结构与部分控制栅结构相接触，所述字线栅结构能够通过所述控制栅结构与浮栅极结构发生耦合作用，有利于提高形成的存储器的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图21是本发明一实施例中的存储器形成方法各步骤的结构示意图。
请参考图2，提供基底200，所述基底200包括擦除区II和浮栅区I，所述浮栅区I与所述擦除区II邻接，且所述浮栅区I分别位于所述擦除区II两侧。
在本实施例中，所述基底200的材料为硅；在其他实施例中，所述基底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟；在其他实施例中，所述基底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底。
请参考图3，在所述擦除区II和浮栅区I上形成浮栅材料膜。
所述浮栅材料膜为后续形成浮栅极结构提供材料。
在本实施例中，所述浮栅材料膜还位于所述擦除区II和浮栅区I两侧的基底200表面。
所述浮栅材料膜的形成方法包括：在所述基底200表面形成浮栅介质材料膜211；在所述浮栅介质材料膜211表面形成浮栅极材料膜212。
需要说明的是，部分浮栅介质材料膜211后续还用于形成字线栅结构。
所述浮栅介质材料膜211的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。在本实施例中，所述浮栅介质材料膜211的材料为氧化硅。
所述浮栅极材料膜212的材料为多晶硅。
请参考图4，在所述浮栅材料膜表面形成掩膜层220，所述掩膜层220内具有掩膜开口221，且所述掩膜开口221暴露出擦除II区和浮栅区I上的浮栅材料膜表面。
所述掩膜层220用于定义后续控制栅结构、浮栅极结构以及字线栅结构的尺寸和位置。
所述掩膜层220和掩膜开口221的形成方法包括：在所述浮栅材料膜表面形成掩膜材料层(图中未示出)；在所述掩膜材料层表面形成图形化层(图中未示出)，所述图形化层暴露出擦除区II和浮栅区I上的掩膜材料层表面；以所述图形化层为掩膜，刻蚀所述掩膜材料层，直至暴露出浮栅材料膜，形成所述掩膜层220和掩膜开口221。
在本实施例中，所述掩膜层220的材料为氮化硅。
接着，在所述浮栅区I上的浮栅材料膜表面形成控制栅结构，暴露出擦除区II上的浮栅材料膜，具体形成所述控制栅结构的过程请参考图5至图10。
请参考图5，在所述掩膜开口221的底部和侧壁表面、以及掩膜层220顶部表面形成控制栅介质材料膜231。
所述控制栅介质材料膜231为后续形成控制栅结构的控制栅介质层提供材料。
所述控制栅介质材料膜231包括：氧化材料膜、位于氧化材料膜表面的氮化材料膜和位于氮化材料膜表面的氧化材料膜。
所述控制栅介质材料膜为O-N-O多层结构时，相应的，后续形成的控制栅介质层为多层结构，从而能够对控制栅结构和浮栅极结构之间充分起到隔离作用。
请参考图6，在所述控制栅介质材料231膜表面形成控制栅极材料膜232。
所述控制栅极材料膜232为后续形成控制栅结构的控制栅电极层提供材料。
所述控制栅极材料膜232的材料包括：为多晶硅。
请参考图7，在所述控制栅极材料膜232的侧壁表面形成第二侧墙材料膜241。
所述第二侧墙材料膜241为后续形成第二侧墙提供材料。
所述第二侧墙材料膜241的形成方法包括：在所述控制栅极材料膜232表面形成初始第二侧墙材料膜241；回刻蚀所述初始第二侧墙材料膜241，直至暴露出控制栅极材料膜232的顶部表面，形成所述第二侧墙材料膜241。
所述第二侧墙材料膜241和掩膜层220的材料不同。在本实施例中，所述第二侧墙材料膜241的材料为氧化硅。
请参考图8，刻蚀所述第二侧墙材料膜241和控制栅极材料膜232，直至暴露出控制栅介质材料膜231，使第二侧墙材料膜241形成第二侧墙242，使所述控制栅极材料膜232形成控制栅极层2321。
所述控制栅极层2321用于构成控制栅结构。
所述第二侧墙242，一方面，对控制栅极层2321起到电性隔离作用；另一方面，对所述控制栅极层2321表面起到保护作用，减少受到后续工艺的影响。
刻蚀所述第二侧墙材料膜241和控制栅极材料膜232的工艺为干法刻蚀工艺。
请参考图9，在所述控制栅极层2321暴露出的顶部表面形成第一保护层233。
所述第一保护层233用于保护控制栅极层2321的顶部表面，从而减少控制栅极层2321受到后续工艺的影响。
在本实施例中，所述第一保护层233的材料为氧化硅，所述第一保护层233的形成工艺为热氧化工艺。
在其他实施例中，所述第一保护层的形成工艺还可以为物理气相沉积工艺或者化学气相沉积工艺。
请参考图10，刻蚀所述控制栅介质材料膜231，直至暴露出浮栅材料膜表面和掩膜层220顶部表面，在所述掩膜层220侧壁表面和部分掩膜开口221底部表面形成所述控制栅介质层2311。
具体的，在本实施例中，以所述第一保护层233和第二侧墙242为掩膜，刻蚀所述控制栅介质材料膜231，形成所述控制栅介质层2311，所述控制栅介质层2311和控制栅极层2321构成所述控制栅结构234。
所述控制栅介质层2311包括：氧化层、位于所述氧化层表面的氮化层以及位于所述氮化层表面的氧化层。
所述控制栅介质层2311为多层结构，能够对控制栅结构234和后续形成的浮栅极结构之间充分起到隔离作用。
接着，在所述擦除区II上形成擦除栅极结构。
在本实施例中，所述存储器的形成方法还包括：形成所述控制栅结构234之后，后续形成所述擦除栅极结构之前，在所述掩膜开口211内的控制栅结构234和第二侧壁242表面形成第三侧墙。
在本实施例中，所述存储器的形成方法还包括：形成所述控制栅结构234之后，后续形成所述擦除栅极结构之前，在所述擦除区II基底200内形成源区。
具体形成所述第三侧墙、源区以及擦除栅极结构的的过程请参考图11至图15。
请参考图11，所述掩膜开口221内的控制栅结构234和第二侧壁242表面形成第三侧墙243。
所述第三侧墙243的形成方法包括：在所述掩膜开口221内的控制栅结构234侧壁表面、第二侧墙242表面和掩膜层220表面形成第三侧墙材料膜(图中未示出)；刻蚀所述第三侧墙材料膜，直至暴露出浮栅材料膜、控制栅结构234、第二侧墙242和掩膜层220顶部表面，形成所述第三侧墙243。
具体的，所述第三侧墙243暴露出第二侧墙242表面、控制栅结构234顶部表面的第一保护层233以及掩膜层220顶部表面。
所述第三侧墙243包括：位于控制栅结构234和第二侧墙242侧壁表面的第一绝缘层2431、位于所述第一绝缘层2431表面的第二绝缘层2432、以及位于所述第二绝缘层2432表面的第三绝缘层2433。
所述第一绝缘层2431为氧化层，在本实施例中，所述第一绝缘层2431的材料为氧化硅。
所述第二绝缘层2432为氮化层，在本实施例中，所述第二绝缘层2432的材料为氮化硅。
所述第三绝缘层2433为氮化层，在本实施例中，所述第三绝缘层2433的材料为氧化硅。
所述第三侧墙243为多层结构，有利于提高对控制栅结构234和后续形成的擦除栅极结构272之间的隔离作用。
请参考图12，以所述掩膜层220、控制栅结构234和第二侧墙242为掩膜，刻蚀所述浮栅材料膜，直至暴露出基底200表面，在所述浮栅材料膜内形成暴露出擦除区II表面的浮栅开口251。
具体的，在本实施例中，以所述掩膜层220、控制栅结构234、第二侧墙242和第三侧墙243为掩膜，刻蚀所述浮栅材料膜，直至暴露出基底200表面，形成所述浮栅开口251。
请参考图13，对浮栅开口251底部暴露的基底200进行离子注入工艺，在所述擦除区II的基底200内形成源区261。
在本实施例中，所述存储器的形成方法还包括：形成所述浮栅开口251之后，去除所述第三侧墙243中的第三绝缘层2433，暴露出部分浮栅材料膜表面。
通过去除所述第三绝缘层2433，能够使形成的浮栅极结构部分顶部表面被暴露，所述浮栅极结构顶部具有突出的尖端，后续在浮栅极结构结构和后续形成的擦除栅极结构之间进行擦除过程中，所述尖端有利于所述浮栅极结构内存储的电子放电，从而提高擦除效率。
请参考图14，在所述掩膜开口221内、浮栅开口251内、第二侧墙242表面、控制栅结构234表面和掩膜层220表面形成擦除栅材料膜271。
所述擦除栅材料膜271为后续形成擦除栅极结构提供材料。
具体的，所述擦除栅材料膜271的形成方法包括：在所述第二侧墙242、第一保护层233表面以及掩膜层220表面形成擦除栅介质材料膜(图中未标示)；在所述擦除栅介质材料膜表面形成擦除栅极材料膜(图中未标示)，且所述擦除栅极材料膜填充满所述掩膜开口221和浮栅开口251。
所述擦除栅介质材料膜的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅，在本实施例中，所述擦除栅介质材料膜的材料为氧化硅。
所述擦除栅极材料膜的材料为多晶硅。
请参考图15，平坦化所述擦除栅材料膜271，直至暴露出第二侧墙242、控制栅结构234和掩膜层220表面，形成所述擦除栅极结构272，且所述擦除栅极结构272位于相邻控制栅结构234之间。
平坦化所述擦除栅材料膜271的工艺包括：化学机械研磨工艺。
在本实施例中，所述存储器的形成方法还包括：在所述擦除栅极结构272表面形成第二保护层273。
所述第二保护层273用于保护擦除栅极结构272的顶部表面，从而减少擦除栅极结构272受到后续工艺的影响。
在本实施例中，所述第二保护层273的材料为氧化硅，所述第二保护层273的形成工艺为热氧化工艺。
在其他实施例中，所述第二保护层的形成工艺还可以为物理气相沉积工艺或者化学气相沉积工艺。
形成所述擦除栅极结构273之后，刻蚀所述浮栅材料膜，直至暴露出基底200表面，在所述浮栅区I上形成浮栅极结构，所述浮栅极结构侧壁包括相对的第一侧和第二侧，且所述第一侧与浮栅区相邻，具体形成所述浮栅极结构的过程请参考图16至图17。
请参考图16，去除所述掩膜层220和位于所述掩膜层220侧壁表面的控制栅介质层2311，暴露出浮栅材料膜表面。
去除所述掩膜层220和位于所述掩膜层220侧壁表面的控制栅介质层2311的工艺包括：湿法刻蚀工艺和干法刻蚀工艺中的一种或者两种组合。
请参考图17，以所述第二侧墙242、控制栅结构234和擦除栅极结构272为掩膜，刻蚀所述浮栅极材料膜212，直至暴露出浮栅介质材料膜211表面，使浮栅极材料膜212形成浮栅电极层2121，在所述浮栅区I上形成浮栅极结构(图中未标示)。
需要说明的是，所述浮栅极结构由浮栅电极层2121和位于浮栅电极层2121底部的浮栅介质材料膜211构成，所述位于浮栅电极层2121底部的浮栅介质材料膜211作为浮栅介质层。
所述浮栅极结构侧壁包括相对的第一侧(图中未示出)和第二侧(图中未示出)，且所述第一侧与浮栅区I相邻。
请参考图18，在所述浮栅极结构281第一侧的侧壁表面形成第一侧墙244。
所述第一侧墙244用于电性隔离浮栅极结构和后续形成的字线栅结构。
所述第一侧墙241的形成方法包括：在所述控制栅结构234、浮栅极结构和基底200表面形成第一侧墙材料膜(图中未示出)；刻蚀所述第一侧墙材料膜，直至暴露出基底200表面和控制栅结构234表面，在所述浮栅极结构侧壁表面形成所述第一侧墙244。
在本实施例中，所述第一侧墙244还位于控制栅介质层2311侧壁表面和部分控制栅电极层2321侧壁表面。
接着，在所述控制栅结构234和第一侧墙244侧壁表面形成字线栅结构，且所述字线栅结构与部分控制栅结构233相接触，具体形成所述字线栅结构的过程请参考图19至图20。
请参考图19，在所述基底200表面、第一侧墙244表面和控制栅结构234表面形成字线栅材料膜290。
所述字线栅材料膜290用于后续形成字线栅结构的字线栅电极层。
在本实施例中，所述字线栅材料膜290还位于第一保护层233、第二侧墙242和第二保护层273表面。
所述字线栅材料膜290的材料包括：多晶硅和金属，在本实施例中，所述字线栅材料膜290的材料为多晶硅。
由于所述第一侧墙244暴露出控制栅结构234侧壁表面，从而所述字线栅材料膜290能够与控制栅结构234相接触，使得后续刻蚀所述字线栅材料膜290形成的字线栅结构能够与控制栅结构234相接触。
请参考图20，回刻蚀所述字线栅材料膜290，直至暴露出基底200表面，使字线栅材料膜290形成字线栅电极层291，形成所述字线栅结构(图中未标示)。
具体的，在本实施例中，回刻蚀所述字线栅材料膜290，直至暴露出浮栅介质材料膜211、第一保护层233和第二侧墙242以及第二保护层273表面。
需要说明的是，所述字线栅结构由字线栅电极层291和位于字线栅电极层291底部的浮栅介质材料膜211构成，所述位于字线栅电极层291底部的浮栅介质材料膜211作为字线栅结构的字线栅介质层。
所述字线栅结构位于所述控制栅结构234和第一侧墙244侧壁表面，且所述字线栅结构与部分控制栅结构234相接触。
通过在所述浮栅区I上的浮栅材料膜表面形成控制栅结构234；在所述控制栅结构234和第一侧墙244侧壁表面形成字线栅结构，且所述字线栅结构与部分控制栅结构234相接触，所述字线栅结构能够通过所述控制栅结构234与浮栅极结构发生耦合作用，从而提高所述浮栅极结构与所述字线栅结构之间的耦合系数，使得编程时所述浮栅极结构的耦合电压增大，进而有利于更多的热电子被吸引到浮栅极结构内，提高了编程效率，使得形成的存储器的性能较好。
请参考图21，形成所述字线栅结构之后，分别在所述控制栅结构234和字线栅结构两侧的基底200内形成漏区262。
所述漏区262的形成方法包括：以所述控制栅结构234、字线栅结构、第二侧墙242以及擦除栅极结构272为掩膜，对所述基底200进行离子注入工艺。
在本实施例中，所述离子注入之前，还包括：去除以所述控制栅结构234、字线栅结构、第二侧墙242以及擦除栅极结构272两侧基底200表面的浮栅介质材料膜211，暴露出基底200表面。
在本实施例中，所述离子注入之后，还包括：去除所述控制栅结构234顶部表面的第一保护层233。
相应的，本发明实施例还提供一种采用上述方法形成的存储器，请参考图21，包括：基底200，所述基底200包括擦除区II和浮栅区I，所述浮栅区I与所述擦除区II邻接，且所述浮栅区I分别位于所述擦除区II两侧；位于所述浮栅区上的浮栅极结构(图中未标示)；位于所述浮栅极结构上的控制栅结构234；位于所述擦除区II和浮栅区I两侧的基底200上的字线栅结构(图中未标示)，所述字线栅结构与部分控制栅结构234相接触，且所述浮栅极结构和所述字线栅结构之间具有第一侧墙244。
所述存储器，增加了位于所述浮栅极结构上的控制栅结构234，且所述控制栅结构234与所述字线栅结构相接触，使得所述字线栅结构能够通过所述控制栅结构234与浮栅极结构发生耦合作用，从而提高所述浮栅极结构与所述字线栅结构之间的耦合系数，使得编程时所述浮栅极结构的耦合电压增大，进而有利于更多的热电子被吸引到浮栅极结构内，提高了编程效率，使得形成的存储器的性能较好。
以下结合附图进行详细说明。
所述存储器还包括：位于擦除区II上的擦除栅极结构272，所述擦除栅极结构272位于相邻浮栅极结构之间。
所述存储器还包括：位于擦除区II内的源区261；分别位于所述浮栅极结构、控制栅结构234和字线栅结构两侧的基底200内的漏区262。
所述存储器还包括：位于所述控制栅结构234表面的第二侧墙242。
所述存储器还包括：位于所述第二侧墙242和控制栅结构234侧壁表面的第三侧墙243，且所述第三侧墙243和控制栅结构234暴露出部分浮栅极结构顶部表面。
所述控制栅结构234包括：控制栅介质层2311和位于控制栅介质层2311表面的控制栅极层2312；所述控制栅介质层2311包括：氧化层(图中未标示)、位于氧化层表面的氮化层(图中未标示)和位于氮化层表面的氧化层(图中未标示)；所述控制栅极层2312的材料为多晶硅。
所述浮栅极结构包括：浮栅介质层和位于浮栅介质层表面的浮栅电极层2121；所述浮栅介质层的材料包括：氧化硅；所述浮栅电极层2121的材料为多晶硅。
需要说明的是，位于浮栅电极层2121底部的浮栅介质材料膜211作为浮栅极结构的浮栅介质层，且所述浮栅介质层位于浮栅区I上。
所述字线栅结构包括：字线栅介质层和位于字线栅介质层表面的字线栅电极层291；所述字线栅介质层的材料包括：氧化硅；所述字线栅电极层291的材料为多晶硅。
需要说明的是，位于字线栅电极层291底部的浮栅介质材料膜211作为字线栅结构的字线栅介质层。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (24)

1.一种存储器，其特征在于，包括：
基底，所述基底包括擦除区和浮栅区，所述浮栅区与所述擦除区邻接，且所述浮栅区分别位于所述擦除区两侧；
位于所述浮栅区上的浮栅极结构；
位于所述浮栅极结构上的控制栅结构；
位于所述擦除区和浮栅区两侧的基底上的字线栅结构，所述字线栅结构与部分控制栅结构相接触，且所述浮栅极结构和所述字线栅结构之间具有第一侧墙。
2.如权利要求1所述的存储器，其特征在于，还包括：位于擦除区上的擦除栅极结构，所述擦除栅极结构位于相邻浮栅极结构之间。
3.如权利要求1所述的存储器，其特征在于，还包括：位于擦除区内的源区；分别位于所述浮栅极结构、控制栅结构和字线栅结构两侧的基底内的漏区。
4.如权利要求1所述的存储器，其特征在于，还包括：位于所述控制栅结构表面的第二侧墙。
5.如权利要求4所述的存储器，其特征在于，还包括：位于所述第二侧墙和控制栅结构侧壁表面的第三侧墙，且所述第三侧墙和控制栅结构暴露出部分浮栅极结构顶部表面。
6.如权利要求1所述的存储器，其特征在于，所述控制栅结构包括：控制栅介质层和位于控制栅介质层表面的控制栅极层；所述控制栅介质层包括：氧化层、位于氧化层表面的氮化层和位于氮化层表面的氧化层；所述控制栅极层的材料包括：多晶硅。
7.如权利要求1所述的存储器，其特征在于，所述浮栅极结构包括：浮栅介质层和位于浮栅介质层表面的浮栅电极层；所述浮栅介质层的材料包括：氧化硅；所述浮栅电极层的材料包括：多晶硅。
8.一种存储器的形成方法，其特征在于，包括：
提供基底，所述基底包括擦除区和浮栅区，所述浮栅区与所述擦除区邻接，且所述浮栅区分别位于所述擦除区两侧；
在所述擦除区和浮栅区上形成浮栅材料膜；在所述浮栅区上的浮栅材料膜表面形成控制栅结构，暴露出擦除区上的浮栅材料膜；
刻蚀所述浮栅材料膜，直至暴露出基底表面，在所述浮栅区上形成浮栅极结构，所述浮栅极结构侧壁包括相对的第一侧和第二侧，且所述第一侧与浮栅区相邻；
在所述浮栅极结构第一侧的侧壁表面形成第一侧墙；
在所述控制栅结构和第一侧墙侧壁表面形成字线栅结构，且所述字线栅结构与部分控制栅结构相接触。
9.如权利要求8所述的存储器的形成方法，其特征在于，还包括：形成所述浮栅材料膜之后，形成所述控制栅结构之前，在所述浮栅材料膜表面形成掩膜层，所述掩膜层内具有掩膜开口，且所述掩膜开口暴露出擦除区和浮栅区上的浮栅材料膜表面。
10.如权利要求9所述的存储器的形成方法，其特征在于，所述控制栅结构的形成方法包括：在所述掩膜开口的底部和侧壁表面、以及掩膜层顶部表面形成控制栅介质材料膜；在所述控制栅介质材料膜表面形成控制栅极材料膜；刻蚀所述控制栅介质材料膜和控制栅极材料膜，直至暴露出浮栅材料膜，在所述浮栅区上形成所述控制栅结构。
11.如权利要求10所述的存储器的形成方法，其特征在于，还包括：形成所述控制栅极材料膜之后，刻蚀所述控制栅介质材料膜和控制栅极材料膜之前，在所述控制栅极材料膜的侧壁表面形成第二侧墙材料膜；刻蚀所述第二侧墙材料膜和控制栅极材料膜，直至暴露出控制栅介质材料膜，使第二侧墙材料膜形成第二侧墙，使所述控制栅极材料膜形成控制栅极层；形成所述控制栅极层和第二侧墙之后，刻蚀所述控制栅介质材料膜，直至暴露出浮栅材料膜和掩膜层顶部表面，在所述掩膜层侧壁表面和部分掩膜开口底部表面形成控制栅介质层。
12.如权利要求11所述的存储器的形成方法，其特征在于，还包括：形成所述第二侧墙和控制栅极层之后，刻蚀所述控制栅介质材料膜之前，在所述控制栅极层暴露出的顶部表面形成第一保护层；以所述第一保护层和第二侧墙为掩膜，刻蚀所述控制栅介质材料膜，形成所述控制栅介质层，所述控制栅介质层和控制栅极层构成所述控制栅结构。
13.如权利要求11所述的存储器的形成方法，其特征在于，还包括：形成所述控制栅结构之后，形成字线栅结构之前，在所述擦除区上形成擦除栅极结构。
14.如权利要求13所述的存储器的形成方法，其特征在于，所述擦除栅极结构的形成方法包括：以所述掩膜层、控制栅结构和第二侧墙为掩膜，刻蚀所述浮栅材料膜，直至暴露出基底，在所述浮栅材料膜内形成暴露出擦除区表面的浮栅开口；在所述掩膜开口内、浮栅开口内、第二侧墙表面、控制栅结构表面和掩膜层表面形成擦除栅材料膜；平坦化所述擦除栅材料膜，直至暴露出第二侧墙、控制栅结构和掩膜层表面，形成所述擦除栅极结构，且所述擦除栅极结构位于相邻控制栅结构之间。
15.如权利要求14所述的存储器的形成方法，其特征在于，还包括：形成所述擦除栅极结构之后，形成浮栅极结构之前，在所述擦除栅极结构表面形成第二保护层。
16.如权利要求14所述的存储器的形成方法，其特征在于，还包括：形成所述控制栅结构和第二侧墙之后，形成浮栅开口之前，在所述掩膜开口内的控制栅结构和第二侧壁表面形成第三侧墙；以所述掩膜层、控制栅结构、第二侧墙和第三侧墙为掩膜，刻蚀所述浮栅材料膜，直至暴露出基底，形成所述浮栅开口。
17.如权利要求16所述的存储器的形成方法，其特征在于，所述第三侧墙的形成方法包括：在所述掩膜开口内的控制栅结构侧壁表面、第二侧墙表面和掩膜层表面形成第三侧墙材料膜；刻蚀所述第三侧墙材料膜，直至暴露出浮栅材料膜、控制栅结构、第二侧墙和掩膜层顶部表面，形成所述第三侧墙。
18.如权利要求16所述的存储器的形成方法，其特征在于，所述第三侧墙包括：位于控制栅结构和第二侧墙侧壁表面的第一绝缘层、位于所述第一绝缘层表面的第二绝缘层、以及位于所述第二绝缘层表面的第三绝缘层；所述存储器的形成方法还包括：形成所述浮栅开口之后，去除所述第三侧墙中的第三绝缘层，暴露出部分浮栅材料膜表面；去除所述第三绝缘层之后，在所述浮栅开口内和掩膜开口内形成所述擦除栅极结构。
19.如权利要求16所述的存储器的形成方法，其特征在于，还包括：形成所述第三侧墙之后，形成所述擦除栅极结构之前，对浮栅开口底部暴露的基底进行离子注入工艺，在所述擦除区的基底内形成源区。
20.如权利要求13所述的存储器的形成方法，其特征在于，所述浮栅材料膜的形成方法包括：在所述基底表面形成浮栅介质材料膜；在所述浮栅介质材料膜表面形成浮栅极材料膜。
21.如权利要求20所述的存储器的形成方法，其特征在于，所述浮栅极结构的形成方法包括：去除所述掩膜层和位于所述掩膜层侧壁表面的控制栅介质层，暴露出浮栅材料膜；以所述第二侧墙、控制栅结构和擦除栅极结构为掩膜，刻蚀所述浮栅极材料膜，直至暴露出浮栅介质材料膜表面，使浮栅极材料膜形成浮栅电极层，在所述浮栅区上形成浮栅极结构。
22.如权利要求8所述的存储器的形成方法，其特征在于，所述第一侧墙的形成方法包括：在所述控制栅结构、浮栅极结构和基底表面形成第一侧墙材料膜；刻蚀所述第一侧墙材料膜，直至暴露出基底表面和控制栅结构表面，在所述浮栅极结构侧壁表面形成所述第一侧墙。
23.如权利要求8所述的存储器的形成方法，其特征在于，所述字线栅结构的形成方法包括：在所述基底表面、第一侧墙表面和控制栅结构表面形成字线栅材料膜；回刻蚀所述字线栅材料膜，直至暴露出基底表面，形成所述字线栅结构。
24.如权利要求8所述的存储器的形成方法，其特征在于，还包括：形成所述字线栅结构之后，分别在所述控制栅结构和字线栅结构两侧的基底内形成漏区。
CN202010403424.8A 2020-05-13 2020-05-13 存储器及其形成方法 Active CN111415937B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010403424.8A CN111415937B (zh) 2020-05-13 2020-05-13 存储器及其形成方法
US17/012,391 US20210358927A1 (en) 2020-05-13 2020-09-04 Memory And Method For Forming The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010403424.8A CN111415937B (zh) 2020-05-13 2020-05-13 存储器及其形成方法

Publications (2)

Publication Number Publication Date
CN111415937A CN111415937A (zh) 2020-07-14
CN111415937B true CN111415937B (zh) 2023-04-25

Family

ID=71495021

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010403424.8A Active CN111415937B (zh) 2020-05-13 2020-05-13 存储器及其形成方法

Country Status (2)

Country Link
US (1) US20210358927A1 (zh)
CN (1) CN111415937B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111341776B (zh) * 2020-03-18 2023-11-14 上海华虹宏力半导体制造有限公司 存储器及其形成方法、存储器单元阵列及其驱动方法
JP2022055951A (ja) * 2020-09-29 2022-04-08 ラピスセミコンダクタ株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346157A (zh) * 2013-06-28 2013-10-09 上海宏力半导体制造有限公司 分栅式闪存结构及其制造方法
CN105609506A (zh) * 2016-01-27 2016-05-25 武汉新芯集成电路制造有限公司 分离式栅闪存结构
CN108807391A (zh) * 2018-05-25 2018-11-13 上海华虹宏力半导体制造有限公司 快闪存储器及其形成方法
CN109712981A (zh) * 2019-01-02 2019-05-03 上海华虹宏力半导体制造有限公司 存储器及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9691883B2 (en) * 2014-06-19 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Asymmetric formation approach for a floating gate of a split gate flash memory structure
CN108493190B (zh) * 2018-03-06 2021-03-23 上海华虹宏力半导体制造有限公司 存储器及其形成方法
US10312247B1 (en) * 2018-03-22 2019-06-04 Silicon Storage Technology, Inc. Two transistor FinFET-based split gate non-volatile floating gate flash memory and method of fabrication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346157A (zh) * 2013-06-28 2013-10-09 上海宏力半导体制造有限公司 分栅式闪存结构及其制造方法
CN105609506A (zh) * 2016-01-27 2016-05-25 武汉新芯集成电路制造有限公司 分离式栅闪存结构
CN108807391A (zh) * 2018-05-25 2018-11-13 上海华虹宏力半导体制造有限公司 快闪存储器及其形成方法
CN109712981A (zh) * 2019-01-02 2019-05-03 上海华虹宏力半导体制造有限公司 存储器及其形成方法

Also Published As

Publication number Publication date
US20210358927A1 (en) 2021-11-18
CN111415937A (zh) 2020-07-14

Similar Documents

Publication Publication Date Title
CN101295678B (zh) 制造快闪存储器件的方法
JP2006319295A (ja) 半導体素子の製造方法
CN109712981B (zh) 存储器及其形成方法
US7659159B2 (en) Method of manufacturing a flash memory device
CN109742076B (zh) 快闪存储器及其形成方法
US20210043642A1 (en) Method of manufacturing semiconductor memory device
CN111415937B (zh) 存储器及其形成方法
US20090026525A1 (en) Memory and method for fabricating the same
US9640432B2 (en) Memory device structure and fabricating method thereof
JP2009289813A (ja) 不揮発性半導体記憶装置の製造方法
CN109659237B (zh) 闪存器件的形成方法
US20070087538A1 (en) Method of manufacturing nand flash memory device
CN108807391B (zh) 快闪存储器及其形成方法
CN105513954A (zh) 半导体器件的形成方法
JP2010109019A (ja) 半導体装置およびその製造方法
US6893918B1 (en) Method of fabricating a flash memory
CN114927528A (zh) 存储器结构及其形成方法
KR100870321B1 (ko) 플래시 메모리 소자의 제조 방법
CN109841626B (zh) 半导体结构及其形成方法
US20080254584A1 (en) Method of manufacturing flash memory device
CN109712985B (zh) 镜像分栅快闪存储器及其形成方法
CN109638016B (zh) 快闪存储器及其形成方法
CN109712982B (zh) 快闪存储器及其形成方法
KR20040029525A (ko) 플레쉬 메모리 소자 및 그 제조방법
CN114709215A (zh) 存储器及存储器的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant