CN109712985B - 镜像分栅快闪存储器及其形成方法 - Google Patents

Abstract

一种镜像分栅快闪存储器及其形成方法，镜像分栅快闪存储器包括：半导体衬底；位于半导体衬底上的分立的浮栅极结构，所述浮栅极结构之间具有开口，所述开口底部暴露出半导体衬底；位于所述开口内的字线结构；位于浮栅极结构顶部表面的控制栅极结构；位于字线结构上的擦除栅极结构；位于字线结构和浮栅极结构两侧半导体衬底内的漏区。所述镜像分栅快闪存储器的性能得到提高。

Description

镜像分栅快闪存储器及其形成方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种镜像分栅快闪存储器及其形成方法。

背景技术

快闪存储器是集成电路产品中一种重要的器件。快闪存储器的主要特点是在不加电压的情况下能长期保持存储的信息。快闪存储器具有集成度高、较快的存取速度和易于源线等优点，因而得到广泛的应用。

快闪存储器分为两种类型：叠栅(stack gate)快闪存储器和分栅(split gate)快闪存储器。叠栅快闪存储器具有浮栅和位于浮栅的上方的控制栅。叠栅快闪存储器存在过源线的问题。与叠栅快闪存储器不同的是，分栅快闪存储器在浮栅的一侧形成作为源线栅极的字线。分栅快闪存储器能有效的避免过源线效应。

然而，现有的分栅快闪存储器的性能较差。

发明内容

本发明解决的技术问题是提供一种镜像分栅快闪存储器及其形成方法，以提高镜像分栅快闪存储器的性能。

为解决上述技术问题，本发明提供一种镜像分栅快闪存储器，包括：半导体衬底；位于半导体衬底上的分立的浮栅极结构，所述浮栅极结构之间具有开口，所述开口底部暴露出半导体衬底；位于所述开口内的字线结构；位于浮栅极结构顶部表面的控制栅极结构；位于字线结构上的擦除栅极结构；位于字线结构和浮栅极结构两侧半导体衬底内的漏区。

可选的，所述浮栅极结构的高度大于字线结构的高度。

可选的，还包括：位于字线结构上的隔离层，所述隔离层顶部表面低于浮栅极结构顶部表面；所述擦除栅极结构位于所述隔离层表面。

可选的，所述隔离层的厚度为100埃～300埃。

可选的，擦除栅极结构包括：擦除栅极氧化层和位于擦除栅极氧化层表面的擦除栅极层；所述擦除栅极氧化层覆盖隔离层表面。

可选的，所述字线结构包括位于半导体衬底表面的字线氧化层和位于字线氧化层表面的字线层，所述字线氧化层包括位于半导体衬底表面的第一字线氧化层、以及位于字线层与浮栅极结构侧壁之间的第二字线氧化层。

可选的，所述第二字线氧化层的厚度为100埃～300埃。

可选的，浮栅极结构包括：浮栅极氧化层和位于浮栅极氧化层表面的浮栅极层；所述浮栅极氧化层位于半导体衬底表面。

可选的，控制栅极结构包括：控制栅极氧化层和位于控制栅极氧化层表面的控制栅极层；所述控制栅极氧化层位于浮栅极结构表面。

可选的，位于控制栅极结构顶部表面的第一侧墙。

可选的，还包括：位于控制栅极结构和擦除栅极结构之间的第二侧墙，所述第二侧墙覆盖控制栅极侧壁。

可选的，位于字线结构和浮栅极结构两侧半导体衬底上的第三侧墙，所述第三侧墙覆盖浮栅极结构和控制栅极结构侧壁。

相应的，本发明提供一种的镜像分栅快闪存储器的形成方法，包括：提供半导体衬底；形成位于所述半导体衬底上的分立的浮栅极结构，所述浮栅极结构之间具有开口，所述开口底部暴露出半导体衬底；形成位于开口内的字线结构、分别位于浮栅极结构上的控制栅极结构和位于字线结构上的擦除栅极结构；形成位于字线结构和浮栅极结构两侧半导体衬底内的漏区。

可选的，所述字线结构包括字线氧化层和位于字线氧化层上的字线层，所述字线氧化层包括位于半导体衬底表面的第一字线氧化层、以及位于字线层与浮栅极结构侧壁之间的第二字线氧化层；所述字线结构的高度低于浮栅极结构的高度。

可选的，形成所述字线结构的方法包括：在所述半导体衬底上形成字线氧化膜；在所述字线氧化膜表面形成字线膜；刻蚀去除部分所述字线膜和字线氧化膜，直至暴露出半导体衬底表面，形成字线层和位于半导体衬底表面的第一字线氧化层，使所述字线氧化膜形成为第一字线氧化层，使所述字线膜形成为字线层；形成字线层后，在所述字线层侧壁形成第二字线氧化层，第一字线氧化层和第二字线氧化层构成字线氧化层，所述字线结构包括字线氧化层和字线层。

可选的，还包括：在所述字线结构上形成隔离层，所述隔离层顶部表面低于浮栅极结构顶部表面；在所述控制栅极结构上形成第一侧墙，所述第一侧墙覆盖控制栅极结构顶部；形成所述隔离层、第一侧墙、擦除栅极结构、浮栅极结构和控制栅极结构的方法包括：在所述字线膜表面形成隔离膜；刻蚀所述隔离膜、字线膜和字线氧化膜，形成字线层、第一字线氧化层和初始隔离层；形成字线层后，在字线层、第一字线氧化层和初始隔离层侧壁形成第二字线氧化层，所述第二字线氧化层还覆盖初始隔离层侧壁；在字线结构两侧的半导体衬底上形成浮栅极结构膜，所述浮栅极结构膜顶部表面和初始隔离层顶部表面齐平；刻蚀去除部分初始隔离层和第二字线氧化层，形成隔离层；形成隔离层后，在所述隔离层和浮栅极结构膜上形成初始控制栅极结构膜；在所述初始控制栅极结构膜上形成掩膜层，所述掩膜层位于浮栅极结构膜上；在所述掩膜层侧壁形成第一侧墙，所述第一侧墙位于初始控制栅极结构膜上；以所述掩膜层和第一侧墙为掩膜，刻蚀初始控制栅极结构膜，直至暴露出浮栅极结构膜和隔离层表面，形成控制栅极结构膜和第一开口，所述第一开口侧壁暴露出控制栅极结构膜侧壁和第一侧墙侧壁；在控制栅极结构膜侧壁形成第二侧墙；在所述第一开口内形成擦除栅极结构；形成擦除栅极结构后，去除掩膜层，在第一侧墙之间形成第二开口，所述第二开口底部暴露出控制栅极结构膜表面；刻蚀第二开口底部的控制栅极结构膜和浮栅极结构膜，直至暴露出半导体衬底表面，形成浮栅极结构、控制栅极结构和第三开口，所述第三开口暴露出第一侧墙、控制栅极结构和浮栅极结构侧壁，所述第三开口暴露出半导体衬底。

可选的，在所述字线结构和浮栅极结构两侧半导体衬底上形成第三侧墙，所述第三侧墙覆盖浮栅极结构和控制栅极结构侧壁；所述第三侧墙的形成方法包括：形成第三开口后，在所述第三开口内、擦除栅极结构和第一侧墙上形成第三侧墙材料层；回刻蚀所述第三侧墙材料层，直至暴露出半导体衬底表面，在第三开口侧壁形成第三侧墙，所述第三侧墙覆盖浮栅极结构、控制栅极结构和第一侧墙侧壁。

可选的，所述漏区的形成方法包括：对第三开口底部的半导体衬底进行离子掺杂，形成漏区。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明技术方案提供的镜像分栅快闪存储器中，字线结构高度低于浮栅极结构高度，使得擦除栅极结构与浮栅极结构有一定的重叠面积，保证了擦除操作中，擦除栅极结构的擦除效果。擦除栅极结构位于字线结构上，所述擦除栅极结构用于擦除操作，所述字线结构用于低电压的读取操作，则字线结构的尺寸可以大幅减小，浮栅极结构之间的距离相应减小，从而减小了镜像分栅快闪存储器的尺寸，适应半导体器件微小化的发展趋势。

进一步，字线结构用于低电压的读操作，字线氧化层的厚度较薄，所述字线结构的尺寸较小，适应半导体器件微小化的发展趋势。同时，字线氧化层的厚度较薄，则读取操作时的电压可以相应减小，则读取操作时的功耗相应减小，从而提高了镜像分栅快闪存储器的性能。

进一步，所述隔离层位于字线结构和擦除栅极结构之间，避免擦除操作过程中的高压，对字线结构的影响，通过提高字线结构的高度，可以减小字线结构和浮栅极结构之间的耦合率，提高擦除效率。

附图说明

图1是一种镜像分栅快闪存储器的结构示意图；

图2至图16是本发明一实施例中镜像分栅快闪存储器形成过程的结构示意图。

具体实施方式

正如背景技术所述，现有技术的镜像分栅快闪存储器的性能较差。

一种镜像分栅快闪存储器，参考图1，包括：半导体衬底100，位于半导体衬底100表面的两个分立的浮栅极结构110；位于浮栅极结构110上的控制栅极结构120，所述控制栅极结构120覆盖部分浮栅极结构110顶部表面；位于控制栅极结构120上的侧墙150；位于浮栅极结构110上覆盖控制栅极结构120侧壁和部分侧墙150侧壁的隔离层160；位于浮栅极结构、隔离层160和侧墙150之间的字线结构130，所述字线结构130包括字线氧化层131，所述字线氧化层131覆盖浮栅极结构侧壁和浮栅极结构之间的半导体衬底表面；位于浮栅极结构110和字线结构130两侧的半导体衬底100上的间隔层170，所述间隔层170覆盖侧墙150、控制栅极结构120和浮栅极结构110侧壁；位于浮栅极结构110和字线结构130两侧的半导体衬底100内的漏区101。

上述镜像分栅快闪存储器的结构中，字线结构130兼有擦除和读取的功能，擦除操作时，擦除电压较高，因此所述字线结构130的字线氧化层131的厚度需要保持一定的厚度，字线氧化层131还覆盖浮栅极结构110侧壁，因此字线结构130沿沟道长度方向的尺寸较大。同时，字线结构130的字线氧化层较厚，在采用字线结构130进行读操作的时候，为了保证足够的读取电流，字线结构130上的读取电压也要相对较高，从而导致读取操作时的功耗较大，导致快闪存储器形成较差。

本发明中，在字线结构上形成擦除栅极结构，所述擦除栅结构用于高电压的擦除操作，字线结构用于实现低电压的读操作，读操作电压较低，则字线氧化层厚度相应减小，则字线结构的尺寸可以减小，从而使得浮栅极结构之间的距离减少，减小了镜像分栅快闪存储器的面积。同时，字线氧化层厚度较小，读操作的读电压可以相应降低，从而减小了快闪存储器的功耗，从而提高了镜像分栅快闪存储器的性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图2至图16是本发明一实施例中镜像分栅快闪存储器形成过程的结构示意图。

请参考图2，提供半导体衬底200。

所述半导体衬底200的材料可以为硅、锗或者锗化硅。所述半导体衬底200还可以绝缘体上硅(SOI)、绝缘体上锗(GeOI)或绝缘体上锗化硅(SiGeOI)。本实施例中，所述半导体衬底200的材料单晶硅。

接着，形成位于所述半导体衬底上的分立的浮栅极结构所述浮栅极结构之间具有开口，所述开口底部暴露出半导体衬底；形成位于开口内的字线结构、分别位于浮栅极结构上的控制栅极结构和位于字线结构上的擦除栅极结构。

下面具体介绍形成所述浮栅极结构、控制栅极结构、字线结构和擦除栅极结构的方法。

继续参考图2，在所述半导体衬底200上形成字线氧化膜201；在所述字线氧化膜201表面形成字线膜202；在所述字线膜202表面形成隔离膜203。

所述字线氧化膜201为后续形成字线结构提供材料层。

所述字线层202为后续形成字线结构提供材料层。

所述隔离膜203为后续形成隔离层提供材料层。

形成所述字线氧化膜201的工艺包括：化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺中的一种或多种。

形成所述字线氧化膜201的工艺包括：化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺中的一种或多种。

参考图3，刻蚀所述隔离膜203、字线膜202和字线氧化膜201，形成初始隔离层213、字线层212和第一字线氧化层211。

所述第一字线氧化层211位于半导体衬底200表面。

形成初始隔离层213、字线层212和第一字线氧化层211的方法包括：在所述隔离膜201表面形成第一图形化层，所述第一图形化层暴露出部分隔离膜201表面；以所述第一图形化层为掩膜，刻蚀所述隔离膜203、字线膜202和字线氧化膜201，直至暴露出半导体衬底200表面，形成初始隔离层213、字线层212和第一字线氧化层211，使所述字线氧化膜201形成为第一字线氧化层211，使所述字线膜202形成为字线层212，使所述隔离膜203形成为初始隔离层213，形成初始隔离层213后，去除所述第一图形化层。

所述第一字线氧化层211的材料包括：氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。

所述字线层212的材料包括多晶硅。

所述初始隔离层213的材料包括：氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。

本实施例中，所述第一字线氧化层211的材料为氧化硅；所述字线层212的材料为多晶硅；所述初始隔离层213的材料为氧化硅。

在一实施例中，仅刻蚀所述隔离膜和字线膜，不刻蚀字线氧化膜，后续形成第二字线氧化层时刻蚀字线氧化膜。

参考图4，在所述字线层212和第一字线氧化层211侧壁形成第二字线氧化层205。

所述第二字线氧化层205隔离浮栅极结构与字线层。

所述第二字线氧化层205的形成方法包括：在半导体衬底200和初始隔离层213上形成初始氧化层(未图示)，所述初始氧化层覆盖字线层212侧壁；回刻蚀所述初始氧化层，直至暴露出半导体衬底200表面，在所述字线层212和第一字线氧化层211形成所述第二字线氧化层205。

所述第二字线氧化层205还覆盖初始隔离层213侧壁。

第一字线氧化层211和第二字线氧化层205构成字线氧化层，所述字线结构包括字线氧化层和字线层212。

所述第二字线氧化层205的厚度决定了字线结构在沟道长度方向的尺寸。

所述第二字线氧化层205的厚度为100埃～300埃。

参考图5，在字线结构两侧的半导体衬底200上形成浮栅极结构膜，所述浮栅极结构膜顶部表面和初始隔离层213顶部表面齐平。

所述浮栅极结构膜包括浮栅极氧化膜206和浮栅极膜207。

所述浮栅极氧化膜206的材料为氧化硅，所述浮栅极膜207的材料为多晶硅。

所述浮栅极结构膜的形成方法包括：在字线结构两侧的半导体衬底200上形成浮栅极氧化膜206；在所述浮栅极氧化膜206和初始隔离层213上形成初始浮栅极膜(未图示)，所述初始浮栅极膜还覆盖字线结构侧壁；平坦化所述初始浮栅极膜，直至暴露出初始隔离层213顶部表面，形成所述浮栅极膜207。

参考图6，刻蚀去除部分初始隔离层213，形成隔离层223。

所述隔离层223用于隔离擦除栅极结构和字线结构，避免擦除操作过程中的高压，对字线结构的影响。

本实施例中，去除部分初始隔离层213的过程中，还包括去除部分第二字线氧化层205。初始隔离层213和第二字线氧化层205的材料均为氧化硅，可以同时去除。

所述隔离层223的厚度为100埃～300埃.

所述隔离层223厚度过厚会降低字线结构的高度，增大字线结构的电阻，降低读取速度。隔离层223厚度过薄会造成擦除操作时，擦除栅结构与字线结构之间的漏电。

所述隔离层223顶部表面低于浮栅极膜207顶部表面，则隔离层223顶部表面低于后续形成的浮栅极结构顶部表面。

后续在隔离层223上形成擦除栅极结构，隔离层223表面低于浮栅极结膜表面，则使得后续形成的擦除栅极结构与浮栅极结构有一定的接触面积，保证了擦除操作中，擦除栅极结构的擦除效果。

参考图7，形成隔离层223后，在所述隔离层223和浮栅极结构膜上形成初始控制栅极结构膜。

所述初始控制栅极结构膜包括：初始控制栅极氧化膜208和位于初始控制栅极氧化膜208表面的初始控制栅极膜209。

具体为，在所述隔离层223和浮栅极膜207表面形成初始控制栅极氧化膜208；在所述初始控制栅极氧化膜表面形成初始控制栅极膜209。

参考图8，在所述初始控制栅极结构膜上形成掩膜层220，所述掩膜层220位于浮栅极结构膜上方。

具体为，在所述初始控制栅极膜209表面形成掩膜层220。

所述掩膜层220为后续形成浮栅极结构和控制栅极结构的掩膜层，同时定义了第一侧墙的位置。

所述掩膜层220的形成方法包括：在所述初始控制栅极膜209表面形成初始掩膜层(未图示)；在所述初始掩膜层表面形成第二图形化层(未图示)，所述第二图形化层暴露出部分初始掩膜层；以所述第二图形层为掩膜，刻蚀所述初始掩膜层，直至暴露出初始控制栅极膜209表面，形成所述掩膜层220。

形成掩膜层220后，去除所述第二图形化层。

所述掩膜层220的材料包括：氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。

本实施例中，所述掩膜层220的材料为氮化硅。

参考图9，在所述掩膜层220侧壁形成第一侧墙230，所述第一侧墙230位于初始控制栅极结构膜上。

具体的，所述第一侧墙230位于初始控制栅极膜209表面。

所述第一侧墙230用于保护控制栅极结构。

所述第一侧墙230的形成方法包括：在初始控制栅极膜209和掩膜层220上形成第一侧墙材料层(未图示)；回刻蚀所述第一侧墙材料层，直至暴露出初始控制栅极膜209表面，在所述掩膜层220侧壁形成第一侧墙230。

所述第一侧墙230的材料包括：氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。

本实施例中，所述第一侧墙230的材料为氧化硅。

参考图10，以所述掩膜层220和第一侧墙230为掩膜，刻蚀初始控制栅极结构膜，直至暴露出浮栅极结构膜和隔离层表面，形成控制栅极结构膜和第一开口214，所述第一开口214侧壁暴露出控制栅极结构膜侧壁和第一侧墙230侧壁。

具体为，刻蚀初始控制栅极膜209和初始控制栅极氧化膜208，直至暴露出浮栅极膜207和隔离层223表面，形成控制栅极膜242、控制栅极氧化膜241和第一开口214，所述第一开口214暴露出控制栅极膜242侧壁、控制栅极氧化膜241侧壁和第一侧墙230侧壁。

所述第一开口214底部暴露出隔离层223顶部表面和浮栅极膜207部分表面。

所述第一开口214为后续形成擦除栅极结构提供空间。

所述控制栅极膜242和控制栅极氧化膜241构成控制栅极结构膜。

所述控制栅极膜242的材料为多晶硅，所述控制栅极氧化膜241的材料为氧化硅。

刻蚀初始控制栅极结构膜的工艺包括刻蚀工艺，所述刻蚀工艺包括干法刻蚀工艺或者湿法刻蚀工艺。

参考图11，在控制栅极结构膜侧壁形成第二侧墙232。

所述第二侧墙232用于隔离控制栅极结构和擦除栅极结构。

所述第二侧墙232的材料包括：氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。

本实施例中，所述第二侧墙232的材料为氧化硅。

所述第二侧墙232的形成方法包括：在第一开口214内、第一侧墙230和掩膜层220上形成第二侧墙材料层(未图示)；回刻蚀所述第二侧墙材料层，直至暴露出隔离层223表面和部分浮栅极膜207表面，形成所述第二侧墙232。

所述第二侧墙232还覆盖部分第一侧墙230侧壁。

参考图12，在所述第一开口214内形成擦除栅极结构。

所述擦除栅极结构包括擦除栅极氧化层251和擦除栅极层252。

所述擦除栅极氧化层251的材料为氧化硅，所述擦除栅极层252的材料为多晶硅。

所述擦除栅极结构的形成方法包括：在所述第一开口214内、第一侧墙230和掩膜层220上初始擦除栅极氧化层(未图示)；在所述初始擦除栅极氧化层表面形成初始擦除栅极层(未图示)；平坦化所述初始擦除栅极层和所述初始擦除栅极氧化层，直至暴露出掩膜层220顶部表面，在所述第一开口内形成擦除栅极结构，所述初始擦除栅极氧化层形成为擦除栅极氧化层251，所述初始擦除栅极层形成为擦除栅极层252。

所述擦除栅极结构位于隔离层223表面，即擦除栅极结构位于字线结构上，后续所述擦除栅极结构用于擦除操作，所述字线结构用于低电压的读取操作，则字线结构的字线氧化层厚度可以大幅降低，则字线结构在沟道长度方向的尺寸，可以相应减小，从而减小了字线结构的尺寸，即浮栅极结构之间的距离相应减小，从而减小了镜像分栅快闪存储器的尺寸，适应半导体器件微小化的发展趋势。

参考图13，对所述擦除栅极层252进行氧化处理，形成擦除栅保护层253。

所述擦除栅保护层253后续在刻蚀掩膜层时保护擦除栅极层。

所述擦除栅保护层253的材料为氧化硅。

所述擦除栅保护层253的材料与掩膜层220不同，后续去除掩膜层220时，可以选择刻蚀选择比较大的材料，减少对擦除栅保护层253的损耗。

参考图14，形成擦除栅极结构后，去除掩膜层220，在第一侧墙230之间形成第二开口260，所述第二开口260底部暴露出控制栅极结构膜表面。

具体的，所述第二开口260暴露出控制栅极膜242部分表面。

去除掩膜层220的工艺为刻蚀工艺，所述刻蚀工艺包括干法刻蚀工艺或者湿法刻蚀工艺。

所述掩膜层220的材料为氮化硅，所述擦除栅保护层253和第一侧墙230的材料为氧化硅，选择对氮化硅刻蚀选择比较大的材料，能减小对擦除栅保护层253和第一侧墙230的损伤。

参考图15，刻蚀第二开口260底部的控制栅极结构膜和浮栅极结构膜，直至暴露出半导体衬底200表面，形成浮栅极结构、控制栅极结构和第三开口261，所述第三开口261暴露出第一侧墙230、控制栅极结构和浮栅极结构侧壁，所述第三开口261暴露出半导体衬底200。

所述第三开口261为后续形成漏区提供条件。

具体为，刻蚀第二开口260底部的控制栅极膜242、控制栅极氧化膜241、浮栅极膜207和浮栅氧化膜206，直至暴露出半导体衬底200表面，使得所述控制栅极膜242形成为控制栅极层272，使得所述控制栅极氧化膜241形成为控制栅极氧化层271，使得所述浮栅极膜207形成为浮栅极层282，使得所述浮栅极氧化膜206形成为浮栅极氧化层281，所述控制栅极氧化层271和控制栅极层272构成控制栅极结构，所述浮栅极氧化层281和浮栅极层282构成浮栅极结构。

所述第三开口261暴露出第一侧墙230、控制栅极氧化层271、控制栅极层272、浮栅极氧化层281和浮栅极层282侧壁。

参考图16，形成位于字线结构和浮栅极结构两侧半导体衬底200内的漏区290。

所述漏区290的形成方法包括：对第三开口261底部的半导体衬底200进行离子掺杂，形成漏区290。

形成漏区之前，还包括：在所述字线结构和浮栅极结构两侧的半导体衬底200上形成第三侧墙291，所述第三侧墙291覆盖浮栅极结构和控制栅极结构侧壁。

所述第三侧墙291的形成方法包括：在所述第三开口261内、擦除栅极结构和第一侧墙230上形成第三侧墙材料层(未图示)；回刻蚀所述第三侧墙材料层，直至暴露出第三开口261底部的半导体衬底200表面，在第三开口261侧壁形成第三侧墙291。

所述第三侧墙291覆盖浮栅极结构、控制栅极结构和第一侧墙230侧壁。

在字线结构上形成擦除栅极结构，所述擦除栅极结构用于擦除操作，所述字线结构用于低电压的读取操作，则字线结构的字线氧化层厚度可以大幅降低，则字线结构在沟道长度方向的尺寸，可以相应减小，从而减小了字线结构的尺寸。而字线结构位于浮栅极结构之间，浮栅极结构之间的距离相应减小，从而减小了镜像分栅快闪存储器的尺寸，适应半导体器件微小化的发展趋势。同时，字线氧化层的厚度较薄，则读取操作时的电压可以相应减小，则读取操作时的功耗相应减小，从而提高了镜像分栅快闪存储器的性能。

相应的，本发明提供一种采用上述任一项方法所形成的镜像分栅快闪存储器，参考图16，包括：半导体衬底200，位于半导体衬底200上的两个分立的浮栅极结构，所述浮栅极结构之间具有开口，所述开口底部暴露出半导体衬底200；位于所述开口内的字线结构；分别位于浮栅极结构上的控制栅极结构；位于字线结构上的擦除栅极结构；位于字线结构和浮栅极结构两侧半导体衬底内的漏区290。

所述浮栅极结构的高度大于字线结构的高度。

镜像分栅快闪存储器还包括：位于字线结构上的隔离层223，所述隔离层223顶部表面低于浮栅极结构顶部表面；所述擦除栅极结构位于所述隔离层表面。

所述隔离层223的厚度为100埃～300埃。

所述字线结构包括位于半导体衬底200表面的字线氧化层和位于字线氧化层表面的字线层，所述字线氧化层包括位于半导体衬底200表面的第一字线氧化层211、以及位于字线层212与浮栅极结构侧壁之间的第二字线氧化层205。

所述第二字线氧化层205的厚度为100埃～300埃。

位于控制栅极结构上的第一侧墙230，所述第一侧墙230覆盖控制栅极结构顶部。

镜像分栅快闪存储器还包括：位于控制栅极结构和擦除栅极结构之间的第二侧墙232，所述第二侧墙232覆盖控制栅极侧壁。

位于字线结构和浮栅极结构两侧半导体衬底上的第三侧墙291，所述第三侧墙291覆盖浮栅极结构和控制栅极结构侧壁。

所述半导体衬底200参照前述实施例的内容，不再详述。

所述控制栅极结构的结构、材料和位置参考前述实施例的内容，不再详述。

所述擦除栅极结构的结构、材料和位置参考前述实施例的内容，不再详述。

所述浮栅极结构的结构、材料和位置参考前述实施例的内容，不再详述。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (8)

1.一种镜像分栅快闪存储器的形成方法，其特征在于，包括：

提供半导体衬底；

在所述半导体衬底上形成字线结构和位于字线结构上的隔离层；

形成所述字线结构和隔离层之后，形成位于所述半导体衬底上的分立的浮栅极结构、分别位于浮栅极结构上的控制栅极结构和位于字线结构上的擦除栅极结构，且所述隔离层顶部表面低于浮栅极结构顶部表面，所述字线结构位于浮栅极结构之间；所述字线结构包括字线氧化层和位于字线氧化层上的字线层，所述字线氧化层包括位于半导体衬底表面的第一字线氧化层、以及位于字线层与浮栅极结构侧壁之间的第二字线氧化层；所述字线结构的高度低于浮栅极结构的高度；

形成位于字线结构和浮栅极结构两侧半导体衬底内的漏区；

在所述控制栅极结构上形成第一侧墙，所述第一侧墙覆盖控制栅极结构顶部；

形成所述字线结构的方法包括：在所述半导体衬底上形成字线氧化膜；在所述字线氧化膜表面形成字线膜；刻蚀去除部分所述字线膜和字线氧化膜，直至暴露出半导体衬底表面，形成字线层和位于半导体衬底表面的第一字线氧化层，使所述字线氧化膜形成为第一字线氧化层，使所述字线膜形成为字线层；形成字线层后，在所述字线层侧壁形成第二字线氧化层，第一字线氧化层和第二字线氧化层构成字线氧化层，所述字线结构包括字线氧化层和字线层；

形成所述隔离层、第一侧墙、擦除栅极结构、浮栅极结构和控制栅极结构的方法包括：在所述字线膜表面形成隔离膜；刻蚀所述隔离膜、字线膜和字线氧化膜，形成字线层、第一字线氧化层和初始隔离层；形成字线层后，在字线层、第一字线氧化层和初始隔离层侧壁形成第二字线氧化层，所述第二字线氧化层还覆盖初始隔离层侧壁；在字线结构两侧的半导体衬底上形成浮栅极结构膜，所述浮栅极结构膜顶部表面和初始隔离层顶部表面齐平；刻蚀去除部分初始隔离层和第二字线氧化层，形成隔离层；形成隔离层后，在所述隔离层和浮栅极结构膜上形成初始控制栅极结构膜；在所述初始控制栅极结构膜上形成掩膜层，所述掩膜层位于浮栅极结构膜上；在所述掩膜层侧壁形成第一侧墙，所述第一侧墙位于初始控制栅极结构膜上；以所述掩膜层和第一侧墙为掩膜，刻蚀初始控制栅极结构膜，直至暴露出浮栅极结构膜和隔离层表面，形成控制栅极结构膜和第一开口，所述第一开口侧壁暴露出控制栅极结构膜侧壁和第一侧墙侧壁；在控制栅极结构膜侧壁形成第二侧墙；在所述第一开口内形成擦除栅极结构；形成擦除栅极结构后，去除掩膜层，在第一侧墙之间形成第二开口，所述第二开口底部暴露出控制栅极结构膜表面；刻蚀第二开口底部的控制栅极结构膜和浮栅极结构膜，直至暴露出半导体衬底表面，形成浮栅极结构、控制栅极结构和第三开口，所述第三开口暴露出第一侧墙、控制栅极结构和浮栅极结构侧壁，所述第三开口暴露出半导体衬底。

2.根据权利要求1所述的镜像分栅快闪存储器的形成方法，其特征在于，在所述字线结构和浮栅极结构两侧半导体衬底上形成第三侧墙，所述第三侧墙覆盖浮栅极结构和控制栅极结构侧壁；所述第三侧墙的形成方法包括：形成第三开口后，在所述第三开口内、擦除栅极结构和第一侧墙上形成第三侧墙材料层；回刻蚀所述第三侧墙材料层，直至暴露出半导体衬底表面，在第三开口侧壁形成第三侧墙，所述第三侧墙覆盖浮栅极结构、控制栅极结构和第一侧墙侧壁。

3.根据权利要求1所述的镜像分栅快闪存储器的形成方法，其特征在于，所述漏区的形成方法包括：对第三开口底部的半导体衬底进行离子掺杂，形成漏区。

4.根据权利要求1所述的镜像分栅快闪存储器的形成方法，其特征在于，所述隔离层的厚度为100埃～300埃。

5.根据权利要求1所述的镜像分栅快闪存储器的形成方法，其特征在于，擦除栅极结构包括：擦除栅极氧化层和位于擦除栅极氧化层表面的擦除栅极层；所述擦除栅极氧化层覆盖隔离层表面。

6.根据权利要求1所述的镜像分栅快闪存储器的形成方法，其特征在于，所述第二字线氧化层的厚度为100埃～300埃。

7.根据权利要求1所述的镜像分栅快闪存储器的形成方法，其特征在于，浮栅极结构包括：浮栅极氧化层和位于浮栅极氧化层表面的浮栅极层；所述浮栅极氧化层位于半导体衬底表面。

8.根据权利要求1所述的镜像分栅快闪存储器的形成方法，其特征在于，控制栅极结构包括：控制栅极氧化层和位于控制栅极氧化层表面的控制栅极层；所述控制栅极氧化层位于浮栅极结构表面。

Images