KR100224680B1 - 원통형 커패시터의 제조방법 - Google Patents

Abstract

원통형 커패시터 제조방법이 개시되어 있다. 이 방법은 반도체기판 상에 층간절연막을 형성하는 단계와, 상기 층간절연막을 패터닝하여 상기 반도체기판의 소정영역을 노출시키는 스토리지 전극 콘택홀을 형성하는 단계와, 상기 결과물 전면에 상기 스토리지 전극 콘택홀을 채우는 도전막을 제1 두께로 형성하는 단계와, 상기 스토리지 전극 콘택홀의 상부에 제2 포토레지스트 패턴을 형성하는 단계와, 상기 제2 포토레지스트 패턴 측벽에 스페이서를 형성하는 단계와, 상기 제2 포토레지스트 패턴 및 상기 스페이서를 식각 마스크로하여 상기 도전막을 소정의 두께만큼 식각함으로써, 서로 이웃한 상기 스페이서들 사이의 영역에 상기 제1 두께보다 얇은 제2 두께의 도전막이 잔존하는 변형된 도전막을 형성하는 단계와, 상기 제2 포토레지스트 패턴을 제거하는 단계와, 상기 스페이서를 식각 마스크로하여 상기 변형된 도전막을 식각함으로써, 상기 제2 두께를 갖는 변형된 도전막 아래의 층간절연막을 노출시킴과 동시에 상기 스페이서 아래에 원통형의 기둥을 갖는 원통형 스토리지 전극을 형성하는 단계와, 상기 스페이서를 노출시키고 상기 노출된 층간절연막 및 상기 스토리지 전극의 바닥을 덮는 제3 포토레지스트 패턴을 형성하는 단계와, 상기 스페이서 및 상기 제3 포토레지스트 패턴을 순차적으로 제거하는 단계를 포함하는 것을 특징으로 한다. 이에 따라, 스토리지 전극의 가장자리 아래에 언더컷 영역이 형성되는 것을 방지하여 스토리지 전극을 덮는 유전체막의 단차도포성을 개선시킬 수 있다.

Description

원통형 커패시터의 제조방법

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 DRAM 소자에 사용되는 원통형 커패시터의 제조방법에 관한 것이다.

반도체 소자중에 DRAM 소자는 그 집적도를 증가시키는 기술이 발전하여 대형 컴퓨터 뿐만 아니라 개인용 컴퓨터에 이르기까지 널리 사용되고 있다. 이러한 DRAM 소자의 특성은 정보를 저장시키는 메모리 셀의 특성과 직접적으로 관련이 있으므로 하나의 억세스 트랜지스터 및 하나의 셀 커패시터로 구성된 메모리 셀의 구조 및 그 제조방법이 매우 중요해지고 있다. 특히, 고집적 DRAM 소자에 적합한 메모리 셀을 제조하기 위해서는 단위 셀이 차지하는 면적을 감소시키면서 셀 커패시터의 용량은 증가시켜야 한다. 이는, 차세대 고집적 DRAM 소자의 동작속도 및 소비전력 특성을 개선시키기 위하여 기존의 동작전압인 5V보다 낮은 동작전압, 예컨대 3.3V이하의 동작전압이 요구되기 때문이다. 이에 따라, 최근에 셀 커패시터의 구조를 원통형과 같은 3차원 형태로 설계하여 그 용량을 극대화시키는 연구가 활발해지고 있다.

도 1 내지 도 5는 종래 기술에 의한 원통형 커패시터 제조방법을 설명하기 위한 단면도들이다.

도 1은 층간절연막(3), 식각저지막(5), 및 제1 포토레지스트 패턴(7)을 형성하는 단계를 설명하기 위한 단면도이다. 먼저, 반도체기판(1) 상에 층간절연막(3), 예컨대 BPSG막을 형성하고, 그 위에 상기 층간절연막(3)에 대한 습식 식각선택비가 우수한 식각저지막(5), 예컨대 실리콘질화막을 형성한다. 이어서, 상기 식각저지막(5)의 소정영역을 노출시키는 제1 포토레지스트 패턴(7)을 통상의 사진공정을 이용하여 형성한다.

도 2는 도전막(9), 제2 포토레지스트 패턴(11), 및 스페이서(13)를 형성하는 단계를 설명하기 위한 단면도이다. 구체적으로 설명하면, 상기 제1 포토레지스트 패턴(7)을 식각 마스크로하여 상기 노출된 식각 저지막(5) 및 그 아래의 층간절연막(3)을 연속적으로 식각함으로써, 반도체기판(1)의 소정영역을 노출시키는 스토리지 전극 콘택홀을 형성함과 동시에 층간절연막 패턴(3a) 및 식각저지막 패턴(5a)을 형성한다. 이어서, 상기 스토리지 전극 콘택홀이 형성된 결과물 전면에 스트리지 전극 콘택홀을 채우는 도전막(9), 예컨대 도우핑된 폴리실리콘막을 형성한다. 이때, 상기 도전막(9)은 DRAM 소자의 주변회로 영역(도시하지 않음)에도 형성된다. 다음에, 상기 스토리지 전극 콘택홀 상부의 도전막(9)을 덮는 제2 포토레지스트 패턴(11)을 형성한다. 계속해서, 상기 제2 포토레지스트 패턴(11)이 형성된 결과물 전면에 저온산화막을 형성하고, 이를 이방성 식각하여 제2 포토레지스트 패턴(11)의 측벽에 스페이서(13)를 형성한다.

도 3은 변형된 도전막(9a)을 형성하는 단계를 설명하기 위한 단면도이다. 좀 더 구체적으로 설명하면, 상기 제2 포토레지스트 패턴(11) 및 상기 스페이서(13)를 식각 마스크로하여 상기 도전막(9)을 소정의 두께만큼 식각함으로써, 상기 스토리지 전극 콘택홀의 상부 및 상기 식각저지막 패턴(5a) 상부에 각각 서로 다른 두께, 즉 제1 두께 및 상기 제1 두께보다 작은 제2 두께를 가지면서 단차진 변형된 도전막(9a)을 형성한다. 여기서, 상기 제1 두께는 도전막(9)을 형성한 직후의 초기 두께에 해당한다. 이와 같이 변형된 도전막(9a)을 형성하면, 주변회로 영역의 도전막(9)도 함께 식각되어 주변회로 영역 상에 제2 두께를 갖는 변형된 도전막(9a)이 잔존한다. 이어서, 상기 제2 포토레지스트 패턴(11)을 제거한다.

도 4는 스토리지 전극(9b)를 형성하는 단계를 설명하기 위한 단면도이다. 좀 더 상세히 설명하면, 상기 스페이서(13)를 식각 마스크로하여 상기 변형된 도전막(5a)의 제2 두께를 갖는 부분 아래의 식각저지막 패턴(5a)이 노출될 때까지 상기 변형된 도전막(9a)을 건식식각함으로써, 스토리지 전극 콘택홀을 덮고 상기 스페이서(13) 아래에 원통형의 기둥을 갖는 원통형의 스토리지 전극(9b)을 형성한다. 이때, 반도체기판의 전체에 걸친 건식 식각률의 균일도를 고려하여 통상 과도한 식각을 실시하게 된다. 이에 따라, 상기 식각저지막 패턴(5a)이 국부적으로 식각되어 그 아래의 층간절연막 패턴(3a)이 노출되고 상기 스토리지 전극(9b) 아래에 식각저지막 패턴(5b)이 잔존한다.

도 5는 상기 스페이서(13)을 제거하는 단계를 설명하기 위한 단면도이다. 상세히 설명하면, 상기 원통형의 스토리지 전극(9b)이 형성된 결과물을 산화막 식각용액, 예컨대 희석된 불산용액(diluted HF solution) 또는 완충 산화막 식각용액(buffered oxide etchant; BOE)에 담구어 상기 스페이서(13)를 제거한다. 이때, 상기 노출된 층간절연막 패턴(3a)도 함께 식각되어 상기 스토리지 전극(9b)의 가장자리 아래에 언더컷 영역(A)이 형성된다. 이어서 도시하지는 않았지만, 상기 언더컷 영역(A)이 형성된 결과물 전면에 유전막 및 플레이트 전극을 형성하여 원통형 커패시터를 완성한다. 이때, 상기 언더컷 영역(A)은 유전막의 단차도포성을 저하시키어 균일한 두께를 갖는 유전막을 형성하기 어렵다.

상술한 바와 같이 종래의 원통형 커패시터 제조방법에 의하면, 스페이서 제거시 스토리지 전극의 가장자리 아래에 언더컷 영역이 형성되어 균일한 두께의 유전막을 형성하기 어렵다. 이에 따라, 스토리지 전극(9b) 및 플레이트 전극 사이에 불균일한 전계가 형성되어 커패시터의 누설전류 특성이 저하된다.

상기 문제점을 개선하기 위하여 식각저지막을 보다 더 두껍게 형성하면, 스토리지 전극 형성을 위한 과도한 식각공정시 층간절연막의 소정영역이 노출되는 현상을 방지할 수 있으나, 주변회로 영역에 금속 콘택홀을 형성할 때 상기 두꺼운 식각저지막으로 인하여 어스펙트 비율이 증가한다. 이에 따라 금속 콘택홀을 채우는 금속배선 형성시 금속 콘택홀 내에 보이드가 형성되어 금속배선의 신뢰성이 저하된다. 이와 같이 식각저지막의 두께를 증가시키는 방법 또한 다른 문제점을 야기시킨다. 이를 해결하기 위하여 주변회로 영역의 식각저지막을 선택적으로 식각하여 금속 콘택홀의 어스펙트 비율을 감소시키면, 셀 어레이 영역과 주변회로 영역 사이의 표면단차가 증가하여 후속공정, 예컨대 금속배선을 형성하기 위한 사진공정시 초점 여유도(focus margin)가 감소하여 금속배선의 패턴불량을 야기시킨다.

따라서, 본 발명의 목적은 식각저지막을 사용하지 않고 유전체막의 특성을 개선시킬 수 있는 원통형 커패시터 제조방법을 제공하는 데 있다.

도 1 내지 도 5는 종래의 원통형 커패시터 제조방법을 설명하기 위한 단면도들이다.

도 6 내지 도 10은 본 발명에 따른 원통형 커패시터 제조방법을 설명하기 위한 단면도들이다.

상기 목적을 달성하기 위하여 본 발명에 따른 원통형 커패시터의 제조방법은 반도체기판 상에 층간절연막을 형성하는 단계와, 상기 층간절연막을 패터닝하여 상기 반도체기판의 소정영역을 노출시키는 스토리지 전극 콘택홀을 형성하는 단계와, 상기 결과물 전면에 상기 스토리지 전극 콘택홀을 채우는 도전막을 제1 두께로 형성하는 단계와, 상기 스토리지 전극 콘택홀의 상부에 제2 포토레지스트 패턴을 형성하는 단계와, 상기 제2 포토레지스트 패턴 측벽에 스페이서를 형성하는 단계와, 상기 제2 포토레지스트 패턴 및 상기 스페이서를 식각 마스크로하여 상기 도전막을 소정의 두께만큼 식각함으로써, 서로 이웃한 상기 스페이서들 사이의 영역에 상기 제1 두께보다 얇은 제2 두께의 도전막이 잔존하는 변형된 도전막을 형성하는 단계와, 상기 제2 포토레지스트 패턴을 제거하는 단계와, 상기 스페이서를 식각 마스크로하여 상기 변형된 도전막을 식각함으로써, 상기 제2 두께를 갖는 변형된 도전막 아래의 층간절연막을 노출시킴과 동시에 상기 스페이서 아래에 원통형의 기둥을 갖는 원통형 스토리지 전극을 형성하는 단계와, 상기 스페이서를 노출시키고 상기 노출된 층간절연막 및 상기 스토리지 전극의 바닥을 덮는 제3 포토레지스트 패턴을 형성하는 단계와, 상기 스페이서 및 상기 제3 포토레지스트 패턴을 순차적으로 를 제거하는 단계를 포함하는 것을 특징으로 한다.

본 발명에 의하면, 스페이서를 제거할 때 제3 포토레지스트 패턴에 의해 층간절연막 패턴을 보호할 수 있다. 이에 따라, 스토리지 전극의 가장자리 아래에 언더컷 영역이 형성되는 것을 방지할 수 있다.

이하, 첨부한 도 6 내지 도 10을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.

도 6은 층간절연막(103) 및 제1 포토레지스트 패턴(107)을 형성하는 단계를 설명하기 위한 단면도이다. 먼저, 반도체기판 상에 층간절연막(103), 예컨대 BPSG막을 형성한다. 이어서, 상기 층간절연막(103) 상에 층간절연막(103)의 소정영역을 노출시키는 제1 포토레지스트 패턴(107)을 형성한다.

도 7은 도전막(109), 제2 포토레지스트 패턴(111), 및 스페이서(113)을 형성하는 단계를 설명하기 위한 단면도이다. 구체적으로 설명하면, 상기 제1 포토레지스트 패턴(107)을 식각 마스크로하여 상기 노출된 층간절연막을 식각함으로써, 상기 반도체기판(1)의 소정영역을 노출시키는 스토리지 전극 콘택홀을 형성함과 동시에 층간절연막 패턴(103a)을 형성한다. 다음에, 상기 층간절연막 패턴(103a)이 형성된 결과물 전면에 상기 스토리지 전극 콘택홀을 채우는 도전막(109), 예컨대 도우핑된 폴리실리콘막을 제1 두께로 형성한다. 이어서, 상기 도전막 상에 제2 포토레지스트막을 형성하고, 이를 사진공정으로 패터닝하여 상기 스토리지 전극 콘택홀 상부에 제2 포토레지스트 패턴(111)을 형성한다. 계속해서, 상기 제2 포토레지스트 패턴(111)이 형성된 결과물 전면에 200℃ 이하의 온도에서 플라즈마 CVD 공정으로 저온산화막을 형성한다. 그리고, 상기 저온산화막을 이방성 식각하여 상기 제2 포토레지스트 패턴(111) 측벽에 스페이서(113)을 형성한다.

도 8은 변형된 도전막(109a)을 형성하는 단계를 설명하기 위한 단면도이다. 상세히 설명하면, 상기 제2 포토레지스트 패턴(111) 및 상기 스페이서(113)을 식각 마스크로하여 서로 이웃한 스페이서들 사이의 영역에 상기 제1 두께보다 얇은 제2 두께의 도전막이 잔존하도록 상기 도전막(109)를 소정의 두께만큼 식각함으로써 변형된 도전막(109a)을 형성한다. 이어서, 상기 제2 포토레지스트 패턴(111)을 제거하여 스페이서(113) 안 쪽의 변형된 도전막(109a)을 노출시킨다.

도 9는 스토리지 전극(109b)을 형성하는 단계를 설명하기 위한 단면도이다. 좀 더 상세히 설명하면, 상기 스페이서(113)를 식각 마스크로하여 상기 제2 두께의 변형된 도전막 부분 아래의 층간절연막 패턴(103a)이 노출될 때까지 상기 변형된 도전막(109a)을 식각함으로써, 상기 스페이서(113) 아래에 원통형의 기둥을 갖는 스토리지 전극(109b)을 형성한다. 이때, 상기 원통형 기둥의 안쪽 바닥에 소정의 두께를 갖는 도전막이 잔존하도록 식각량을 조절한다. 다음에, 상기 스토리지 전극(109b)이 형성된 결과물 전면에 제3 포토레지스트막을 형성하고, 이를 에치 백하여 상기 스페이서(113)를 노출시키면서 상기 스토리지 전극(109b)의 바닥 및 상기 노출된 층간절연막 패턴(103a)을 덮는 제3 포토레지스트 패턴(115)을 형성한다.

도 10은 스페이서(113)를 제거하는 단계를 설명하기 위한 단면도이다. 먼저, 상기 제3 포토레지스트 패턴(115)이 형성된 결과물을 산화막 식각용액, 예컨대 희석된 불산용액(diluted HF solution) 또는 완충 산화막 식각용액(buffered oxide etchant; BOE)에 담구어 상기 스페이서(113)을 제거한다. 이때, 상기 층간절연막 패턴(103a)은 상기 제3 포토레지스트 패턴(115)에 의해 덮여져 있으므로 더 이상 식각되지 않는다. 따라서, 스페이서(113) 제거시 스토리지 전극(109b)의 가장자리 아래에 언더컷 영역이 형성되는 현상을 방지할 수 있다. 다음에, 상기 제3 포토레지스트 패턴(115)을 제거하여 스토리지 전극(109b)을 완전히 노출시킨다. 이어서 도시하지는 않았지만, 상기 스토리지 전극이 완전히 노출된 결과물 전면에 유전체막 및 플레이트 전극을 순차적으로 형성하여 원통형의 커패시터를 완성한다.

본 발명은 상기 실시예에 한정되지 않고 당업자의 수준에서 그 변형 및 개량이 가능하다.

상술한 바와 같이 본 발명의 실시예에 의하면, 스페이서를 제거할 때 제3 포토레지스트 패턴에 의해 층간절연막 패턴을 보호할 수 있다. 이에 따라, 스토리지 전극의 가장자리 아래에 언더컷 영역이 형성되는 것을 방지할 수 있으므로 스토리지 전극을 덮는 유전체막 및 플레이트 전극의 단차도포성을 개선시킬 수 있다. 결과적으로, 유전체막의 두께를 균일하게 형성할 수 있으므로 커패시터의 누설전류 특성을 개선시킬 수 있다.

Claims (3)

1. 반도체기판 상에 층간절연막을 형성하는 단계;

   상기 층간절연막을 패터닝하여 상기 반도체기판의 소정영역을 노출시키는 스토리지 전극 콘택홀을 형성하는 단계:

   상기 결과물 전면에 상기 스토리지 전극 콘택홀을 채우는 도전막을 제1 두께로 형성하는 단계;

   상기 스토리지 전극 콘택홀의 상부에 제2 포토레지스트 패턴을 형성하는 단계;

   상기 제2 포토레지스트 패턴 측벽에 스페이서를 형성하는 단계:

   상기 제2 포토레지스트 패턴 및 상기 스페이서를 식각 마스크로하여 상기 도전막을 소정의 두께만큼 식각함으로써, 서로 이웃한 상기 스페이서들 사이의 영역에 상기 제1 두께보다 얇은 제2 두께의 도전막이 잔존하는 변형된 도전막을 형성하는 단계:

   상기 제2 포토레지스트 패턴을 제거하는 단계;

   상기 스페이서를 식각 마스크로하여 상기 변형된 도전막을 식각함으로써, 상기 제2 두께를 갖는 변형된 도전막 아래의 층간절연막을 노출시킴과 동시에 상기 스페이서 아래에 원통형의 기둥을 갖는 원통형 스토리지 전극을 형성하는 단계;

   상기 스페이서를 노출시키고 상기 노출된 층간절연막 및 상기 스토리지 전극의 바닥을 덮는 제3 포토레지스트 패턴을 형성하는 단계; 및

   상기 스페이서 및 상기 제3 포토레지스트 패턴을 순차적으로 를 제거하는 단계를 포함하는 것을 특징으로 하는 원통형 커패시터 제조방법.
2. 제1항에 있어서, 상기 제3 포토레지스트 패턴을 형성하는 단계는

   상기 원통형 스토리지 전극이 형성된 결과물 전면에 제3 포토레지스트막을 형성하는 단계; 및

   상기 스페이서가 노출되도록 상기 제3 포토레지스트막을 에치 백하여 상기 노출된 층간절연막 및 상기 스토리지 전극의 바닥을 덮는 제3 포토레지스트 패턴을 형성하는 단계로 이루어지는 것을 특징으로 하는 원통형 커패시터 제조방법.
3. 제1항에 있어서, 상기 스페이서는 200℃ 보다 낮은 온도를 사용하는 플라즈마 CVD 방법에 의한 저온산화막으로 형성하는 것을 특징으로 하는 원통형 커패시터 제조방법.