CN111864062A - 半导体结构的形成方法以及阻变式存储器 - Google Patents
半导体结构的形成方法以及阻变式存储器 Download PDFInfo
- Publication number
- CN111864062A CN111864062A CN201910357417.6A CN201910357417A CN111864062A CN 111864062 A CN111864062 A CN 111864062A CN 201910357417 A CN201910357417 A CN 201910357417A CN 111864062 A CN111864062 A CN 111864062A
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- forming
- semiconductor structure
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 76
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 238000005530 etching Methods 0.000 claims abstract description 105
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 54
- 239000007789 gas Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 25
- 230000000737 periodic effect Effects 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims description 176
- 239000000463 material Substances 0.000 claims description 52
- 239000011229 interlayer Substances 0.000 claims description 20
- 238000005229 chemical vapour deposition Methods 0.000 claims description 11
- 239000012159 carrier gas Substances 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 229910015844 BCl3 Inorganic materials 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- 238000005240 physical vapour deposition Methods 0.000 claims description 6
- 239000004215 Carbon black (E152) Substances 0.000 claims description 4
- 239000003575 carbonaceous material Substances 0.000 claims description 4
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 4
- 229930195733 hydrocarbon Natural products 0.000 claims description 4
- -1 hydrocarbon fluoride Chemical class 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910016570 AlCu Inorganic materials 0.000 claims 1
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 claims 1
- 229910010037 TiAlN Inorganic materials 0.000 claims 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 239000006227 byproduct Substances 0.000 description 8
- 239000003989 dielectric material Substances 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 3
- 238000000635 electron micrograph Methods 0.000 description 3
- 229910052736 halogen Inorganic materials 0.000 description 3
- 150000002367 halogens Chemical class 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- LKTZODAHLMBGLG-UHFFFAOYSA-N alumanylidynesilicon;$l^{2}-alumanylidenesilylidenealuminum Chemical compound [Si]#[Al].[Si]#[Al].[Al]=[Si]=[Al] LKTZODAHLMBGLG-UHFFFAOYSA-N 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种半导体结构的形成方法以及阻变式存储器，所述形成方法包括：提供基底；在所述基底上形成电极层；在所述电极层上形成盖帽层；刻蚀所述盖帽层，形成第一电极；形成所述第一电极后，对所述电极层进行周期性刻蚀工艺，形成第二电极；所述周期性刻蚀工艺的一个周期包括：向刻蚀腔室中依次通入所述电极层的刻蚀气体和氮气。所述阻变式存储器，包所述形成方法所形成的半导体结构。本发明优化了半导体结构和阻变式存储器的电学性能。
Description
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法以及阻变式存储器。
背景技术
阻变式存储器(Resistive Random Access Memory，RRAM)是一种常见的非易失存储器。RRAM具有结构简单、密度高以及兼容性好等优点。
RRAM具有金属-绝缘体-金属(MIM，Metal-Insulator-Metal)的结构，包括底电极和顶电极以及位于两者之间的阻变材料层。所述阻变材料层根据施加底电极和顶电极上电压的不同，在高阻态(HRS，High Resistance State)和低阻态(LRS，Low ResistanceState)间发生相应变化，从而开启或阻断电流流动通道，实现各种信息的存储。
然而，现有RRAM的电学性能不符合技术发展的需求。
发明内容
本发明实施例解决的问题是提供一种半导体结构的形成方法以及阻变式存储器，优化半导体结构的电学性能。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成电极层；在所述电极层上形成盖帽层；刻蚀所述盖帽层，形成第一电极；形成所述第一电极后，对所述电极层进行周期性刻蚀工艺，形成第二电极；所述周期性刻蚀工艺的一个周期包括：向刻蚀腔室中依次通入所述电极层的刻蚀气体和氮气。
可选地，所述半导体结构的形成方法还包括：采用化学气相沉积的方法在所述第一电极和第二电极的侧壁上形成衬里层。
可选地，所述衬里层的材料为低温氧化硅、碳氮化硅和氮掺杂的碳材料中的一种或多种。
可选地，所述衬里层的厚度在20～50埃的范围内。
可选地，向刻蚀腔室中通入氮气的步骤中，还向所述刻蚀腔室中通入载气以及碳氢氟化物。
可选地，所述载气包括Ar和He。
可选地，向刻蚀腔室中通入氮气的工艺参数包括：气压为4～50mTorr，气体流量为100～1000sccm，射频功率为200～1000W。
可选地，向刻蚀腔室中通入氮气的时间占一个周期的10％～90％。
可选地，周期性刻蚀工艺一个周期的时间为10～60s。
可选地，所述刻蚀气体包括Cl2、BCl3或HBr。
可选地，所述电极层为含铝材料。
可选地，所述电极层的材料为Al、AlSi或AlCu。
可选地，所述盖帽层的材料为TiN、TaN或TiAlN。
可选地，通过化学气相沉积、物理气相沉积或原子层沉积的方法形成所述盖帽层和电极层。
可选地，采用Cl2、BCl3或HBr刻蚀所述盖帽层，形成第一电极。
可选地，所述半导体结构的形成方法还包括：在形成第二电极之后，形成覆盖所述第一电极和第二电极的层间介质层。
可选地，所述半导体结构为金属-绝缘体-金属结构，所述第一电极和第二电极用于构成顶电极；所述半导体结构的形成方法还包括：在形成电极层之前，在所述基底上依次形成底电极以及位于底电极上的阻变材料层。
可选地，所述第一电极和所述第二电极均为柱形结构。
可选地，所述半导体结构的形成方法还包括：在形成盖帽层之后形成第一电极之前，在所述盖帽层上形成硬掩膜；刻蚀所述盖帽层，形成第一电极步骤中，以所述硬掩膜为掩膜进行刻蚀。
相应地，本发明还提供一种阻变式存储器，包括如所述的形成方法所形成的半导体结构。
与现有技术相比，本发明实施例的技术方案具有以下优点：本发明实施例在一个刻蚀周期中，通过刻蚀气体刻蚀所述电极层，在刻蚀过程中形成大量电极层材料对应的离子，之后再通入氮气，所述氮气与所述离子容易形成副产物附着在所述电极层上，起到保护电极层侧壁的作用，这样可以减缓电极层的刻蚀速率，减少第二电极顶部被去除的材料；此外，一个刻蚀周期的时间较短，从而在一个刻蚀周期中对所述电极层的去除量有精确的控制，经过多次周期性刻蚀，使第一电极和第二电极顶部之间形成的凹陷较浅，这样在第一电极和第二电极上形成介质层的过程中不容易在所述凹陷处形成孔洞，进而优化了半导体结构的电学性能。
附图说明
图1是一种半导体结构的电镜图；
图2至图5是图1所示半导体结构形成方法中各步骤对应的结构示意图；
图6至图10是本发明实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图；
图11是图6至图10所示实施例形成的半导体结构的电镜图。
具体实施方式
由背景技术可知，目前半导体结构形成方法所形成的半导体器件仍有性能不佳的问题。现结合一种半导体结构的电镜示意图分析器件性能不佳的原因。
参考图1，示出了一种半导体结构的电镜示意图。所述半导体结构为MIM结构，包括：底电极20，位于底电极上的阻变材料层(图中未标注)，以及位于阻变材料层20上的顶电极21。
所述半导体结构还包括覆盖所述顶电极21的层间介质层，所述层间介质层中形成有孔洞(void)30。在层间介质层中形成铜插塞时，由于所述孔洞30的存在，铜插塞的材料容易扩散到所述孔洞30中，从而影响MIM的电学性能。
结合参考图2至图5，示意出了图1所示半导体结构形成方法中各步骤对应的结构示意图，分析所述孔洞产生的原因。
如图2所示，提供基底10，所述基底10上形成有底电极11，在所述底电极11上依次形成阻变材料层12和顶电极材料层13，在所述顶电极材料层13上形成有盖帽材料层14。在所述盖帽材料层14上形成掩膜结构15以及光刻胶图形16。
如图3和图4所示，以所述光刻胶图形16为掩膜图形化所述掩膜结构15，形成掩膜图形，以所述掩膜图形为掩膜刻蚀所述盖帽材料层14和顶电极材料层13，以分别形成第一电极34和第二电极33。
通常所述第一电极34和第二电极33为柱形。在刻蚀形成第一电极34和第二电极33的过程中，所述刻蚀工艺通常采用卤族元素的刻蚀气体，所述刻蚀气体容易在第一电极34与第二电极33的交界处聚集，从而对此处第二电极33的侧壁顶部具有较大的刻蚀速率。这使刻蚀后形成的第二电极33的顶部尺寸较小，因此，所述第二电极33的侧壁与第一电极34的底面围成凹陷40。
参考图5，在第二电极33和第一电极34上形成层间介质层17，所述层间介质层17用于形成铜插塞。由于所述凹陷40的存在，通过沉积工艺形成所述层间介质层17时，所述层间介质层17的材料较难填充到所述凹陷40(如图4所示)中，从而形成孔洞50，进而影响半导体结构的电学性能。
为了解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成电极层；在所述电极层上形成盖帽层；刻蚀所述盖帽层，形成第一电极；形成所述第一电极后，对所述电极层进行周期性刻蚀工艺，形成第二电极；所述周期性刻蚀工艺的一个周期包括：向刻蚀腔室中依次通入所述电极层的刻蚀气体和氮气。
本发明实施例在一个刻蚀周期中，通过刻蚀气体刻蚀所述电极层，在刻蚀过程中形成大量电极层材料对应的离子，之后再通入氮气，所述氮气与所述离子容易形成副产物附着在所述电极层上，起到保护电极层侧壁的作用，这样可以减缓电极层的刻蚀速率，减少第二电极顶部被去除的材料；此外，一个刻蚀周期的时间较短，从而在一个刻蚀周期中对所述电极层的去除量有精确的控制，经过多次周期性刻蚀，使第一电极和第二电极顶部之间形成的凹陷较浅，这样在第一电极和第二电极上形成介质层的过程中不容易在所述凹陷处形成孔洞，进而优化了半导体结构的电学性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明实施例的具体实施例做详细的说明。
图6至图10是本发明实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图。需要说明的是，本实施例以形成MIM的半导体结构为例进行说明，在其他实施例中，还可以形成其他包括电极层和第一电极的半导体结构。
参考图6，提供基底。
所述基底为后续形成半导体结构提供工艺基础。
本实施例所述基底包括衬底100，所述衬底100中形成有多个器件(图中未标注)，例如晶体管以及与晶体管相连的互连结构120等。
所述衬底100包括硅衬底。在其他实施例中，衬底的材料还可以为锗、碳化硅、砷化镓或镓化铟，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。衬底100表面还能够形成有界面层，界面层的材料为氧化硅、氮化硅或氮氧化硅等。
所述基底还包括位于衬底100上用于实现晶体管之间绝缘的隔离层，用于实现晶体管之间以及晶体管与互连结构之间的绝缘。所述隔离层的材料可以是氧化硅、氮化硅或氮氧化硅等绝缘材料。
所述隔离层中还形成有互连结构120，用于向后续形成的MIM的底电极加载工作电压。所述互连结构120为铜或钨等导电材料。
继续参考图6，在所述基底100上形成电极层103，所述电极层103用作MIM的顶电极。
需要说明的是，在形成电极层103之前，所述半导体的形成方法还包括：在所述基底上依次形成底电极101以及位于底电极101上的阻变材料层102。
形成底电极101的步骤包括：在基底上形成介质材料层，在介质材料层中形成露出所述互连结构120的开口，在所述开口中填充导电材料，形成所述底电极101。
本实施例中，所述底电极101的材料为铝。在其他实施例中，所述底电极的材料还可以为钨、铂、铝、钛或氮化钛等其他导电材料。
可以通过电镀等的工艺形成所述底电极101。
所述底电极101的厚度在10到100nm的范围内。
形成阻变材料层102的步骤包括：在所述第二电极101和所述介质材料层上覆盖阻变材料层102。所述阻变材料层102用于在加载电压不同时呈现高阻态和低阻态。
本实施例中，所述阻变材料层102的材料为氧化铪，在其他实施例中，所述阻变材料层102的材料可以为氧化钨。
可以通过化学气相沉积的方法形成所述氧化铪。所述阻变材料层102的厚度在5到10nm的范围内。
在形成阻变材料层102后，在所述阻变材料层102上形成电极层103，所述电极层103用于形成构成顶电极的第二电极。
所述电极层103为含铝材料。本实施例中，所述电极层103的材料为铝。在其他实施例中，所述电极层103的材料还可以为硅化铝(AlSi)或者铝铜(AlCu)。
可以通过化学气相沉积(CVD，Chemical Vapor Deposition)，物理气相沉积(PVD，Physical Vapor Deposition)或原子层沉积(ALD，Atomic layer deposition)等工艺形成所述电极层103。
如果所述电极层103厚度过小，容易在加载电压时造成电极击穿；如果所述电极层103厚度过大，则一方面造成材料的浪费，另一方面容易使形成的顶电极的电阻过大。本实施例中，所述电极层103的厚度在10到100纳米的范围内。
继续参考图6，在所述电极层103上形成盖帽层104。所述盖帽层104用于形成构成顶电极的第一电极，所述盖帽层104可以增加MIM的电阻，从而可以使MIM的低阻状态和高阻状态的区分更明显。
本实施例中，所述盖帽层104的材料为氮化钛(TiN)。氮化钛与后续形成逻辑电路的工艺具有良好的兼容性。在其他实施例中，所述盖帽层104的材料还可以是氮化钽(TaN)或氮化铝钛(TiAlN)等。
实际工艺中，可以通过化学气相沉积(CVD，Chemical Vapor Deposition)，物理气相沉积(PVD，Physical Vapor Deposition)或原子层沉积(ALD，Atomic LayerDeposition)等工艺形成所述盖帽层104。
结合参考图6和图7，刻蚀所述盖帽层104，形成第一电极114。
如图6所示，在刻蚀所述盖帽层104之前，还在所述盖帽层104上形成硬掩膜115。
具体地，形成硬掩膜115的步骤包括：在盖帽层104上依次形成硬掩膜(Hard Mask，HM)材料层105、有机介质层(Organic Dielectric Layer，ODL)和抗反射层(Anti-Reflection Coating,ARC)以及位于抗反射层上的光刻胶106。
以所述光刻胶106为掩膜刻蚀所述抗反射层、有机介质层和硬掩膜材料层105，在所述盖帽层104上形成硬掩膜115。
如图7所示，以所述硬掩膜115为掩膜刻蚀所述盖帽层104，形成第一电极114，用于增加MIM的电阻。
本实施例中，刻蚀所述盖帽层104所形成的第一电极114为柱形电极，柱形电极更利于在3D堆叠封装结构中使用。
可以通过卤族气体对所述盖帽层104进行刻蚀。具体地，可以通过Cl2、BCl3或HBr等的刻蚀气体对所述盖帽层104进行刻蚀。
具体地，在刻蚀工艺中，除了向刻蚀腔室中通入刻蚀气体之外，还向所述刻蚀腔室中通入载气以及碳氢氟化物(CxHyFz，其中x＝1，2，3……；y＝0，1，2……；z＝0，1，2……)。
本实施例中，所述载气包括Ar和He。
如图8所示，在形成所述第一电极114后，对所述电极层103进行周期性刻蚀工艺，形成第二电极113，用于与第一电极114构成顶电极；所述周期性刻蚀工艺的一个周期包括：向刻蚀腔室中依次通入所述电极层103的刻蚀气体和氮气。
本发明实施例通过周期性刻蚀，在一个刻蚀周期中，一方面去除电极层103的一部分材料，另一方面又在电极层103侧壁上形成副产物，且一个刻蚀周期的时间较短，从而在一个刻蚀周期中对所述电极层103的去除量有精确的控制。经过多次周期性刻蚀，可以形成较为平滑的顶电极侧壁表面。
本实施例中，刻蚀所述电极层103所形成的第二电极113为柱形电极，柱形电极更利于在3D堆叠封装结构中使用。
具体地，在一个刻蚀周期中，向刻蚀腔室通入的刻蚀气体包括卤族气体。具体地，可以通过Cl2、BCl3或HBr等的刻蚀气体对所述盖帽层104进行刻蚀。
在刻蚀工艺中，除了向刻蚀腔室中通入刻蚀气体之外，还向所述刻蚀腔室中通入载气以及碳氢氟化物(CxHyFz，其中x＝1，2，3……；y＝0，1，2……；z＝0，1，2……)。
本实施例中，所述载气包括Ar和He。
在一个刻蚀周期中，通入刻蚀气体之后，向刻蚀腔室通入氮气，在通入刻蚀气体的过程中，刻蚀形成大量电极层103材料对应的离子，之后再通入氮气，所述氮气与所述离子容易形成副产物附着在所述电极层103上，起到保护电极层103侧壁的作用，氮气的钝化作用可以减缓电极层103的刻蚀速率，减少第二电极113顶部被去除的材料，从而使第一电极114和第二电极113顶部之间形成的凹陷较浅，这样在第一电极114和第二电极113上形成介质层的过程中不容易在所述凹陷处形成孔洞，进而优化了半导体结构的电学性能。
需要说明的是，如果向刻蚀腔室中通入氮气的时间过长，则在电极层103侧壁上形成的副产物较多，容易影响刻蚀效率；如果向刻蚀腔室中通入氮气的时间过短，对电极层103的刻蚀速度较快，还是容易在第二电极113顶部与第一电极114的底部形成凹陷。相应的，向刻蚀腔室中通入氮气的时间占一个周期的10％～90％。
还需要说明的是，如果向刻蚀腔室中通入氮气时气压较大，或者，气体流量过大，则在电极层103侧壁上形成的副产物较多，容易影响刻蚀效率；如果向刻蚀腔室中通入氮气时气压过小，或者，气体流量过小，则对电极层103侧壁的钝化效果不明显，刻蚀气体对电极层103的刻蚀速度较快，还是容易在第二电极113顶部与第一电极114的底部形成凹陷。相应的，向刻蚀腔室中通入氮气的工艺参数包括：气压为4～50mTorr，气体流量为100～1000sccm。
还需要说明的是，如果通入氮气时，射频功率过大，容易造成副产物过多，进而影响刻蚀效率；如果氮气射频功率较小，容易使所述氮气无法呈离子状态而难以形成副产物，对电极层103侧壁的钝化效果不明显，刻蚀气体对电极层103的刻蚀速度较快，容易在第二电极113顶部与第一电极114的底部形成凹陷。相应的，向刻蚀腔室中通入氮气时射频功率为200～1000W。
还需要说明的是，如果刻蚀周期的时间过长(或者刻蚀频率较小)，对电极层103的刻蚀工艺控制不够精细；如果刻蚀周期的时间过短(或者刻蚀频率较大)，则影响刻蚀效率，相应地，一个刻蚀周期的时间为10～60s。
如图9所示，本发明实施例半导体结构的形成方法，还包括：采用CVD方法在所述第一电极114和第二电极113的侧壁上形成衬里层107。
本发明实施例通过CVD方式形成衬里层107，在形成过程中，衬里层107的材料自上至下沉积到第一电极114和第二电极113的侧壁和顶部上，所述衬里层107在所述第一电极114的顶部沉积的厚度较大，在第一电极114和第二电极113侧壁上沉积的厚度较小，因此衬里层107的台阶覆盖性较差，从而可以进一步填充第二电极113顶部与第一电极114的底部的空间(即减小了保形覆盖效果)，进而使形成的顶电极的侧壁更加光滑，减少孔洞产生的概率。
因为后续形成覆盖所述第一电极114和第二电极113且起到绝缘作用的介质材料，相应的，所述衬里层107也选择介质材料，从而减少对半导体结构性能的影响。具体地，所述衬里层107的材料为低温氧化硅、碳氮化硅和氮掺杂的碳材料中的一种或多种。
需要说明的是，如果衬里层107的厚度过大，容易造成材料的浪费，如果衬里层107的厚度过小，则衬里层107容易呈保形覆盖的形式形成在所述第一电极114和第二电极113的侧壁，不能有效减少所述凹陷的产生。相应的，所述衬里层107的厚度在20～50埃的范围内。
如图10所示，本发明实施例半导体结构的形成方法还包括：在形成第二电极113之后，形成覆盖所述第二电极113的层间介质层108。
结合参考图11所示意的，本发明实施例形成的半导体结构的电镜图。
本发明实施例中，由于所述第一电极114和第二电极113构成的顶电极侧壁较为光滑，第一电极114和第二电极113之间未形成凹陷，在所述第一电极114和第二电极113上形成层间介质层108时，不容易在层间介质层108中形成孔洞(例如图1所示的30)，因此，在所述层间介质层108中形成插塞时，所述插塞的材料不容易扩散至孔洞中，因此本发明实施例形成的半导体结构具有良好的电学性能。
所述层间介质层108用于实现绝缘。具体地，所述层间介质层108中会形成与逻辑电路相连的插塞，所述层间介质层108可以使所述插塞与所述半导体结构之间实现绝缘。
本实施例中，为了减小寄生电容，所述层间介质层108采用低k介质材料，需要说明的是，此处所述低k介质材料指的是介电常数小于氧化硅的材料。
例如，所述层间介质层18的材料为低温氧化硅、氮掺杂的碳材料或氮氧化硅等。
本发明实施例还提供一种阻变式存储器，所述阻变式存储器包括多个半导体结构，所述半导体结构采用本发明提供的半导体结构的形成方法形成。
具体地，所述半导体结构可以是MIM。
由于所述半导体结构的层间介质层中不容易影响孔洞，因此，在所述层间介质层中形成插塞时，所述插塞的材料不容易扩散至孔洞中，因此本发明实施例优化了半导体结构的电学性能。
相应地，包括所述多个半导体结构的阻变式存储器的电学性能也得到了提高。
虽然本发明实施例披露如上，但本发明实施例并非限定于此。任何本领域技术人员，在不脱离本发明实施例的精神和范围内，均可作各种更动与修改，因此本发明实施例的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成电极层；
在所述电极层上形成盖帽层；
刻蚀所述盖帽层，形成第一电极；
形成所述第一电极后，对所述电极层进行周期性刻蚀工艺，形成第二电极；
所述周期性刻蚀工艺的一个周期包括：向刻蚀腔室中依次通入所述电极层的刻蚀气体和氮气。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法还包括：采用化学气相沉积的方法在所述第一电极和第二电极的侧壁上形成衬里层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述衬里层的材料为低温氧化硅、碳氮化硅和氮掺杂的碳材料中的一种或多种。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，所述衬里层的厚度在20～50埃的范围内。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，向刻蚀腔室中通入氮气的步骤中，还向所述刻蚀腔室中通入载气以及碳氢氟化物。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述载气包括Ar和He。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，向刻蚀腔室中通入氮气的工艺参数包括：气压为4～50mTorr，气体流量为100～1000sccm，射频功率为200～1000W。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，向刻蚀腔室中通入氮气的时间占一个周期的10％～90％。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，周期性刻蚀工艺一个周期的时间为10～60s。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述刻蚀气体包括Cl2、BCl3或HBr。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述电极层为含铝材料。
12.如权利要求1或11所述的半导体结构的形成方法，其特征在于，所述电极层的材料为Al、AlSi或AlCu。
13.在权利要求1所述的半导体结构的形成方法，其特征在于，所述盖帽层的材料为TiN、TaN或TiAlN。
14.在权利要求1所述的半导体结构的形成方法，其特征在于，通过化学气相沉积、物理气相沉积或原子层沉积的方法形成所述盖帽层和电极层。
15.在权利要求1所述的半导体结构的形成方法，其特征在于，采用Cl2、BCl3或HBr刻蚀所述盖帽层，形成第一电极。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法还包括：在形成第二电极之后，形成覆盖所述第一电极和第二电极的层间介质层。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体结构为金属-绝缘体-金属结构，所述第一电极和第二电极用于构成顶电极；所述半导体结构的形成方法还包括：在形成电极层之前，在所述基底上依次形成底电极以及位于底电极上的阻变材料层。
18.如权利要求1或17所述的半导体结构的形成方法，其特征在于，所述第一电极和所述第二电极均为柱形结构。
19.如权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法还包括：
在形成盖帽层之后形成第一电极之前，在所述盖帽层上形成硬掩膜；
刻蚀所述盖帽层，形成第一电极步骤中，以所述硬掩膜为掩膜进行刻蚀。
20.一种阻变式存储器，其特征在于，包括如权利要求1～19任一项权利要求所述的形成方法所形成的半导体结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910357417.6A CN111864062B (zh) | 2019-04-29 | 2019-04-29 | 半导体结构的形成方法以及阻变式存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910357417.6A CN111864062B (zh) | 2019-04-29 | 2019-04-29 | 半导体结构的形成方法以及阻变式存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111864062A true CN111864062A (zh) | 2020-10-30 |
| CN111864062B CN111864062B (zh) | 2024-01-26 |
Family
ID=72966180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910357417.6A Active CN111864062B (zh) | 2019-04-29 | 2019-04-29 | 半导体结构的形成方法以及阻变式存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111864062B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022143886A1 (zh) * | 2020-12-31 | 2022-07-07 | 上海集成电路装备材料产业创新中心有限公司 | 一种阻变存储器及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6043163A (en) * | 1997-12-29 | 2000-03-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | HCL in overetch with hard mask to improve metal line etching profile |
| CN1675750A (zh) * | 2002-08-16 | 2005-09-28 | 优利讯美国有限公司 | 使用离散气体切换方法的高纵横比/深度蚀刻中的侧壁平滑 |
| US20100003827A1 (en) * | 2006-07-12 | 2010-01-07 | Technische Universiteit Eindhoven | Method and device for etching a substrate by means of plasma |
| KR20100100389A (ko) * | 2009-03-06 | 2010-09-15 | 주식회사 하이닉스반도체 | 상변화 메모리 소자의 제조방법 |
| CN102779728A (zh) * | 2011-05-09 | 2012-11-14 | 南亚科技股份有限公司 | 利用脉冲式无氟碳化合物等离子体的沟槽蚀刻方法 |
-
2019
- 2019-04-29 CN CN201910357417.6A patent/CN111864062B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6043163A (en) * | 1997-12-29 | 2000-03-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | HCL in overetch with hard mask to improve metal line etching profile |
| CN1675750A (zh) * | 2002-08-16 | 2005-09-28 | 优利讯美国有限公司 | 使用离散气体切换方法的高纵横比/深度蚀刻中的侧壁平滑 |
| US20100003827A1 (en) * | 2006-07-12 | 2010-01-07 | Technische Universiteit Eindhoven | Method and device for etching a substrate by means of plasma |
| KR20100100389A (ko) * | 2009-03-06 | 2010-09-15 | 주식회사 하이닉스반도체 | 상변화 메모리 소자의 제조방법 |
| CN102779728A (zh) * | 2011-05-09 | 2012-11-14 | 南亚科技股份有限公司 | 利用脉冲式无氟碳化合物等离子体的沟槽蚀刻方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022143886A1 (zh) * | 2020-12-31 | 2022-07-07 | 上海集成电路装备材料产业创新中心有限公司 | 一种阻变存储器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111864062B (zh) | 2024-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10629811B2 (en) | Resistance variable memory structure and method of forming the same | |
| US9653682B1 (en) | Resistive random access memory structure | |
| US20140091272A1 (en) | Resistance variable memory structure and method of forming the same | |
| US8921818B2 (en) | Resistance variable memory structure | |
| US9847480B2 (en) | Resistance variable memory structure and method of forming the same | |
| US9818938B2 (en) | Method of forming a semiconductor structure | |
| US20070218684A1 (en) | Method for fabricating storage node contact plug of semiconductor device | |
| KR100806034B1 (ko) | Ｍｉｍ 캐패시터를 가지는 반도체 소자 및 그 제조방법 | |
| TWI641081B (zh) | 積體電路中的接觸填充 | |
| CN111864062B (zh) | 半导体结构的形成方法以及阻变式存储器 | |
| US11239421B2 (en) | Embedded BEOL memory device with top electrode pillar | |
| US6703314B2 (en) | Method for fabricating semiconductor device | |
| KR100831981B1 (ko) | 반도체 소자의 콘택플러그 제조 방법 | |
| CN113380899B (zh) | 半导体结构、晶体管和形成晶体管器件的方法 | |
| US20230178588A1 (en) | Metal-insulator-metal capacitor structure with enlarged capacitor area | |
| KR100850070B1 (ko) | Ｍｉｍ 커패시터의 비아홀 식각 방법 | |
| KR100370130B1 (ko) | 반도체 소자의 제조방법 | |
| KR100900228B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| CN117276188A (zh) | 半导体结构及其形成方法 | |
| KR20100059328A (ko) | 상변화 메모리 소자의 제조방법 | |
| CN114156255A (zh) | 半导体结构及其形成方法 | |
| KR20070063320A (ko) | 캐패시터의 제조 방법 | |
| KR20050052635A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR20040036415A (ko) | 반도체 소자의 제조 방법 | |
| KR20070122318A (ko) | 반도체 메모리 소자 및 그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |