CN114156255A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN114156255A
CN114156255A CN202010930970.7A CN202010930970A CN114156255A CN 114156255 A CN114156255 A CN 114156255A CN 202010930970 A CN202010930970 A CN 202010930970A CN 114156255 A CN114156255 A CN 114156255A
Authority
CN
China
Prior art keywords
layer
material film
reaction
forming
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010930970.7A
Other languages
English (en)
Inventor
于海龙
荆学珍
张�浩
雒建明
韩静利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010930970.7A priority Critical patent/CN114156255A/zh
Publication of CN114156255A publication Critical patent/CN114156255A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53261—Refractory-metal alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构及其形成方法，其中结构包括：基底，所述基底内具有第一导电层，所述基底暴露出所述第一导电层顶部；位于所述基底上的第一介质层，且所述第一介质层内具有暴露出所述第一导电层顶部表面的开口；位于所述开口暴露出的第一导电层上的第一反应层，所述第一反应层的材料具有第一电阻率，且所述第一电阻率在预设范围之内。所述第一反应层有利于降低第二导电层和第一导电层之间的电阻，从而有利于提高形成的半导体结构的性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方 法。
背景技术
金属互连结构是半导体器件中不可或缺的结构，用于实现有源区与有源区 之间的互连、晶体管和晶体管之间的互连、或者不同层金属线之间的互连，完 成信号的传输和控制。因此，在半导体制造过程中，金属互连结构的形成对 半导体器件的性能以及半导体制造成本有着很大的影响。
所述金属互连结构的形成方法为：提供半导体衬底；在半导体衬底上形成 第一介质层，所述第一介质层内具有第一开口；在所述第一开口内形成第一 插塞；形成所述第一插塞之后，在所述第一插塞表面和第一介质层表面形成 第二介质层；在所述第二介质层内形成第二开口；形成所述第二开口之后， 在所述第二开口内形成第二插塞。所述第一插塞和第二插塞构成金属互连结 构。
然而，现有技术形成的金属互连结构的性能较差。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高形 成的半导体结构的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：基 底，所述基底内具有第一导电层，所述基底暴露出所述第一导电层顶部；位 于所述基底上的第一介质层，且所述第一介质层内具有暴露出所述第一导电 层顶部表面的开口；位于所述开口暴露出的第一导电层上的第一反应层，所 述第一反应层的材料具有第一电阻率，且所述第一电阻率在预设范围之内。
可选的，还包括：位于所述第一反应层上的缓冲层，所述缓冲层的材料 具有第二电阻率，且所述第一电阻率小于所述第二电阻率。
可选的，还包括：位于所述第一反应层和第一导电层之间的第二反应层。
可选的，所述第二反应层的材料具有第三电阻率，所述第一导电层的材 料具有第四电阻率，且所述第三电阻率小于所述第四电阻率。
可选的，所述第一反应层的材料包括：金属硅化物；所述金属硅化物包 括：硅化钛或者硅化钽。
可选的，所述缓冲层的材料包括：钛或者钽。
可选的，所述第二反应层的材料包括：金属硅化物。
可选的，还包括：位于所述第一反应层上和开口侧壁表面的阻挡层；位 于所述阻挡层表面的第二导电层，且所述第二导电层填充满所述开口。
可选的，所述阻挡层位于所述缓冲层表面。
可选的，所述阻挡层的材料包括：氮化钛、氮化钽或者氮化钨。
可选的，所述第一导电层的材料包括：金属或金属化合物，所述金属包 括：钨、铜、钴、钛、钽或钌，所述金属化合物包括：氮化钛、氮化钽或氮 化钌。
可选的，所述基底包括衬底和位于衬底表面的第二介质层，所述第一导 电层位于所述第二介质层内，且所述第二介质层暴露出所述第一导电层顶部。
相应的，本发明技术方案还提供一种半导体结构的形成方法，包括：提 供基底，所述基底内具有第一导电层，且所述基底暴露出所述第一导电层顶 部；在所述基底上形成第一介质层，且所述第一介质层内具有暴露出所述第 一导电层顶部表面的开口；在所述开口底部暴露出的第一导电层上形成反应 材料膜；在所述反应材料膜表面形成缓冲材料膜；使所述反应材料膜与所述 缓冲材料膜反应，形成第一反应层，所述第一反应层的材料具有第一电阻率， 所述缓冲材料膜具有第二电阻率，且所述第一电阻率小于所述第二电阻率。
可选的，所述反应材料膜的材料包括：无定形硅或者单晶硅；所述反应 材料膜的厚度范围为9埃至49埃。
可选的，所述缓冲材料膜的材料包括：钛或者钽；所述缓冲材料膜的厚 度范围为20埃至50埃。
可选的，所述反应材料膜的形成方法包括：在所述开口底部暴露出的第 一导电层表面形成初始反应材料膜；部分所述初始反应材料膜与第一导电层 反应，形成第二反应层，剩余的所述初始反应材料膜形成所述反应材料膜。
可选的，所述第二反应层的材料具有第三电阻率，所述第一导电层的材 料具有第四电阻率，且所述第三电阻率小于所述第四电阻率。
可选的，还包括：形成所述初始反应材料膜之后，形成所述缓冲材料膜 之前，采用第一退火工艺，使部分所述初始反应材料膜与第一导电层反应； 所述第一退火工艺的参数包括：温度范围为300摄氏度至800摄氏度，时间 范围为2分钟至10分钟。
可选的，位于开口内的部分缓冲材料膜与所述反应材料膜反应，位于开 口内剩余的缓冲材料膜形成缓冲层，所述缓冲层位于所述第一反应层表面。
可选的，还包括：形成所述缓冲材料膜之后，形成所述第一反应层之前， 在所述缓冲材料膜表面和开口侧壁表面形成阻挡材料膜；所述阻挡材料膜的 形成工艺包括：化学气相形成工艺或者原子层沉积工艺，且所述沉积工艺包 括：高温过程；所述沉积工艺的参数包括：温度范围为300摄氏度至400摄 氏度，时间范围为2分钟至6分钟。
可选的，形成所述阻挡材料膜的高温过程使所述反应材料膜与所述缓冲 材料膜反应，形成所述第一反应层。
可选的，形成所述阻挡材料膜的高温处理形成所述反应材料膜。
可选的，还包括：形成所述缓冲材料膜之后，形成所述阻挡材料膜之前， 采用第二退火工艺，使所述反应材料膜与缓冲材料膜反应；所述第二退火工 艺的参数包括：温度范围为300摄氏度至800摄氏度，时间范围为2分钟至 10分钟。
可选的，所述第一反应层还位于所述第一介质层上；所述缓冲材料膜还 位于所述第一介质层上；所述阻挡材料膜还位于所述第一介质层上；所述半 导体结构的形成方法还包括：在所述阻挡材料膜表面形成导电材料膜，且所 述导电材料膜填充满所述开口；平坦化所述第一反应层、缓冲材料膜、阻挡 材料膜以及导电材料膜，直至暴露出第一介质层表面，使所述阻挡材料膜形 成阻挡层，使所述导电材料膜形成第二导电层，所述第二导电层填充满所述 开口。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构中，所述第一反应层的材料具有第一 电阻率，且所述第一电阻率在预设范围之内，从而所述第一反应层的电阻较 低，所述第一反应层有利于降低第二导电层和第一导电层之间的电阻，从而 有利于提高形成的半导体结构的性能。
进一步，所述第一反应层的材料包括金属硅化物，所述第一反应层有利 于降低第二导电层和第一导电层之间的接触电阻，从而进一步降低第一导电 层和第二导电层之间的电阻，有利于提高形成的半导体结构的性能。
进一步，所述半导体结构还包括：位于所述第一反应层和第一导电层之 间的第二反应层，所述第二反应层的材料具有第三电阻率，所述第一导电层 的材料具有第四电阻率，且所述第三电阻率小于所述第四电阻率，所述第二 反应层的电阻较低，所述第二反应层有利于降低第二导电层和第一导电层之 间的电阻，从而有利于提高形成的半导体结构的性能。
进一步，所述第二反应层的材料包括金属硅化物，所述第二反应层有利 于降低后续形成的第二导电层和第一导电层之间的接触电阻，从而进一步降 低第一导电层和第二导电层之间的电阻，有利于提高形成的半导体结构的性 能。
本发明技术方案提供的半导体结构的形成方法中，通过形成反应材料膜， 使所述反应材料膜与所述缓冲材料膜反应，形成第一反应层，由于所述缓冲 材料膜的材料包括：金属，形成的所述第一反应层的材料包括：金属硅化物， 所述第一反应层的材料具有第一电阻率，所述缓冲材料膜的材料具有第二电 阻率，且所述第一电阻率小于所述第二电阻率，从而形成的所述第一反应层 的电阻较低，所述第一反应层有利于降低后续形成的第二导电层和第一导电 层之间的电阻，从而有利于提高形成的半导体结构的性能。
进一步，由于形成所述阻挡材料膜的沉积工艺包括高温过程，所述高温 处理在形成阻挡材料膜的同时，能够使所述反应材料膜与所述缓冲材料膜反 应，形成所述第一反应层，有利于节省工艺步骤，从而提高生产效率，降低 生产成本。
进一步，由于形成所述阻挡材料膜的沉积工艺包括高温过程，所述高温 处理在形成阻挡材料膜的同时，使部分初始反应材料膜与所述第一导电层反 应，形成第二反应层，有利于节省工艺步骤，从而提高生产效率，降低生产 成本。
附图说明
图1至图3是一种现有半导体结构的形成方法各步骤的结构示意图；
图4是一种现有半导体结构的结构示意图；
图5至图13是本发明一实施例中的半导体结构的形成方法各步骤的结构 示意图。
具体实施方式
需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置 关系，并不限定于是否直接接触。
首先，对现有半导体结构的性能较差的原因结合附图进行详细说明，图1 至图4是一种现有半导体结构的形成方法各步骤的结构示意图。
请参考图1，提供基底100，所述基底100上具有第一介质层110，所述 第一介质层110内具有第一导电层120，所述第一介质层110暴露出所述第一 导电层120顶部；在所述第一导电层120和第一介质层110表面形成第二介 质层130以及位于所述第二介质层130内的开口140，所述开口140暴露出所 述第一导电层110顶部表面。
请参考图2，在所述开口140底部和侧壁表面以及第二介质层130表面形 成阻挡材料膜150。
请参考图3，在所述阻挡材料膜150表面形成导电材料膜160，所述导电 材料膜160填充满所述开口140。
上述方法中，通过在形成所述导电材料膜160之前，形成所述阻挡材料 膜150，由于所述阻挡材料膜150能够较好地粘附于开口140侧壁表面，所述 导电材料膜160能够较好地粘附于所述阻挡材料膜150，因此，所述阻挡材料 膜150有利于所述导电材料膜160更好地形成于开口140的底部和侧壁表面。
为了提高所述阻挡材料膜150的台阶覆盖性，使得所述阻挡材料膜150 能够较好地形成于开口140的侧壁表面，通常采用化学气相沉积或者原子层 气相沉积工艺形成所述阻挡材料膜150。然而，采用化学气相沉积工艺或者原 子层沉积工艺沉积膜层的过程中，产生的等离子体(plasma)容易对开口140 底部的第一导电层120的材料造成较大的损伤，导致第一导电层120的性能 较差，甚至在第一导电层120处出现断路的情况。
为了解决上述技术问题，请在图1的基础上参考图4，在所述开口140底 部表面形成缓冲层11；在所述缓冲层11表面和开口140侧壁表面形成阻挡材 料膜12。所述缓冲层11的形成工艺为物理气相沉积工艺，所述缓冲层11能 够避免后续形成阻挡材料膜12的工艺对第一导电层120产生损伤。然而，通 常所述缓冲层11的材料钛的电阻率较大，且所述缓冲层11和第一导电层120 之间的接触电阻也较大，引入所述缓冲层11容易导致电阻大大增加，不利于 所述半导体结构的性能。
为了解决所述技术问题，本发明实施例提供一种半导体结构及其形成方 法，其中结构包括：位于所述开口暴露出的第一导电层上的第一反应层，所 述第一反应层的材料具有第一电阻率，且所述第一电阻率在预设范围之内； 位于所述第一反应层上和开口侧壁表面的阻挡层。所述第一反应层的材料具 有第一电阻率，且所述第一电阻率在预设范围之内，从而所述第一反应层的 电阻较低，所述第一反应层有利于降低第二导电层和第一导电层之间的电阻， 从而有利于提高形成的半导体结构的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合 附图对本发明的具体实施例做详细的说明。
图5至图12是本发明一实施例中的半导体结构的形成方法各步骤的结构 示意图。
请参考图5，提供基底200，所述基底200内具有第一导电层210，且所 述基底200暴露出所述第一导电层210顶部。
在本实施例中，所述基底200包括衬底201和位于衬底201表面的第二 介质层202，所述第一导电层210位于所述第二介质层202内，且所述第二介 质层202暴露出所述第一导电层210顶部。
在本实施例中，所述衬底201为单晶硅。在其他实施例中，所述衬底的 材料还可以为单晶锗、锗化硅、砷化镓等半导体材料，还可以为绝缘体上半 导体结构。
所述第二介质层202的材料为介质材料，所述介质材料包括：氧化硅、 氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳 氧化硅中的一种或多种的组合。在本实施例中，所述第二介质层202的材料 为氧化硅。
所述第一导电层210的材料包括金属或金属化合物，所述金属包括：钨、 铜、钴、钛、钽或钌，所述金属化合物包括：氮化钛、氮化钽或氮化钌。在 本实施例中，所述第一导电层210的材料为钴。
接着，在所述基底200上形成第一介质层，且所述第一介质层内具有暴 露出所述第一导电层210顶部表面的开口，具体形成所述第一介质层和位于 所述第一介质层内的开口的过程请参考图5至图6。
请参考图6，在所述第一导电层210表面和基底200表面形成介质材料膜 220；在所述介质材料膜220表面形成图形化层221，所述图形化层221暴露 出部分介质材料膜220表面。
所述图形化层221为后续刻蚀介质材料膜220提供掩膜。
在本实施例中，所述介质材料膜220位于所述第一导电层210表面和第 二介质层202表面。
请参考图7，以所述图形化层221为掩膜，刻蚀所述介质材料膜220，直 至暴露出第一导电层210顶部表面，形成所述第一介质层230和所述开口240。
刻蚀所述介质材料膜220的工艺包括：湿法刻蚀工艺和干法刻蚀工艺中 的一种或者两种组合。
在本实施例中，刻蚀介质材料膜220的工艺为干法刻蚀工艺，有利于提 高形成的开口240的形貌。
在本实施例中，形成所述第一介质层230和所述开口240之后，还包括： 去除所述图形化层221。
接着，在所述开口240底部暴露出的第一导电层210上形成反应材料膜。 在本实施例中，具体形成所述反应材料膜的过程请参考图8至图9。
请参考图8，在所述开口240底部暴露出的第一导电层210表面形成初始 反应材料膜250。
所述初始反应材料膜250为后续形成反应材料膜提供材料。
在本实施例中，所述初始反应材料膜250还位于所述第一介质层250上。
所述初始反应材料膜250的厚度范围为10埃至50埃。
所述初始反应材料膜250的材料包括：无定形硅或者单晶硅。在本实施 例中，所述初始反应材料膜250的材料为无定形硅。
所述的形成工艺包括：物理气相沉积工艺，通过所述物理气相沉积工艺， 使得不会在开口240侧壁沉积形成所述初始反应材料膜250，从而减少占据开 口240的空间，有利于后续导电材料膜的填充。
请参考图9，部分所述初始反应材料膜250与第一导电层210反应，形成 第二反应层260，剩余的所述初始反应材料膜250形成所述反应材料膜270。
由于所述反应材料膜270为剩余的所述初始反应材料膜250，所述反应材 料膜270的材料包括：无定形硅或者单晶硅。在本实施例中，所述反应材料 膜270的材料为无定形硅。
所述反应材料膜270的厚度范围为9埃至49埃。
所述第二反应层260的材料具有第三电阻率，所述第一导电层210的材 料具有第四电阻率，且所述第三电阻率小于所述第四电阻率。
所述第二反应层260的材料包括：金属硅化物。在本实施例中，所述第 一导电层210的材料为钴，所述初始反应材料膜250的材料为无定形硅，从 而所述第二反应层260的材料为钴化硅。
在本实施例中，所述反应材料膜270还位于所述第一介质层230上。
在本实施例中，采用第一退火工艺，使部分所述初始反应材料膜250与 第一导电层210反应；所述第一退火工艺的参数包括：温度范围为300摄氏 度至800摄氏度，时间范围为2分钟至10分钟。
在其他实施例中，还可以不进行所述第一退火工艺，通过后续的工艺对 所述初始反应材料膜进行高温处理，使部分所述初始反应材料膜与第一导电 层反应。
在本实施例中，通过先形成所述初始反应材料膜250，使部分所述初始反 应材料膜250与第一导电层210反应，形成所述第二反应层260，且未反应的 初始反应材料膜240形成反应材料膜270，且开口240内的所述反应材料膜 270位于第二反应层260表面。
在其他实施例中，所述反应材料膜的形成工艺包括：物理气相沉积工艺。
请参考图10，在所述反应材料膜270表面形成缓冲材料膜280。
所述缓冲材料膜280的作用在于避免后续形成阻挡材料膜的工艺对第一 导电层210产生损伤。
在本实施例中，所述缓冲材料膜280还位于所述第一介质层230上。
具体的，所述缓冲材料膜280位于所述第一介质层230上的反应材料膜 270表面。
所述缓冲材料膜280的材料包括：钛或者钽。
所述缓冲材料膜280的厚度范围为20埃至50埃。
所述缓冲材料膜280的形成工艺包括：物理气相沉积工艺，通过所述物 理气相沉积工艺，使得不会在开口240侧壁沉积形成所述缓冲材料膜280，从 而减少占据开口240的空间，有利于后续导电材料膜的填充。
请参考图11，在所述缓冲材料膜280(如图10所示)表面和开口240侧 壁表面形成阻挡材料膜290。
所述阻挡材料膜290的作用，一方面，用于增加后续形成的导电材料膜 的粘附性，使得导电材料膜能够更好地形成于开口240内；另一方面，避免 后续形成的导电材料膜内的离子或者原子扩散进入第一介质层210内，容易 产生漏电。
在本实施例中，所述阻挡材料膜290还位于所述第一介质层230上。
具体的，所述阻挡材料膜290位于所述第一介质层230上的缓冲材料膜 280表面。
所述阻挡材料膜290的形成工艺包括化学气相形成工艺或者原子层沉积 工艺，且所述沉积工艺包括：高温过程；所述沉积工艺的参数包括：温度范 围为300摄氏度至400摄氏度，时间范围为2分钟至6分钟。
通过化学气相形成工艺或者原子层沉积工艺，有利于提高所述阻挡材料 膜290的台阶覆盖性，使得所述阻挡材料膜290能够较好地形成于开口140 的侧壁表面。
请继续参考图11，使所述反应材料膜270(如图10所示)与所述缓冲材 料膜280反应，形成第一反应层271，所述第一反应层271的材料具有第一电 阻率，所述缓冲材料膜280具有第二电阻率，且所述第一电阻率小于所述第 二电阻率。
通过形成反应材料膜270，使所述反应材料膜270与所述缓冲材料膜280 反应，形成第一反应层271，由于所述缓冲材料膜280的材料包括：金属，形 成的所述第一反应层271的材料包括：金属硅化物，所述第一反应层271的 材料具有第一电阻率，所述缓冲材料膜280的材料具有第二电阻率，且所述 第一电阻率小于所述第二电阻率，从而形成的所述第一反应层271的电阻较 低，所述第一反应层271有利于降低后形成的第二导电层和第一导电层210 之间的电阻，从而有利于提高形成的半导体结构的性能。
在本实施例中，形成所述阻挡材料膜290的高温过程使所述反应材料膜 270与所述缓冲材料膜280反应，形成所述第一反应层271。
具体的，在本实施例中，位于开口240内的部分缓冲材料膜280与所述 反应材料膜270反应，位于开口240内剩余的缓冲材料膜280形成缓冲层281， 所述缓冲层281位于所述第一反应层271表面。
在本实施例中，形成所述阻挡材料膜290的高温过程形成所述第一反应 层271和位于第一反应层271表面的缓冲层281。
由于形成所述阻挡材料膜290的沉积工艺包括高温过程，所述高温处理 在形成阻挡材料膜290的同时，能够使所述反应材料膜270与所述缓冲材料 膜280反应，形成所述第一反应层271，有利于节省工艺步骤，从而提高生产 效率，降低生产成本。
在其他实施例中，位于开口内的全部缓冲材料膜与反应材料膜反应，没 有剩余的缓冲材料膜，从而未形成所述缓冲层。
在其他实施例中，形成所述初始反应材料膜之后，不进行所述第一退火 工艺，从而形成所述阻挡材料膜的高温处理还可以使部分初始反应材料膜与 第一导电层反应形成第二反应层，剩余的部分初始反应材料膜形成所述反应 材料膜，并且进一步使所述反应材料膜与所述缓冲材料膜反应形成所述第一 反应层。由于形成所述阻挡材料膜的沉积工艺包括高温过程，所述高温处理 在形成阻挡材料膜的同时，使部分初始反应材料膜与所述第一导电层反应， 形成第二反应层，有利于节省工艺步骤，从而提高生产效率，降低生产成本。
在其他实施例中，还可以采用第二退火工艺，使所述反应材料膜与缓冲 材料膜反应；所述第二退火工艺的参数包括：温度范围为300摄氏度至800 摄氏度，时间范围为2分钟至10分钟。
请参考图12，在所述阻挡材料膜290表面形成导电材料膜292，且所述 导电材料膜292填充满所述开口240。
所述导电材料膜292为后续形成第二导电层提供材料。
所述导电材料膜292的材料包括：金属或金属化合物，所述金属包括： 钨、铜、钴、钛、钽或钌，所述金属化合物包括：氮化钛、氮化钽或氮化钌。 在本实施例中，所述导电材料膜292的材料为钨。
请参考图13，平坦化所述第一反应层271、缓冲材料膜281、阻挡材料膜 290以及导电材料膜292，直至暴露出第一介质层230表面，使所述阻挡材料 膜290形成阻挡层2901，使所述导电材料膜292形成第二导电层2921，所述 第二导电层2921填充满所述开口240。
需要说明的是，所述平坦化工艺使所述第一介质层230上的第一反应层 271去除，从而保留了开口240内的第一反应层271。
需要说明的是，所述平坦化工艺使所述第一介质层230上的缓冲层281 去除，从而保留了开口240内的缓冲层281。
相应的，本发明实施例还提供一种采用上述方法形成的半导体结构，请 继续参考图13，包括：基底200，所述基底200内具有第一导电层210，所述 基底200暴露出所述第一导电层210顶部；位于基底200上的第一介质层230， 且所述第一介质层230内具有暴露出所述第一导电层210顶部表面的开口 240；位于所述开口240暴露出的第一导电层210上的第一反应层271，所述 第一反应层271的材料具有第一电阻率，且所述第一电阻率在预设范围之内。
所述第一反应层271的材料具有第一电阻率，且所述第一电阻率在预设 范围之内，从而所述第一反应层271的电阻较低，所述第一反应层271有利 于降低第二导电层2921和第一导电层210之间的电阻，从而有利于提高形成 的半导体结构的性能。
以下结合附图进行详细说明。
所述半导体结构还包括：位于所述第一反应层271上的缓冲层281，所述 缓冲层281的材料具有第二电阻率，且所述第一电阻率小于所述第二电阻率。
所述第一反应层271的材料包括：金属硅化物；所述金属硅化物包括： 硅化钛或者硅化钽。在本实施例中，所述第一反应层271的材料为硅化钛。
由于所述第一反应层271的材料包括：金属硅化物，所述第一反应层271 有利于降低第二导电层2921和第一导电层210之间的接触电阻，从而进一步 降低第一导电层210和第二导电层2921之间的电阻，有利于提高形成的半导 体结构的性能。
所述缓冲层281的材料包括：钛或者钽。
所述半导体结构还包括：位于所述第一反应层271和第一导电层210之 间的第二反应层260。
所述第二反应层260的材料具有第三电阻率，所述第一导电层210的材 料具有第四电阻率，且所述第三电阻率小于所述第四电阻率，所述第二反应 层260的电阻较低，所述第二反应层260有利于降低第二导电层2921和第一 导电层210之间的电阻，从而有利于提高形成的半导体结构的性能。并且， 所述第二反应层260的材料为金属硅化物，所述第二反应层260有利于降低 后续形成的第二导电层2921和第一导电层210之间的接触电阻，从而进一步 降低第一导电层210和第二导电层2921之间的电阻，有利于提高形成的半导 体结构的性能。
所述半导体结构还包括：位于所述第一反应层271上和开口240侧壁表 面的阻挡层2901；位于所述阻挡层2901表面的第二导电层2921，且所述第 二导电层2921填充满所述开口240。
所述阻挡层2901位于所述缓冲层281表面。
所述阻挡层2901的材料包括：氮化钛、氮化钽或者氮化钨。
所述第一导电层210的材料包括：金属，所述金属包括：钨、铜、钴、 氮化钛、钛、钽、氮化钽、钌、氮化钌和铝中的一种或多种的组合。
所述基底200包括衬底201和位于衬底201表面的第二介质层202，所述 第一导电层210位于所述第二介质层202内，且所述第二介质层202暴露出 所述第一导电层210顶部。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员， 在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保 护范围应当以权利要求所限定的范围为准。

Claims (24)

1.一种半导体结构，其特征在于，包括：
基底，所述基底内具有第一导电层，所述基底暴露出所述第一导电层顶部；
位于所述基底上的第一介质层，且所述第一介质层内具有暴露出所述第一导电层顶部表面的开口；
位于所述开口暴露出的第一导电层上的第一反应层，所述第一反应层的材料具有第一电阻率，且所述第一电阻率在预设范围之内。
2.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述第一反应层上的缓冲层，所述缓冲层的材料具有第二电阻率，且所述第一电阻率小于所述第二电阻率。
3.如权利要求1或2所述的半导体结构，其特征在于，还包括：位于所述第一反应层和第一导电层之间的第二反应层。
4.如权利要求3所述的半导体结构，其特征在于，所述第二反应层的材料具有第三电阻率，所述第一导电层的材料具有第四电阻率，且所述第三电阻率小于所述第四电阻率。
5.如权利要求1所述的半导体结构，其特征在于，所述第一反应层的材料包括：金属硅化物；所述金属硅化物包括：硅化钛或者硅化钽。
6.如权利要求2所述的半导体结构，其特征在于，所述缓冲层的材料包括：钛或者钽。
7.如权利要求3所述的半导体结构，其特征在于，所述第二反应层的材料包括：金属硅化物。
8.如权利要求1或2所述的半导体结构，其特征在于，还包括：位于所述第一反应层上和开口侧壁表面的阻挡层；位于所述阻挡层表面的第二导电层，且所述第二导电层填充满所述开口。
9.如权利要求8所述的半导体结构，其特征在于，所述阻挡层位于所述缓冲层表面。
10.如权利要求8所述的半导体结构，其特征在于，所述阻挡层的材料包括：氮化钛、氮化钽或者氮化钨。
11.如权利要求1所述的半导体结构，其特征在于，所述第一导电层的材料包括：金属或金属化合物，所述金属包括：钨、铜、钴、钛、钽或钌，所述金属化合物包括：氮化钛、氮化钽或氮化钌。
12.如权利要求1所述的半导体结构，其特征在于，所述基底包括衬底和位于衬底表面的第二介质层，所述第一导电层位于所述第二介质层内，且所述第二介质层暴露出所述第一导电层顶部。
13.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底内具有第一导电层，且所述基底暴露出所述第一导电层顶部；
在所述基底上形成第一介质层，且所述第一介质层内具有暴露出所述第一导电层顶部表面的开口；
在所述开口底部暴露出的第一导电层上形成反应材料膜；
在所述反应材料膜表面形成缓冲材料膜；
使所述反应材料膜与所述缓冲材料膜反应，形成第一反应层，所述第一反应层的材料具有第一电阻率，所述缓冲材料膜具有第二电阻率，且所述第一电阻率小于所述第二电阻率。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述反应材料膜的材料包括：无定形硅或者单晶硅；所述反应材料膜的厚度范围为9埃至49埃。
15.如权利要求13所述的半导体结构的形成方法，其特征在于，所述缓冲材料膜的材料包括：钛或者钽；所述缓冲材料膜的厚度范围为20埃至50埃。
16.如权利要求13所述的半导体结构的形成方法，其特征在于，所述反应材料膜的形成方法包括：在所述开口底部暴露出的第一导电层表面形成初始反应材料膜；部分所述初始反应材料膜与第一导电层反应，形成第二反应层，剩余的所述初始反应材料膜形成所述反应材料膜。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，所述第二反应层的材料具有第三电阻率，所述第一导电层的材料具有第四电阻率，且所述第三电阻率小于所述第四电阻率。
18.如权利要求16所述的半导体结构的形成方法，其特征在于，还包括：形成所述初始反应材料膜之后，形成所述缓冲材料膜之前，采用第一退火工艺，使部分所述初始反应材料膜与第一导电层反应；所述第一退火工艺的参数包括：温度范围为300摄氏度至800摄氏度，时间范围为2分钟至10分钟。
19.如权利要求13所述的半导体结构的形成方法，其特征在于，位于开口内的部分缓冲材料膜与所述反应材料膜反应，位于开口内剩余的缓冲材料膜形成缓冲层，所述缓冲层位于所述第一反应层表面。
20.如权利要求13所述的半导体结构的形成方法，其特征在于，还包括：形成所述缓冲材料膜之后，形成所述第一反应层之前，在所述缓冲材料膜表面和开口侧壁表面形成阻挡材料膜；所述阻挡材料膜的形成工艺包括：化学气相形成工艺或者原子层沉积工艺，且所述沉积工艺包括：高温过程；所述沉积工艺的参数包括：温度范围为300摄氏度至400摄氏度，时间范围为2分钟至6分钟。
21.如权利要求20所述的半导体结构的形成方法，其特征在于，形成所述阻挡材料膜的高温过程使所述反应材料膜与所述缓冲材料膜反应，形成所述第一反应层。
22.如权利要求20所述的半导体结构的形成方法，其特征在于，形成所述阻挡材料膜的高温处理形成所述反应材料膜。
23.如权利要求16所述的半导体结构的形成方法，其特征在于，还包括：形成所述缓冲材料膜之后，形成所述阻挡材料膜之前，采用第二退火工艺，使所述反应材料膜与缓冲材料膜反应；所述第二退火工艺的参数包括：温度范围为300摄氏度至800摄氏度，时间范围为2分钟至10分钟。
24.如权利要求13所述的半导体结构的形成方法，其特征在于，所述第一反应层还位于所述第一介质层上；所述缓冲材料膜还位于所述第一介质层上；所述阻挡材料膜还位于所述第一介质层上；所述半导体结构的形成方法还包括：在所述阻挡材料膜表面形成导电材料膜，且所述导电材料膜填充满所述开口；平坦化所述第一反应层、缓冲材料膜、阻挡材料膜以及导电材料膜，直至暴露出第一介质层表面，使所述阻挡材料膜形成阻挡层，使所述导电材料膜形成第二导电层，所述第二导电层填充满所述开口。
CN202010930970.7A 2020-09-07 2020-09-07 半导体结构及其形成方法 Pending CN114156255A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010930970.7A CN114156255A (zh) 2020-09-07 2020-09-07 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010930970.7A CN114156255A (zh) 2020-09-07 2020-09-07 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN114156255A true CN114156255A (zh) 2022-03-08

Family

ID=80461081

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010930970.7A Pending CN114156255A (zh) 2020-09-07 2020-09-07 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN114156255A (zh)

Similar Documents

Publication Publication Date Title
US8580666B2 (en) Methods of forming conductive contacts
US8174064B2 (en) Semiconductor device and method for forming the same
CN108538712B (zh) 接触孔的制造方法
JP2010524261A (ja) ボイドの無いコンタクトプラグ
JPH10116905A (ja) 半導体装置の製造方法
KR20020031283A (ko) 반도체집적회로장치 및 그 제조방법
JP2003007820A (ja) 半導体素子のプラグ製造方法
KR100489657B1 (ko) 반도체 장치의 패턴 형성 방법 및 이를 이용한 반도체장치의 제조방법
US6236091B1 (en) Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide
US6225216B1 (en) Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide
CN114156255A (zh) 半导体结构及其形成方法
KR20020002739A (ko) 반도체 소자의 제조 방법
KR100503312B1 (ko) 반도체 소자의 콘택 전극 제조 방법
US6627537B2 (en) Bit line and manufacturing method thereof
TWI512894B (zh) 金屬內連線結構及其製程
KR20010059019A (ko) 반도체소자의 비트라인 형성방법
US20220328495A1 (en) Method for manufacturing memory and memory
CN114156228A (zh) 半导体结构及其形成方法
KR100831679B1 (ko) 반도체소자의 비트라인 형성방법
CN114203627A (zh) 半导体结构的形成方法
KR100321693B1 (ko) 티타늄실리사이드를이용한반도체소자의게이트전극및비트라인형성방법
US7517793B2 (en) Method of forming metal wire in semiconductor device
CN113540025A (zh) 半导体结构及其形成方法
CN117276188A (zh) 半导体结构及其形成方法
US20090045518A1 (en) Semiconductor device and method for fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination