KR20020002739A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20020002739A
KR20020002739A KR1020000037025A KR20000037025A KR20020002739A KR 20020002739 A KR20020002739 A KR 20020002739A KR 1020000037025 A KR1020000037025 A KR 1020000037025A KR 20000037025 A KR20000037025 A KR 20000037025A KR 20020002739 A KR20020002739 A KR 20020002739A
Authority
KR
South Korea
Prior art keywords
layer
titanium
silicide layer
titanium silicide
forming
Prior art date
Application number
KR1020000037025A
Other languages
English (en)
Inventor
이윤직
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000037025A priority Critical patent/KR20020002739A/ko
Publication of KR20020002739A publication Critical patent/KR20020002739A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, MIM 캐패시터의 하부 전극과 폴리실리콘 콘택 플러그 사이의 스토리지 노드 콘택에 콘택 저항을 낮추기 위하여 형성하는 타이타늄실리사이드(TiSi2)층을 플라즈마화학기상증착법(PECVD)으로 타이타늄(Ti)을 증착함과 동시에 폴리실리콘 콘택 플러그의 실리콘 원자와 타이타늄 원자가 반응하도록 하여 별도의 열처리 공정 없이 인-시튜 타이타늄실리사이드층을 형성할 수 있는 반도체 소자의 제조 방법 방법에 관하여 기술된다.

Description

반도체 소자의 제조 방법{Method of manufacturing a semiconductor device}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 MIM 캐패시터의 하부 전극과 폴리실리콘 콘택 플러그 사이의 스토리지 노드 콘택에 콘택 저항을 낮추기 위하여 형성하는 타이타늄실리사이드(TiSi2)층을 플라즈마화학기상증착법(PECVD)으로 타이타늄(Ti)을 증착함과 동시에 폴리실리콘 콘택 플러그의 실리콘 원자와 타이타늄 원자가 반응하도록 하여 별도의 열처리 공정 없이 인-시튜 타이타늄실리사이드층을 형성할 수 있는 반도체 소자의 제조 방법 방법에 관한 것이다.
일반적으로, 반도체 소자가 고집적화, 축소화 및 고속화 되어감에 따라 콘택 공정 마진의 확보가 시급한 문제로 대두되고 있으며, 또한 정보의 신속한 처리를 위해 신호 전달 속도가 빠른 소자가 요구되고 있다. 따라서, 비트 라인(bit line), 캐패시터, 금속 배선등과 같은 반도체 소자의 구성 요소들을 전기 전도도가 우수한 금속을 도입하여 형성하고 있다. 또한, 콘택홀의 크기가 작아짐에 따라 콘택홀을 폴리실리콘과 같은 도전성 물질로 채우는 콘택 플러그 공정이 도입되고 있다.
그런데, 폴리실리콘 콘택 플러그에 금속층이 연결되도록 하여야 하는데, 금속층과 폴리실리콘 콘택 플러그의 콘택 저항을 개선하기 위하여, 타이타늄실리사이드층을 그 사이에 형성하고 있다. 또한, 금속층으로 부터 금속 이온의 확산을 방지하기 위하여 타이타늄나이트라이드(TiN) 등으로 배리어 메탈층을 형성하고 있다. MIM 캐패시터의 하부 전극과 폴리실리콘 콘택 플러그 사이의 스토리지 노드 콘택을 형성하는 경우를 설명하면 다음과 같다.
도 1a 내지 도 1c는 종래 스토리지 노드 콘택이 적용되는 반도체 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 반도체 기판(11) 상에 층간 절연막(12)을 형성하고, 층간 절연막(12)의 일부분을 식각하여 콘택홀을 형성한 후, 콘택홀이 충분히 매립되도록 폴리실리콘을 증착하고, 화학적 기계적 연마법(CMP)및 에치백(etchback) 공정을 통해 리세스(14) 구조를 갖는 폴리실리콘 콘택 플러그(13)를 콘택홀 내에 형성한다. 리세스(14) 구조를 갖는 폴리실리콘 콘택 플러그(13)를 포함한 전체 구조상에 물리기상증착법(PVD)으로 타이타늄층(15)을 형성한다.
도 1b를 참조하면, 500 ℃ 이상의 온도로 열처리하여 타이타늄층(15)의 타이타늄 원자와 폴리실리콘 콘택 플러그(13)의 실리콘 원자가 반응하여 리세스(14) 부분의 폴리실리콘 콘택 플러그(13) 표면에 스토리지 노드 콘택인 타이타늄실리사이드층(16)이 형성되며, 층간 절연막(12) 상의 타이타늄층(15)은 미반응 상태로 남아있다.
도 1c를 참조하면, 미반응된 타이타늄층(15)을 습식식각으로 제거하고, 타이타늄실리사이드층(16) 상의 리세스(14) 부분에 배리어 메탈층(17)을 형성한다.
상기한 종래 방법으로 스토리지 노드 콘택인 타이타늄실리사이드층(16)을 형성함에 있어, 열처리 및 미반응 타이타늄층(15) 제거 공정이 필수적이다. 즉, 종래 방법은 필요로 하는 공중 수가 많아 공정이 복잡하고, 제조 단가가 높아지는 단점이 있다.
따라서, 본 발명은 MIM 캐패시터의 하부 전극과 폴리실리콘 콘택 플러그 사이의 스토리지 노드 콘택에 콘택 저항을 낮추기 위하여 형성하는 타이타늄실리사이드(TiSi2)층을 단순 공정을 통해 제조 단가가 낮추면서 박막의 특성을 향상시킬 수 있는 반도체 소자의 제조 방법 방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1c는 종래 스토리지 노드 콘택이 적용되는 반도체 소자의 제조 방법을 설명하기 위한 소자의 단면도.
도 2a 내지 도 2c는 본 발명의 제 1 실시예에 따른 스토리지 노드 콘택이 적용되는 반도체 소자의 제조 방법을 설명하기 위한 소자의 단면도.
도 3a 내지 도 3c는 본 발명의 제 2 실시예에 따른 스토리지 노드 콘택이 적용되는 반도체 소자의 제조 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11, 21, 31: 반도체 기판 12, 22, 32: 층간 절연막
13, 23, 33: 폴리실리콘 콘택 플러그 14, 24: 리세스
15, 25, 35: 타이타늄층 16, 26, 36: 타이타늄실리사이드층
17, 27: 배리어 메탈층 38: 산화막
본 발명의 반도체 소자의 제조 방법은 층간 절연막에 형성된 콘택홀 내에 리세스 구조를 갖는 폴리실리콘 콘택 플러그가 형성된 반도체 기판이 제공되는 단계; TiCl4 기체를 이용한 플라즈마기상증착법으로 타이타늄층을 형성함과 동시에 리세스 부분의 폴리실리콘 콘택 플러그 표면부에 스토리지 노드 콘택인 타이타늄실리사이드층이 형성되는 단계; 및 타이타늄실리사이드층 상의 리세스 부분에 배리어 메탈 증착 및 평탄화 공정으로 배리어 메탈층을 형성하는 단계를 포함하여 이루어진다.
또한, 본 발명의 반도체 소자 제조 방법은 층간 절연막에 형성된 콘택홀 내에 폴리실리콘 콘택 플러그가 형성된 반도체 기판이 제공되는 단계; 폴리실리콘 콘택 플러그가 형성된 층간 절연막 상에 캐패시터의 하부 전극의 공간 패턴을 갖는 산화막을 형성하는 단계; TiCl4 기체를 이용한 플라즈마기상증착법으로 타이타늄층을 형성함과 동시에 폴리실리콘 콘택 플러그 표면부에 스토리지 노드 콘택인 타이타늄실리사이드층이 형성되는 단계; 타이타늄실리사이드층을 형성한 후, 산화막 상의 미반응된 타이타늄층을 제거하는 단계; 및 타이타늄실리사이드층에 연결되는 캐패시터의 하부 전극을 형성하고, 산화막을 제거하는 단계를 포함하여 이루어진다.
상기에서, 타이타늄실리사이드층은 TiCl4/H2 기체나 TiCl4/SiH4 기체를 증착 챔버에 유입하여 500 내지 700 ℃의 온도 범위에서 형성되며, NH3또는 N2플라즈마 처리하여 질화시킨다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2a 내지 도 2c는 본 발명의 제 1 실시에에 따른 스토리지 노드 콘택이 적용되는 반도체 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.
도 2a를 참조하면, 반도체 기판(21) 상에 층간 절연막(22)을 형성하고, 층간 절연막(22)의 일부분을 식각하여 콘택홀을 형성한 후, 콘택홀이 충분히 매립되도록 폴리실리콘을 증착하고, 화학적 기계적 연마법(CMP)및 에치백(etchback) 공정을 통해 리세스(24) 구조를 갖는 폴리실리콘 콘택 플러그(23)를 콘택홀 내에 형성한다.
도 2b를 참조하면, TiCl4 기체를 이용한 플라즈마기상증착법(PECVD)으로 타이타늄층(25)을 폴리실리콘 콘택 플러그(23)를 포함한 전체 구조상에 형성하고, 타이타늄층(25)이 형성됨과 동시에 리세스(24) 부분의 폴리실리콘 콘택 플러그(23) 표면부에서 타이타늄 원자와 실리콘 원자와의 반응으로 실리사이드화 되어 스토리지노드 콘택인 타이타늄실리사이드층(26)이 형성되며, 층간 절연막(22) 상의 타이타늄층(25)은 미반응 상태로 남아있다.
상기에서, 타이타늄실리사이드층(26)은 TiCl4/H2 기체 또는 TiCl4/SiH4 기체를 증착 챔버에 유입하여 TiCl4 기체가 Ti로 환원되는 원리를 이용하고, 타이타늄 원자와 실리콘 원자의 반응이 용이하게 일어나도록 하기 위하여, 반도체 기판(21)의 온도를 500 내지 700 ℃로 한다.
도 2c를 참조하면, 미반응된 타이타늄층(25)을 습식식각으로 제거하고, 타이타늄실리사이드층(26)을 질화시켜 박막 특성을 향상시키기 위해 NH3또는 N2플라즈마 처리한다. 타이타늄실리사이드층(26) 상의 리세스(24) 부분에 배리어 메탈 증착 및 평탄화 공정으로 배리어 메탈층(27)을 형성한다.
상기한 본 발명의 제 1 실시예에 의하면 스토리지 노드 콘택인 타이타늄실리사이드층(26)을 형성함에 있어, 타이타늄층(25) 형성과 동시에 폴리실리콘 콘택 플러그(23)의 표면에 타이타늄실리사이드층(26)이 형성되도록 하므로, 기존의 물리기상증착법으로 타이타늄실리사이드층을 형성할 때 필수 공정인 열처리 공정을 생략할 수 있다.
도 3a 내지 도 3c는 본 발명의 제 2 실시에에 따른 스토리지 노드 콘택이 적용되는 반도체 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.
도 3a를 참조하면, 반도체 기판(31) 상에 층간 절연막(32)을 형성하고, 층간 절연막(32)의 일부분을 식각하여 콘택홀을 형성한 후, 콘택홀이 충분히 매립되도록 폴리실리콘을 증착하고, 화학적 기계적 연마법(CMP)을 통해 폴리실리콘 콘택 플러그(33)를 콘택홀 내에 형성한다.
도 3b를 참조하면, 폴리실리콘 콘택 플러그(33)가 형성된 층간 절연막(32) 상에 산화막(38)을 형성하고, 폴리실리콘 콘택 플러그(33)가 노출되도록 산화막(38)의 일부분을 식각하여 후에 형성될 MIM 캐패시터의 하부 전극의 공간을 형성한다. 이후, TiCl4 기체를 이용한 플라즈마기상증착법으로 폴리실리콘 콘택 플러그(33)를 포함한 산화막(38) 상에 형성하고, 타이타늄층(35)이 형성됨과 동시에 폴리실리콘 콘택 플러그(33) 표면부에서 타이타늄 원자와 실리콘 원자와의 반응으로 실리사이드화 되어 스토리지 노드 콘택인 타이타늄실리사이드층(36)이 형성되며, 산화막(38) 상의 타이타늄층(35)은 미반응 상태로 남아있다.
상기에서, 타이타늄실리사이드층(36)은 TiCl4/H2 기체 또는 TiCl4/SiH4 기체를 증착 챔버에 유입하여 TiCl4 기체가 Ti로 환원되는 원리를 이용하고, 타이타늄 원자와 실리콘 원자의 반응이 용이하게 일어나도록 하기 위하여, 반도체 기판(31)의 온도를 500 내지 700 ℃로 한다.
도 3c를 참조하면, 미반응된 타이타늄층(35)을 습식식각으로 제거한다. 타이타늄실리사이드층(36)을 질화시켜 박막 특성을 향상시키기 위해 NH3또는 N2플라즈마 처리한다. 이후, 타이타늄실리사이드층(36)과 연결되는 MIM 캐패시터의 하부 전극(도시 않음)을 형성하고, 산화막(38)을 제거한다.
상기한 본 발명의 제 2 실시예에 의하면 스토리지 노드 콘택인 타이타늄실리사이드층(36)을 형성함에 있어, 타이타늄층(35) 형성과 동시에 폴리실리콘 콘택 플러그(33)의 표면에 타이타늄실리사이드층(36)이 형성되도록 하므로, 기존의 물리기상증착법으로 타이타늄실리사이드층을 형성할 때 필수 공정인 열처리 공정을 생략할 수 있다.
상기한 바와 같이 본 발명은 TiCl4 기체를 이용한 플라즈마기상증착법으로 타이타늄 증착과 동시에 스토리지 노드 콘택인 타이타늄실리사이드층을 형성한다. 본 발명에 적용된 플라즈마화학기상증착법에 의해 타이타늄실리사이드층을 형성할 경우 스텝 커버리지(step coverage)가 우수할 뿐만 아니라 실리콘과 절연막 위에서의 선택적 증착 특성이 우수하여 절연막 위에 증착되는 타이타늄 박막의 두께는 매우 얇아진다. 즉, 종래 물리기상증착법에 의한 타이타늄 증착으로 스토리지 노드 콘택을 형성할 경우 절연막 위에 두꺼운 타이타늄이 증착되므로 습식 식각에 의한 미반응 타이타늄 박막을 제거하는 공정이 필수적이지만 본 발명의 플라즈마화학기상증착법에 의해 타이타늄 실리사이드를 증착할 경우 절연막 위에 증착되는 타이타늄 막의 두께가 매우 얇아지므로 습식 식각에 의해 절연막 위의 타이타늄층 제거 공정을 생략하고 배리어 메탈층 형성을 위한 평탄화 공정에서 미반응된 타이타늄을 제거하는 것이 가능하다.
상술한 바와 같이, 본 발명은 플라즈마화학기상증착법으로 타이타늄을 증착함과 동시에 폴리실리콘 콘택 플러그의 실리콘 원자와 타이타늄 원자가 반응하도록 하여 스토리지 노드 콘택인 타이타늄실리사이드층을 형성하므로, 기존의 물리기상증착법으로 타이타늄실리사이드층을 형성할 때 필수 공정인 열처리 공정을 생략할 수 있어 공정을 단순화할 수 있는 효과가 있다.

Claims (10)

  1. 층간 절연막에 형성된 콘택홀 내에 리세스 구조를 갖는 폴리실리콘 콘택 플러그가 형성된 반도체 기판이 제공되는 단계;
    TiCl4 기체를 이용한 플라즈마기상증착법으로 타이타늄층을 형성함과 동시에 상기 리세스 부분의 폴리실리콘 콘택 플러그 표면부에 스토리지 노드 콘택인 타이타늄실리사이드층이 형성되는 단계; 및
    상기 타이타늄실리사이드층 상의 리세스 부분에 배리어 메탈 증착 및 평탄화 공정으로 배리어 메탈층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 타이타늄실리사이드층은 TiCl4/H2 기체를 증착 챔버에 유입하여 500 내지 700 ℃의 온도 범위에서 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제 1 항에 있어서,
    상기 타이타늄실리사이드층은 TiCl4/SiH4 기체를 증착 챔버에 유입하여 500 내지 700 ℃의 온도 범위에서 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법. 내지 700 ℃로 한다.
  4. 제 1 항에 있어서,
    NH3또는 N2플라즈마 처리하여 상기 타이타늄실리사이드층을 질화시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제 1 항에 있어서,
    상기 타이타늄실리사이드층을 형성한 후, 상기 층간 절연막 상의 미반응된 상기 타이타늄층을 습식 식각으로 제거하는 단계를 더 추가 하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제 1 항에 있어서,
    상기 타이타늄실리사이드층을 형성한 후, 상기 층간 절연막 상의 미반응된상기 타이타늄층은 상기 배리어 메탈층 형성을 위한 평탄화 공정시 동시에 제거되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 층간 절연막에 형성된 콘택홀 내에 폴리실리콘 콘택 플러그가 형성된 반도체 기판이 제공되는 단계;
    상기 폴리실리콘 콘택 플러그가 형성된 층간 절연막 상에 캐패시터의 하부 전극의 공간 패턴을 갖는 산화막을 형성하는 단계;
    TiCl4 기체를 이용한 플라즈마기상증착법으로 타이타늄층을 형성함과 동시에 상기 폴리실리콘 콘택 플러그 표면부에 스토리지 노드 콘택인 타이타늄실리사이드층이 형성되는 단계;
    상기 타이타늄실리사이드층을 형성한 후, 상기 산화막 상의 미반응된 상기 타이타늄층을 제거하는 단계; 및
    상기 타이타늄실리사이드층에 연결되는 캐패시터의 하부 전극을 형성하고, 상기 산화막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  8. 제 7 항에 있어서,
    상기 타이타늄실리사이드층은 TiCl4/H2 기체를 증착 챔버에 유입하여 500 내지 700 ℃의 온도 범위에서 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  9. 제 7 항에 있어서,
    상기 타이타늄실리사이드층은 TiCl4/SiH4 기체를 증착 챔버에 유입하여 500 내지 700 ℃의 온도 범위에서 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법. 내지 700 ℃로 한다.
  10. 제 7 항에 있어서,
    NH3또는 N2플라즈마 처리하여 상기 타이타늄실리사이드층을 질화시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020000037025A 2000-06-30 2000-06-30 반도체 소자의 제조 방법 KR20020002739A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000037025A KR20020002739A (ko) 2000-06-30 2000-06-30 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000037025A KR20020002739A (ko) 2000-06-30 2000-06-30 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20020002739A true KR20020002739A (ko) 2002-01-10

Family

ID=19675288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000037025A KR20020002739A (ko) 2000-06-30 2000-06-30 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20020002739A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208398B2 (en) * 2004-03-17 2007-04-24 Texas Instruments Incorporated Metal-halogen physical vapor deposition for semiconductor device defect reduction
US7302273B2 (en) * 2005-07-08 2007-11-27 Soleo Communications, Inc. System and method for providing interactive wireless data and voice based services
KR100833430B1 (ko) 2006-04-25 2008-05-29 주식회사 하이닉스반도체 낸드 플래쉬 소자의 드레인 콘택플러그 형성방법
US7410881B2 (en) 2006-03-02 2008-08-12 Hynix Semiconductor Inc. Method of manufacturing flash memory device
US7994039B2 (en) 2008-05-12 2011-08-09 Kabushiki Kaisha Toshiba Method of fabricating semiconductor device
WO2022045760A1 (ko) 2020-08-25 2022-03-03 주식회사 대웅제약 고혈압 및 고지혈증을 치료 또는 예방하기 위한 단일 제형의 약학 조성물
WO2023196505A1 (en) * 2022-04-08 2023-10-12 Tokyo Electron Limited Silicidation process for semiconductor devices

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208398B2 (en) * 2004-03-17 2007-04-24 Texas Instruments Incorporated Metal-halogen physical vapor deposition for semiconductor device defect reduction
US7302273B2 (en) * 2005-07-08 2007-11-27 Soleo Communications, Inc. System and method for providing interactive wireless data and voice based services
US7410881B2 (en) 2006-03-02 2008-08-12 Hynix Semiconductor Inc. Method of manufacturing flash memory device
KR100833430B1 (ko) 2006-04-25 2008-05-29 주식회사 하이닉스반도체 낸드 플래쉬 소자의 드레인 콘택플러그 형성방법
US7994039B2 (en) 2008-05-12 2011-08-09 Kabushiki Kaisha Toshiba Method of fabricating semiconductor device
WO2022045760A1 (ko) 2020-08-25 2022-03-03 주식회사 대웅제약 고혈압 및 고지혈증을 치료 또는 예방하기 위한 단일 제형의 약학 조성물
WO2023196505A1 (en) * 2022-04-08 2023-10-12 Tokyo Electron Limited Silicidation process for semiconductor devices

Similar Documents

Publication Publication Date Title
US6177338B1 (en) Two step barrier process
KR100232160B1 (ko) 반도체 장치의 커패시터 구조 및 그 제조방법
US20120025385A1 (en) Low Resistance Peripheral Local Interconnect Contacts with Selective Wet Strip of Titanium
US20050158990A1 (en) Methods of forming metal wiring layers for semiconductor devices
US6337274B1 (en) Methods of forming buried bit line memory circuitry
KR20020031283A (ko) 반도체집적회로장치 및 그 제조방법
KR20020002739A (ko) 반도체 소자의 제조 방법
JPH10233447A (ja) 半導体装置及びその製造方法
KR100322886B1 (ko) 반도체장치의 금속 콘택 형성 방법
KR100376268B1 (ko) 반도체 소자의 캐패시터 제조방법
US6245631B1 (en) Method of forming buried bit line memory circuitry and semiconductor processing method of forming a conductive line
KR20020050665A (ko) 반도체장치의 배선 및 배선연결부와 그 제조방법
KR100451493B1 (ko) 반도체소자의금속배선형성방법
KR100358175B1 (ko) 반도체소자의텅스텐비트라인제조방법
KR100729905B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100503963B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100359784B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100673204B1 (ko) 반도체 소자의 캐패시터 제조 방법
US20080070405A1 (en) Methods of forming metal wiring layers for semiconductor devices
KR20020002756A (ko) 반도체 소자의 커패시터 제조 방법
KR100384844B1 (ko) 반도체소자 제조 방법
KR100695483B1 (ko) 반도체소자의 메탈콘택 형성 방법
KR20030045470A (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
KR100322839B1 (ko) 반도체소자의커패시터형성방법
CN114156255A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid