KR20100100389A - 상변화 메모리 소자의 제조방법 - Google Patents

상변화 메모리 소자의 제조방법 Download PDF

Info

Publication number
KR20100100389A
KR20100100389A KR1020090019257A KR20090019257A KR20100100389A KR 20100100389 A KR20100100389 A KR 20100100389A KR 1020090019257 A KR1020090019257 A KR 1020090019257A KR 20090019257 A KR20090019257 A KR 20090019257A KR 20100100389 A KR20100100389 A KR 20100100389A
Authority
KR
South Korea
Prior art keywords
phase change
change material
layer
material layer
memory device
Prior art date
Application number
KR1020090019257A
Other languages
English (en)
Other versions
KR101069657B1 (ko
Inventor
이동렬
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090019257A priority Critical patent/KR101069657B1/ko
Publication of KR20100100389A publication Critical patent/KR20100100389A/ko
Application granted granted Critical
Publication of KR101069657B1 publication Critical patent/KR101069657B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/066Shaping switching materials by filling of openings, e.g. damascene method
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명에 의한 상변화 메모리 소자의 제조방법은 하부 구조가 형성된 반도체 기판을 제공하는 단계, 반도체 기판 상에 상변화 물질층 및 상부 전극층을 순차적으로 형성하는 단계, 상부 전극층을 화학적으로 식각하는 단계, 및 상변화 물질층을 물리적으로 식각하는 단계를 포함한다.
상변화 메모리 소자, 패시베이션

Description

상변화 메모리 소자의 제조방법{Manufacturing Method of Phase Change Random Access Memory Device}
본 발명은 반도체 메모리 소자의 제조방법에 관한 것으로, 보다 구체적으로는 상변화 메모리 소자의 제조방법에 관한 것이다.
일반적으로 상변화 물질은 온도에 따라 결정질(Crystalline) 상태이거나 비정질(Amorphous) 상태를 갖는 물질이다. 상변화 물질의 결정질 상태와 비정질 상태는 상호 가역적이다.
곧, 상변화 물질은 결정질 상태에서 비결정질 상태로 상변화 될 수 있고, 다시 비결정질 상태에서 결정질 상태로 상변화 될 수 있다. 아울러, 결정질 상태인 상변화 물질의 저항과 비정질 상태인 상변화 물질의 저항은 서로 명확한 차이를 갖기 때문에, 메모리 소자로 사용하기 적합하다.
상변화 메모리 소자(Phase Change Memory Device, 이하 PRAM)는 이러한 상변화 물질의 특성을 이용한 메모리 소자이다.
일반적으로 PRAM은 트랜지스터 또는 다이오드와 같은 스위칭 소자 및 이에 전기적으로 연결된 상변화 물질로 구성되며, 상기 상변화 물질이 저장 매체로서 동 작된다. 여기서, 상기 상변화 물질로는 일반적으로 칼코게나이드 화합물(GeSbTe; GST)이 주로 이용되고 있다.
PRAM이 안정적으로 동작하기 위해서는 상변화 물질층의 결정 변화량 및 각 상태의 저항을 일정 수준으로 유지하여야 하며, 반복적인 상변화에도 안정한 상태를 유지하여야 한다.
그런데, 상기 상변화 물질층의 상변화 과정 또는 후속 공정시, 상변화 물질층을 구성하는 성분들이 외부로 확산될 수 있다. 이렇게 상변화 물질층을 구성하는 성분들이 확산되면, 상변화 물질층의 상변화 특성이 가변되어, PRAM의 특성이 바뀌게 된다.
종래에는 상변화 물질층의 박리 및 상변화 물질을 구성하는 성분들의 확산을 방지하면서 상변화 물질층의 특성을 안정한 상태로 유지시키기 위하여, 상변화 물질층을 커버하는 캡핑막 형성 기술이 제안되었다.
이러한 상변화 물질층의 캡핑막으로 실리콘 산화막(SiO) 및 실리콘 질화막(SiN)이 일반적으로 이용되고 있다. 아울러, 이러한 캡핑막은 상변화 물질층의 열적 영향을 최소화하기 위하여 저온 공정, 예컨대, PECVD(Plasma Enhanced Chemical Vapor Deposition)방식이 주로 이용되고 있다.
도 1은 일반적인 상변화 메모리 소자의 공정 단면도이다.
그런데, 도 1을 참조하면, 실리콘 산화막(SiO2)으로 된 캡핑막(35)은 후속 열처리에 의한 상변화 물질층(20)의 열적 확산을 차단하기 어려울 뿐만 아니라, 상 변화 물질층(20)으로부터 확산되는 성분과 재결합하여 이상 조성 계면을 유발할 수 있다. 이러한 이상 조성의 계면은 PRAM의 동작에 영향을 미치며, 상변화 물질층(20)의 확산을 오히려 촉진시키게 되어 상변화 특성을 열화시킨다.
또한, 상부전극(25)을 염소(Cl2) 계열의 식각 가스를 이용하여 식각 공정으로 진행할 경우, 과도 식각에 따라 상변화 물질층(20)과 염소(Cl2) 계열의 가스가 반응하여 상변화 물질층(20) 측벽에 식각 데미지가 발생하게 된다. 이러한 식각 데미지는 상변화 물질층(20)을 다공성 형태로 변화시킨다.
이러한 다공성 형태로 변화된 상변화 물질층(20)을 패터닝하게 되면, 측벽이 네거티브한 기울기을 갖게된다. 따라서, 후속 캡핑막(35) 증착시 단차 피복성이 열화되어 오버행 현상(35a)을 유발 시킨다.
따라서, 본 발명의 목적은 상변화 물질의 패터닝 시, 상변화 물질층의 손상을 방지할 수 있는 상변화 메모리 소자의 제조방법을 제공하는 데 있다.
또한, 본 발명의 다른 목적은 캡핑막 형성시 캡핑막의 밀도 및 단차피복성를 균일하게 유지할 수 있는 상변화 메모리 소자의 제조방법을 제공하는 것이다.
본 발명의 목적을 달성하기 위한 상변화 메모리 소자의 제조방법은 하부 구조가 형성된 반도체 기판을 제공하는 단계, 상기 반도체 기판 상에 상변화 물질층 및 상부 전극층을 순차적으로 형성하는 단계, 상기 상부 전극층을 화학적으로 식각하는 단계 및 상기 상변화 물질층을 물리적으로 식각하는 단계를 포함한다.
본 발명에 의하면, 상변화 물질층 및 상부 전극층을 다른 방식으로 식각하여 상변화 물질층의 손상을 방지할 수 있어, 상변화 메모리 소자의 누설 전류 방지 및 셋 저항을 향상 시킬 수 있다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 일 실시예를 설명하도록 한다.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 상변화 메모리 소자의 제조방법을 설명하기 위한 각 공정별 단면도이다.
먼저, 도 2a에 도시된 바와같이, 반도체 기판 상에 불순물 영역(100a)을 형성한다. 상기 불순물 영역(100a)이 형성된 반도체 기판(100) 상부에 제 1 층간 절연층(110)을 형성한 다음, 제 1 층간 절연층(110) 내에 불순물 영역(100a)과 콘택되도록 스위칭 소자(120)를 형성한다. 본 발명의 실시예에서는 스위칭 소자(120)로서 PN 다이오드를 사용하였다.
상기 스위칭 소자(120) 상부에 오믹 콘택층(130)을 형성할 수 있고, 본 발명에서는 오믹 콘택층(130) 물질로 코발트실리사이드(CoSi2)를 사용하였다.
다음으로, 전체구조 상부에 제 2 층간 절연층(140)을 형성한 후, 상기 제 2 층간 절연층(140)을 소정부분 식각하여, 오믹 콘택층(130)을 선택적으로 노출시키는 콘택홀(도시되지 않음)을 형성한다.
다음, 상기 콘택홀 내부가 충진되도록 하부 전극 콘택(Bottom Electrode Contact, BEC)용 도전층을 형성하고 이를 평탄화하여 하부 전극 콘택(145)을 형성한다.
여기서, 상기 하부 전극 콘택(145)은 불순물이 도핑된 폴리실리콘, 실리콘 게르마늄(Si-Ge), 또는 티타늄 질화막(TiN)이 이용될 수 있고, 상기 층간 절연층(110,140)은 예를들어, TEOS(Tetra Ethly Ortho Silicate), USG(Undoped Silcate Glass) 또는 HDP-CVD(High Density Plasma-CVD) 등을 이용한 산화물이거나, 혹은 산화물과 질화물의 복합층일 수 있다.
다음, 도 2b에 도시된 바와같이, 전체구조 상부에 상변화 물질층(160), 상부 전극층(170) 및 식각 방지막(180)을 순차적으로 증착하고, 식각 방지막(180) 상부에 상변화 패턴층을 한정하기 위한 감광막 패턴(190)을 형성한다. 본 발명에서는 상기 식각 방지막(180)으로 실리콘 질화막(SiON)을 이용한다.
상기 상변화 물질층(160)은 게르마늄, 비소, 주석, 인듐, 게르마늄, 탄탈륨, 니오브 내지 바나듐 등과 같은 5A족-안티몬-텔루륨을 포함하며, 텅스텐, 몰리브덴 내지 크롬 등과 같은 6A족 원소-안티몬-텔레륨, 5A족 원소-안티몬-셀렌, 또는 6A족 원소-안티몬-셀렌 등으로 구성될 수 있다.
상기 상변화 물질층(160)은 물리 기상 증착(Physical Vapor Deposition; PVD) 방법, 화학 기상 증착(Chemical Vapor Deposition; CVD) 방법, 원자층 증착(Atomic Layer Deposition; ALD) 방법을 이용하여 형성 할 수 있다.
다음 상변화 패턴층을 한정하기 위해, 상기 감광막 패턴(190)을 이용하여 상기 식각 방지막(180), 상부 전극층(170) 및 상변화 물질층(160)을 순차적으로 식각한다.
이때, 상변화 패턴층 형성시 과도 식각에 따른 상변화 물질층의 손상을 방지하고자 2단계 식각 공정을 진행한다.
우선, 상기 상변화 패턴층은 상부 전극층(170)까지 저스트(Just) 식각하는 화학적 식각 공정과, 상변화 물질층(160)을 식각하는 물리적 식각 공정을 통해 얻어질 수 있다.
여기서, 상기 화학적 식각 공정시, 식각 가스(200)로는 염소(Cl2) 혼합가스, 예를 들어 Cl2/CHF3/BCl3/Ar 가스를 이용한다. 이때 상기 화학적 식각 가스(200)의 유입량은 Cl2 12~15 sccm, CHF3는 20~30sccm, BCl3는 20~30sccm 및 Ar는 30~50sccm의 양으로 유입되며, 전력은 600~800W(S)/100~200W(B)의 조건으로 한다.
상기 화학적 식각 공정을 저스트(Just)하게 진행하므로써 상기 화학적 식각가스인 염소(Cl2) 가스가 상변화 물질층(160)과 반응하는 것을 방지할 수 있고, 결과적으로 상변화 물질층(160)의 손상을 방지 할 수 있다.
그리고 나서, 상기 화학적 식각 공정시 잔존할 수 있는 상부 전극 물질과 상변화 물질층(160)을 식각하기 위한 물리적 식각 공정을 진행한다.
상기 물리적 식각 공정은 스퍼터링 방식일 수 있으며, 불활성 가스인 아르곤(Ar) 가스와 첨가가스인 질소(N2) 가스를 이용하여 진행된다. 이때, 아르곤(Ar) 가스는 100~150 sccm, 질소(N2) 가스는 20~40 sccm의 양으로 유입되며, 전력은 600~800W(S)/100~200W(B), 압력은 8~12mT의 조건으로 한다.
여기서, 상기 물리적 식각 공정은 예를 들어, 스퍼터링 방식을 이용하여 진행한다. 또한, 첨가가스인 질소(N2) 가스는 스퍼터링을 이용한 식각 공정을 원할하게 진행시키기 위해 유입된다.
또한, 도 2c에 도시된 바와같이, 물리적 식각 방법인 스퍼터링을 이용한 식각 단계시 상변화 물질층(160)과 질소(N2) 화합물의 반응에 의해 부산물이 파생된다. 상기 부산물에 산소(O2) 가스를 유입시키면, 상변화 패턴층(230) 측벽에 패시베 이션막(N-SiO2)(250)이 자연발생적으로 증착되도록 유도할 수 있다.
따라서, 본 발명은 2단계 식각 공정 즉, 화학적 및 물리적 식각 공정을 순차적으로 진행함으로써, 종래의 과도 식각에 따른 다공성 상변화 물질층(160)의 손상을 최소화 할 수 있다.
또한, 상변화 패턴층(230) 측벽에 자연 발생적으로 패시베이션막(250)이 형성됨으로써 상변화 물질층(160)의 손상을 방지함은 물론, 포지티브한 기울기를 가지는 상변화 패턴층(230)을 형성할 수 있다. 또한, 후속 캡핑막(260) 증착시에도 상변화 패턴층(230)의 측벽이 포지티브한 기울기를 가짐에 따라 오버행 현상을 차단할 수 있어 캡핑막(260)의 단차피복성(Step Coverage)을 향상시킬 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌것으로서 이해해야만 한다.
본 발명의 범위는 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 일반적인 상변화 메모리 소자의 공정 단면도, 및
도 2a 내지 도 2c는 본 발명의 일 실시예에 따라 형성된 상변화 메모리 소자의 각 공정별 단면도이다.
〈주요 도면부호의 상세한 설명〉
200 : 식각 가스 230 : 상변화 패턴층
250 : 패시베이션막 260 : 캡핑막

Claims (8)

  1. 하부 구조가 형성된 반도체 기판을 제공하는 단계;
    상기 반도체 기판 상에 상변화 물질층 및 상부 전극층을 순차적으로 형성하는 단계;
    상기 상부 전극층을 화학적으로 식각하는 단계; 및
    상기 상변화 물질층을 물리적으로 식각하는 단계를 포함하는 상변화 메모리 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 상부 전극층의 화학적 식각 가스로는 염소(Cl2) 혼합 가스를 이용하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  3. 제 2 항에 있어서,
    상기 화학적 식각 가스는 CHF3/BCl3/Ar 혼합 가스가 더 포함하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 화학적 식각 가스는 12~15 sccm의 Cl2, 20~30sccm의 CHF3, 20~30sccm의 BCl3 및 30~50sccm의 Ar을 포함하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 물리적 식각은 아르곤(Ar) 가스 및 질소(N2) 가스의 혼합물을 이용하여 진행하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  6. 제 5 항에 있어서,
    상기 물리적 식각시, 아르곤(Ar) 가스는 100~150 sccm 및 질소(N2) 가스는 20~40 sccm의 양으로 유입되는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  7. 제 1 항에 있어서,
    상기 물리적 식각 공정 후속 단계로 상기 상변화 패턴층 측벽에 패시베이션막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.
  8. 제 7 항에 있어서,
    상기 패시베이션막이 형성된 전체구조 상에 캡핑막을 형성하는 단계를 더 포 함하는 상변화 메모리 소자의 제조방법.
KR1020090019257A 2009-03-06 2009-03-06 상변화 메모리 소자의 제조방법 KR101069657B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090019257A KR101069657B1 (ko) 2009-03-06 2009-03-06 상변화 메모리 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090019257A KR101069657B1 (ko) 2009-03-06 2009-03-06 상변화 메모리 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20100100389A true KR20100100389A (ko) 2010-09-15
KR101069657B1 KR101069657B1 (ko) 2011-10-04

Family

ID=43006475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090019257A KR101069657B1 (ko) 2009-03-06 2009-03-06 상변화 메모리 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR101069657B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599916A (zh) * 2020-05-29 2020-08-28 江苏时代全芯存储科技股份有限公司 相变化记忆体的制造方法与相变化记忆体
CN111599917A (zh) * 2020-05-29 2020-08-28 江苏时代全芯存储科技股份有限公司 相变化记忆体的制造方法
CN111864062A (zh) * 2019-04-29 2020-10-30 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法以及阻变式存储器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111864062A (zh) * 2019-04-29 2020-10-30 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法以及阻变式存储器
CN111864062B (zh) * 2019-04-29 2024-01-26 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法以及阻变式存储器
CN111599916A (zh) * 2020-05-29 2020-08-28 江苏时代全芯存储科技股份有限公司 相变化记忆体的制造方法与相变化记忆体
CN111599917A (zh) * 2020-05-29 2020-08-28 江苏时代全芯存储科技股份有限公司 相变化记忆体的制造方法
CN111599917B (zh) * 2020-05-29 2023-03-14 江苏时代全芯存储科技股份有限公司 相变化记忆体的制造方法
CN111599916B (zh) * 2020-05-29 2023-05-30 北京时代全芯存储技术股份有限公司 相变化记忆体的制造方法与相变化记忆体

Also Published As

Publication number Publication date
KR101069657B1 (ko) 2011-10-04

Similar Documents

Publication Publication Date Title
KR100852233B1 (ko) 수직형 다이오드의 형성 방법 및 이를 이용하는 상변화메모리 장치의 제조 방법
US20130299766A1 (en) Variable resistance memory device and methods of forming the same
KR101872949B1 (ko) 상변화 메모리 장치 및 이의 제조 방법
KR20110071506A (ko) 가변 저항 메모리 장치 및 그 형성 방법
US9018708B2 (en) Semiconductor device and method for fabricating the same
KR100867633B1 (ko) 티타늄 알루미늄 질화막의 형성 방법 및 이를 이용한상변화 메모리 소자의 형성 방법
US20100181549A1 (en) Phase-Changeable Random Access Memory Devices Including Barrier Layers and Metal Silicide Layers
KR100945791B1 (ko) 상변화 메모리 소자 및 그 제조 방법
KR101069657B1 (ko) 상변화 메모리 소자의 제조방법
KR20100043470A (ko) 상변화 메모리 소자의 하부 전극 콘택 구조 및 그 제조 방법
US20130193402A1 (en) Phase-change random access memory device and method of manufacturing the same
US8703573B2 (en) Semiconductor device and method of manufacturing the same
US10930848B2 (en) Variable resistance memory device and method of manufacturing the same
KR101077158B1 (ko) 상변화 메모리 장치의 제조 방법
US9425283B2 (en) Semiconductor device and method for manufacturing the same
KR101435001B1 (ko) 상변화 메모리 및 그 제조 방법
US8921822B2 (en) Phase-change random access memory device and method of manufacturing the same
US20120228577A1 (en) Phase change memory device and method of manufacturing the same
KR20090021762A (ko) 상변화 메모리 장치의 제조 방법
US8901528B2 (en) Phase-change random access memory and method of manufacturing the same
KR20110084791A (ko) 하부 전극 콘택의 접촉 면적 조절이 가능한 상변화 메모리 장치의 제조 방법
KR20100097298A (ko) 상변화 메모리 소자의 제조방법
KR20090012580A (ko) 상변화 메모리 소자의 제조 방법
TWI847612B (zh) 具有支撐層的半導體元件
KR20100089132A (ko) 상변화 메모리 유닛, 이의 제조 방법 및 이를 포함하는 상변화 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee