KR20090021762A - 상변화 메모리 장치의 제조 방법 - Google Patents

상변화 메모리 장치의 제조 방법 Download PDF

Info

Publication number
KR20090021762A
KR20090021762A KR1020070086555A KR20070086555A KR20090021762A KR 20090021762 A KR20090021762 A KR 20090021762A KR 1020070086555 A KR1020070086555 A KR 1020070086555A KR 20070086555 A KR20070086555 A KR 20070086555A KR 20090021762 A KR20090021762 A KR 20090021762A
Authority
KR
South Korea
Prior art keywords
phase change
material layer
change material
forming
layer
Prior art date
Application number
KR1020070086555A
Other languages
English (en)
Inventor
호리이히데끼
배준수
구봉진
하용호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070086555A priority Critical patent/KR20090021762A/ko
Publication of KR20090021762A publication Critical patent/KR20090021762A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

향상된 전기적 특성을 갖는 상변화 메모리 장치의 제조 방법이 개시된다. 기판에 콘택 영역을 형성한 후, 콘택 영역에 전기적으로 연결되는 하부 전극을 형성한다. 하부 전극 상에 예비 상변화 물질층을 형성한 다음, 예비 상변화 물질층에 결정화 온도 향상 물질을 도핑하여 상변화 물질층을 형성하고, 상변화 물질층 상에 상부 전극을 형성한다. 결정화 온도 향상 물질이 도핑된 상변화 물질층을 구비하는 상변화 메모리 장치의 데이터 보전력을 개선할 수 있으며, 셋 저항을 증가시키지 않고 구동 전류를 감소시켜 전기적인 특성을 크게 개선할 수 있다.

Description

상변화 메모리 장치의 제조 방법{METHOD OF MANUFACTURING A PHASE-CHANGE MEMORY DEVICE}
본 발명은 상변화 메모리 장치의 제조 방법에 관한 것이다. 보다 상세하게는, 본 발명은 결정화 온도 향상 물질을 함유하는 상변화 물질층을 구현하여 상변화 메모리 장치의 특성을 개선할 수 있는 상변화 메모리 장치의 제조 방법에 관한 것이다.
반도체 메모리 장치는 전원 공급이 중단 되었을 경우에 저장된 데이터의 유지 여부에 따라 일반적으로 DRAM 장치 또는 SRAM 장치와 같은 휘발성 반도체 메모리 장치와 플래시 메모리 장치 또는 EEPROM 장치와 같은 불휘발성 반도체 메모리 장치로 구분될 수 있다. 디지털 카메라, 휴대폰 또는 MP3 플레이어와 같은 전자 기기에 사용되는 반도체 메모리 장치로는 불휘발성 메모리 장치인 플래시 메모리 장치가 주로 사용되고 있다. 그러나 플래시 메모리 장치는 데이터를 기록하거나 기록된 데이터를 읽는 과정에서 비교적 많은 시간이 요구되기 때문에, 플래시 메모리 장치를 대체하기 위하여 MRAM 장치, FRAM 장치 또는 PRAM 장치와 같은 새로운 반도체 장치가 개발되었다.
PRAM 장치는 칼코겐(chalcogenide) 화합물의 상전이(phase transition)에 의한 비정질(amorphous) 상태와 결정(crystal) 상태 사이의 저항의 차이를 이용하여 데이터를 저장한다. PRAM 장치는 인가된 펄스의 진폭과 길이에 따라 칼코겐 화합물인 게르마늄-안티몬-텔루르(Ge-Sb-Te; GST)로 이루어진 상변화 물질층의 가역적 상변화(reversible phase transition)를 이용하여 데이터를 "0" 과 "1"의 상태로 저장한다. 구체적으로, 저항이 큰 비정질 상태로의 전환에 요구되는 리셋(reset) 전류와 저항이 작은 결정 상태로 바꾸는 셋(set) 전류는 기판 상에 형성된 트랜지스터로부터 하부 전극을 거쳐 상변화 물질층으로 전달되어 상변화가 일어난다. 종래의 PRAM 장치는 미국 등록 특허 제5,596,552호, 미국 등록 특허 제5,825,046호, 대한민국 공개 특허 제2004-100499호, 미국 등록 특허 제6,919,578호 및 대한민국 공개 특허 제2003-81900호 등에 개시되어 있다. 그러나 종래의 상변화 메모리 장치에 있어서, 상변화 물질층의 특성 저하로 인하여 상변화 메모리 장치에 요구되는 적절한 전기적인 특성을 확보하기 어려운 문제점이 있다. 이에 따라, 근래에는 통상적인 상변화 물질에 질소와 같은 원소들을 도핑하여 상변화 메모리 장치의 전기적 특성을 향상시키려는 연구가 진행되고 있다. 예를 들면, 미국 공개 특허 제2005/0029502호 대한민국 공개 특허 제2004-0076225호에는 질소를 함유하는 GST로 이루어진 상변화 물질층을 포함하는 상변화 메모리 장치의 제조 방법이 개시되어 있다.
도 1은 상기 미국 공개 특허 제2005/0029502호에 개시된 상변화 메모리 장치의 제조 방법을 설명하기 위한 단면도이다.
도 1을 참조하면, 서로 상이한 도전형을 갖는 제1 부분(3) 및 제2 부분(6)으로 이루어진 반도체 기판 상에 절연체(12)를 형성한 후, 절연체(12)에 매립되는 도전성 히터(22)를 형성한다.
도전성 히터(22) 상에 상변화 물질층(18)을 형성한 다음, 상변화 물질층(18) 상에 티타늄 소스막(124) 및 금속 연결층(27)을 순차적으로 형성한다. 상변화 물질층(18)은 질소 또는 질소와 탄소가 미량으로 도핑된 상변화 물질로 이루어진다. 여기서, 상변화 물질층(18) 가운데 도전성 히터(15)에 접촉되는 부분을 중심으로 상변화 영역(21)이 형성된다.
전술한 바와 같이, 질소만이 참가된 칼코겐 화합물로 구성된 상변화 물질층을 구비하는 상변화 메모리 장치에 있어서, 상변화 물질층의 결정화 온도를 일정한 수치 이상으로 향상시키기 어렵기 때문에 비록 상변화 메모리 장치의 셋 저항의 증가는 억제할 수 있으나 초기 동작 전류가 증가되는 문제점이 발생하게 된다. 즉, 상변화 메모리 장치의 집적도를 향상시키기 위해서는 필연적으로 상변화 물질층의 동작 전류를 감소시켜야 하지만, 질소만이 도핑된 칼코겐 화합물로 구성된 상변화 물질층의 경우에는 동작 전류를 감소시면 셋 저항이 증가되는 어려운 단점이 있다. 또한, 이러한 상변화 물질층의 결정화 온도의 한계로 인하여 상변화 메모리 장치의 데이터 보전력을 개선하기 어려운 단점도 발생한다.
따라서, 본 발명의 목적은 결정화 온도 향상 물질을 함유하는 상변화 물질층을 상변화 메모리 장치에 적용하여, 전기적인 특성이 개선된 상변화 메모리 장치를 제조하는 방법을 제공하는 것이다.
상술한 본 발명의 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 상변화 메모리 장치의 제조 방법에 있어서, 기판에 콘택 영역을 형성한 후, 상기 콘택 영역에 전기적으로 연결되는 하부 전극을 형성한다. 상기 하부 전극 상에 예비 상변화 물질층을 형성한 다음, 상기 예비 상변화 물질층에 결정화 온도 향상 물질을 도핑하여 상변화 물질층을 형성하고, 상기 상변화 물질층 상에 상부 전극을 형성한 다. 여기서, 상기 상변화 물질층 내의 상기 결정화 온도 향상 물질의 함량은 약 1원자량% 내지 약 20원자량% 정도가 될 수 있다. 예를 들면, 상기 결정화 온도 향상 물질은 탄소(C), 보론(B), 질소(N), 산소(O), 알루미늄(Al), 실리콘(Si), 갈륨(Ga), 인듐(In), 디스프로슘(Dy) 들을 포함할 수 있다.
본 발명의 실시예들에 있어서, 상기 결정화 온도 향상 물질은, 탄소, 보론, 질소, 산소, 알루미늄, 실리콘, 갈륨, 인듐 또는 디스프로슘의 수소화물 또는 할로겐화물을 이온화시킨 다음, 상기 이온화된 수소화물 또는 할로겐화물에 전계를 인가하여 상기 예비 상변화 물질층에 주입될 수 있다.
본 발명의 실시예들에 따르면, 상기 상변화 물질층을 형성하는 단계와 상기 상부 전극을 형성하는 단계는 인-시튜로 수행될 수 있다.
본 발명의 실시예들에 따른 예비 상변화 물질층을 형성하는 과정에 있어서, 상기 하부 전극 상에 절연 구조물을 형성하고, 상기 절연 구조물에 상기 하부 전극을 노출시키는 홀을 형성한 후, 상기 홀을 채우면서 상기 절연 구조물 상에 상기 예비 상변화 물질층을 형성할 수 있다.
본 발명의 실시예들에 따르면, 상기 예비 상변화 물질층 상에 장벽층이 추가적으로 형성될 수 있다. 이 경우, 상기 상부 전극은, 상기 장벽층 상에 절연 구조물을 형성하고, 상기 절연 구조물에 상기 장벽층을 노출시키는 홀을 형성한 다음, 상기 홀 내에 형성될 수 있다.
상술한 본 발명의 목적을 달성하기 위하여, 본 발명의 다른 실시예들에 따른 상변화 메모리 장치의 제조 방법에 있어서, 기판에 콘택 영역을 형성하고, 상기 콘 택 영역에 전기적으로 연결되는 하부 전극을 형성한 다음, 상기 하부 전극 상에 예비 상변화 물질층을 형성한다. 상기 예비 상변화 물질층에 상부 전극을 형성한 후, 상기 예비 상변화 물질층에 결정화 온도 향상 물질을 도핑하여 상변화 물질층을 형성한다.
본 발명에 따르면, 칼코겐 화합물로 이루어진 예비 상변화 물질층에 결정화 온도 향상 물질을 도핑하여 상변화 물질층을 형성한다. 이러한 상변화 물질층을 상변화 메모리 장치에 적용할 경우, 상기 상변화 메모리 장치의 데이터 보전력을 개선할 수 있으며, 셋 저항을 증가시키지 않고 구동 전류를 감소시켜 전기적인 특성이 크게 개선된 상변화 메모리 장치를 구현할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 예시적인 실시예들에 따른 상변화 메모리 장치의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서, 기판, 층(막), 영역, 패드, 패턴들 또는 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 층(막), 영역, 전극, 패드, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 전극, 패드 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 영역, 전극, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 영역, 다른 패드, 다른 전극, 다른 패턴 또는 다른 구조물들이 기판 상에 추가적으로 형성될 수 있다. 또한, 물질, 가스, 화합물, 층(막), 영역, 패드, 전극, 패턴 또는 구조물들이 "예비", "제1", "제2" 및/또는 "제3"으로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 물질, 가스, 화합물, 층(막), 영역, 전극, 패드, 패턴 또는 구조물들을 구분하기 위한 것이다. 따라서 "예비", "제1", "제2" 및/또는 "제3"은 각 물질, 가스, 화합물, 층(막), 영역, 전극, 패드, 패턴 또는 구조물들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.
도 2a 내지 도 2e는 본 발명의 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 기판(100) 상에 콘택 영역(103)을 포함하는 하부 구조물(도시되지 않음)을 형성한다. 기판(100)은 반도체 기판, 절연 구조를 갖는 기판, 금속 산화물 단결정 기판 등을 포함할 수 있다. 예를 들면, 기판(100)은 실리콘 기판, 게르마늄 기판, 실리콘-게르마늄 기판, SOI 기판, GOI 기판, 스트론튬 티타늄 산화물 단결정 기판, 알루미늄 티타늄 단결정 산화물 기판 등을 포함할 수 있다.
본 발명의 실시예들에 있어서, 기판(100) 상에는 액티브 영역 및 필드 영역을 정의하기 위한 소자 분리 구조(도시되지 않음)가 형성될 수 있다. 이와 같은 소자 분리 구조는 기판(100) 상에, 예를 들면 열 산화 공정이나 화학 기상 증착 공정을 통해 형성된 소자 분리막을 포함할 수 있다. 이 경우, 상기 소자 분리막은 산화 물을 사용하여 형성될 수 있다. 또한, 상기 소자 분리 구조는 기판(100)의 소정 부위에 형성된 트렌치와 이러한 트렌치에 매립되는 소자 분리막을 포함할 수도 있다. 본 발명의 실시예들에 따르면, 기판(100) 상에 제공되는 상기 하부 구조물은 콘택 영역(103)외에도 패드, 콘택, 플러그, 절연막 패턴, 도전막 패턴, 스페이서, 게이트 구조물 및/또는 트랜지스터를 구비할 수 있다.
상기 하부 구조물을 덮으면서 기판(100) 상에는 절연 구조물(106)이 형성된다. 절연 구조물(106)은 적어도 하나의 산화막, 적어도 하나의 질화막 및/또는 적어도 하나의 산질화막을 포함할 수 있다. 여기서, 상기 산화막과 상기 질화막은 각기 실리콘 산화물 및 실리콘 질화물로 이루어질 수 있으며, 상기 산질화막은 실리콘 산질화물이나 티타늄 산질화물을 사용하여 형성될 수 있다. 또한, 상기 산화막, 상기 질화막 및 상기 산질화막은 각기 열 산화 공정, 화학 기사 증착 공정, 저압 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마 화학 기상 증착 공정, 원자층 적층 공정 등을 이용하여 형성될 수 있다.
절연 구조물(106)을 부분적으로 식각하여, 절연 구조물(106)에 상기 하부 구조물의 콘택 영역(103)을 노출시키는 개구(109)를 형성한다. 예를 들면, 개구(109)는 포토레지스트 패턴이나 하드 마스크를 식각 마스크로 이용하는 식각 공정을 통해 형성될 수 있다.
도 2b를 참조하면, 개구(109)를 부분적으로 채우면서 콘택 영역(103)에 접속되는 다이오드(118)를 형성한다. 본 발명의 실시예들에 따르면, 선택적 에피택시얼 공정을 이용하여 기판(100)으로부터 개구(109)의 하부를 채우는 실리콘막(도시되지 않음)을 형성한 다음, 상기 실리콘막의 상부와 하부에 서로 상이한 도전형을 갖는 불순물을 도핑하여 제1 도전막(112) 및 제2 도전막(115)을 구비하는 다이오드(118)를 형성할 수 있다. 콘택 영역(103)이 제1 도전형을 가질 경우, 제1 도전막(112)은 콘택 영역(103)과 동일한 도전형을 가질 수 있으며, 제2 도전막(115)은 콘택 영역(103)과 상이한 도전형을 가질 수 있다. 예를 들면, 콘택 영역(103)이 N형의 도전형을 가질 경우, 제1 및 제2 도전막(112, 115)은 각기 N형 및 P형의 도전형을 가질 수 있다.
다이오드(118), 개구(109)의 측벽 및 절연 구조물(106) 상에 절연막(도시되지 않음)을 형성한 후, 상기 절연막을 부분적으로 식각하여 개구(109)의 상부 측벽 상에 스페이서(121)를 형성한다. 스페이서(121)는 절연 구조물(106) 및 다이오드(118)에 대해 식각 선택비를 갖는 물질을 사용하여 형성될 수 있다. 예를 들면, 스페이서(121)는 질화물을 포함하는 상기 절연막을 이방성 식각 공정으로 식각하여 형성될 수 있다. 스페이서(121)는 개구(109) 내에 형성되는 하부 전극(130)(도 2d 참조)의 폭을 원하는 사이즈로 조절하는 기능을 수행할 수 있다. 따라서, 개구(109)가 요구되는 수준의 폭으로 형성될 경우에는 개구(109)의 측벽 상에 추가적으로 스페이서(121)를 형성할 필요가 없게 된다.
도 2c를 참조하면, 다이오드(118), 스페이서(121) 및 절연 구조물(106) 상에 개구(109)의 상부를 부분적으로 채우는 하부 전극막(124)을 형성한 다음, 하부 전극막(124) 상에 개구(109)를 완전히 채우는 충진막(127)을 형성한다.
하부 전극막(124)은 도핑된 폴리실리콘, 금속 및/또는 금속 화합물을 사용하 여 형성될 수 있다. 예를 들면, 하부 전극막(124)은 텅스텐, 알루미늄, 몰리브덴, 티타늄, 탄탈륨, 티타늄 질화물, 탄탈륨 질화물, 텅스텐 질화물, 니오븀 질화물, 티타늄 실리콘 질화물, 티타늄 알루미늄 질화물, 티타늄 보론 질화물, 지르코늄 실리콘 질화물, 텅스텐 실리콘 질화물, 텅스텐 보론 질화물, 지르코늄 알루미늄 질화물, 몰리브덴 실리콘 질화물, 몰리브덴 알루미늄 질화물, 탄탈륨 실리콘 질화물, 탄탈륨 알루미늄 질화물, 티타늄 실리사이드, 탄탈륨 실리사이드, 텅스텐 실리사이드, 티타늄 산질화물, 티타늄 알루미늄 산질화물, 텅스텐 산질화물, 탄탈륨 산질화물 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 혼합되어 사용될 수 있다. 또한, 하부 전극막(124)은 도전성 탄소 또는 도전성 탄소 질화물을 사용하여 형성될 수도 있다. 하부 전극막(124)은 스퍼터링 공정, 화학 기상 증착 공정, 저압 화학 기상 증착 공정, 원자층 적층 공정, 전자 빔 증착 공정, 펄스 레이저 증착 공정을 이용하여 형성될 수 있다.
충진막(127)은 질화물이나 산화물을 사용하여 하부 전극막(124) 상에 형성될 수 있다. 예를 들면, 충진막(127)은 실리콘 질화물 또는 실리콘 산화물을 사용하여 형성될 수 있다. 또한, 충진막(127)은 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마 화학 기상 증착 공정, 저압 화학 기상 증착 공정 등을 이용하여 형성될 수 있다.
도 2d를 참조하면, 절연 구조물(106)이 노출될 때까지 충진막(127)과 하부 전극막(124)을 부분적으로 제거하여 개구(109)의 상부를 채우는 하부 전극(130)과 충진 부재(133)를 형성한다. 하부 전극(130) 및 충진 부재(133)는 화학 기계적 연 마 공정 및/또는 에치 백 공정을 이용하여 형성될 수 있다. 본 발명의 실시예들에 있어서, 하부 전극(130)은 실린더의 형상 혹은 링의 형상과 같은 구조를 가질 수 있으며, 충진 부재(133)는 원 기둥의 형상이나 다각 기둥의 형상과 같은 구조로 형성될 수 있다.
하부 전극(130), 충진 부재(133) 및 절연 구조물(106) 상에 예비 상변화 물질층(도시되지 않음)을 형성한다. 상기 예비 상변화 물질층은 칼코겐 화합물로 이루어 질 수 있다. 예를 들면, 상기 예비 상변화 물질층은 게르마늄-안티몬-텔루르 화합물, 게르마늄-안티몬-셀레늄 화합물, 셀레늄-안티몬-텔루르 화합물, 비소-안티몬-텔루르 화합물, 비소-게르마늄-안티몬-텔루르 화합물, 주석-안티몬-텔루르 화합물, 5A족 원소-안티몬-텔루르 화합물, 6A족 원소-안티몬-텔루르 화합물 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 혼합되어 사용될 수 있다. 상기 예비 상변화 물질층은 실린더의 형상 혹은 링의 형상과 같은 구조를 가지는 하부 전극(133)에 비하여 실질적으로 넓은 폭으로 형성된다.
본 발명의 실시예들에 있어서, 상기 예비 상변화 물질층은 GST와 같은 칼코겐 화합물로 구성된 하나의 타겟을 사용하는 스퍼터링 공정을 이용하여 형성될 수 있다. 예를 들면, 약 10㎜Torr 정도의 아르곤 가스 압력 하에서, 상기 타겟에 약 500W정도의 DC 파워를 인가함으로써, 하부 전극(130)과 충진 부재(133) 상에 약 10㎚ 내지 약 200㎚ 정도의 두께를 갖는 상기 예비 상변화 물질층을 형성할 수 있다.
본 발명의 다른 실시예들에 따르면, 상기 예비 상변화 물질층은 질소를 포함하는 분위기 하에서 칼코겐 화합물로 이루어진 하나의 타겟을 사용하여 하부 전 극(130)과 충진 부재(133) 상에 형성될 수 있다.
본 발명의 또 다른 실시예들에 있어서, 상기 예비 상변화 물질층은 2 이상의 타겟들을 동시에 사용하는 스퍼터링(co-sputtering) 공정을 이용하여 형성될 수도 있다. 예를 들면, 상기 예비 상변화 물질층은 게르마늄-텔루르(Ge-Te)로 이루어진 제1 타겟 및 안티몬-텔루르(Sb-Te)로 구성된 제2 타겟을 동시에 사용하는 스퍼터링 공정을 이용하여 형성될 수 있다. 또한, 상기 예비 상변화 물질층은 질소를 포함하는 분위기 또는 불활성 가스 분위기 하에서 2 이상의 타겟을 사용하는 스퍼터링 공정을 적용하여 형성될 수도 있다.
본 발명의 또 다른 실시예들에 따르면, 상기 예비 상변화 물질층은 화학 기상 증착 공정을 이용하여 충진 부재(133) 및 하부 전극(130) 상에 형성될 수 있다. 예를 들면, 게르마늄을 포함하는 제1 소스 가스, 안티몬을 포함하는 제2 소스 가스 및 텔루르를 포함하는 제3 소스 가스를 사용하는 화학 기상 증착 공정을 이용하여 상기 대상체 상에 상기 상변화 물질층을 형성할 수 있다. 또한, 상기 예비 상변화 물질층은 게르마늄, 안티몬 및 텔루르를 모두 포함하는 소스 가스와 질소를 포함하는 반응 가스를 사용하는 화학 기상 증착 공정을 이용하여 형성될 수도 있다.
도 2d의 화살표로 도시한 바와 같이, 상기 예비 상변화 물질층 내에 상변화 물질인 칼코겐 화합물의 결정화 온도를 향상시킬 수 있는 물질을 도핑하여 상기 예비 상변화 물질층을 상변화 물질층(136)으로 변화시킨다. 상변화 물질층(136)에 함유되는 상기 결정화 온도 향상 물질은 탄소(C), 보론(B), 질소(N), 산소(O), 알루미늄(Al), 실리콘(Si), 갈륨(Ga), 디스프로슘(Dy), 인듐(In) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 혼합되어 사용될 수 있다. 본 발명의 실시예들에 있어서, 탄소, 보론, 질소, 산소, 알루미늄, 실리콘, 갈륨, 인듐 또는 디스프로슘과 같은 결정화 온도 향상 물질의 수소화물 또는 할로겐화물을 이온화시킨 후, 이와 같이 이온화된 수소화물 또는 할로겐화물에 전계를 인가하여 상기 예비 상변화 물질층에 주입할 수 있다.
본 발명의 일 실시예에 따라 상기 예비 상변화 물질층에 결정화 온도 향상 물질로 탄소를 도핑하는 경우, 탄소 수소화물 또는 탄소 할로겐화물에 약 10KeV 내지 약 100KeV 정도의 가속 전압을 인가하여 결정화 온도 향상 물질로 탄소가 도핑된 상변화 물질층(136)을 수득할 수 있다. 예를 들면, 상기 탄소 수소화물은 메탄(CH4)을 포함할 수 있으며, 상기 탄소는 약 1×014atoms/㎤ 내지 약 1×1016atoms/㎤ 정도의 도즈량으로 도핑될 수 있다. 이 경우, 상변화 물질층(136)의 하부는 약 1×1015atoms/㎤ 이상의 탄소 함량을 가지게 된다. 예를 들면, 상변화 물질층(136)의 하부의 탄소 함량은 약 1원자량% 내지 약 20원자량% 정도가 될 수 있다. 이와 같이, 칼코겐 화합물에 탄소와 같은 결정화 온도 향상 물질을 도핑하여 상변화 물질층(136)을 형성할 경우, 칼코겐 화합물만으로 이루어진 종래의 상변화 물질층에 비하여 상변화 물질층(136)의 결정화 온도를 증가시킬 수 있다. 상변화 물질층(136)을 구성하는 상변화물질의 결정화 온도가 향상되면, 이러한 상변화 물질층(136)을 포함하는 상변화 메모리 장치의 저항을 증가시키지 않으면서 구동 전류를 크게 감소시킬 수 있다.
도 7은 본 발명의 실시예들에 따라 결정화 온도 향상 물질로 탄소가 도핑된 상변화 물질층들의 결정화 온도를 측정한 그래프이다.
도 7에 도시한 바와 같이, 탄소의 함량에 따라 상변화 물질층의 결정화 온도가 점차 상승되는 것을 알 수 있다. 특히, 상기 상변화 물질층 내의 탄소의 함량이 약 15원자량% 정도에 이를 때, 탄소를 함유하지 않은 경우에 비해 약 50% 정도까지 상변화 물질층의 결정화 온도가 증가됨을 확인할 수 있다. 이와 같이 탄소가 도핑된 상변화 물질층을 상변화 메모리 장치에 적용할 경우에는, 상기 상변화 메모리 장치의 데이터 보존(data retention) 특성을 크게 향상시킬 수 있을 뿐만 아니라 상기 상변화 메모리 장치의 동작 전류를 현저하게 감소시킬 수 있다.
도 2e를 참조하면, 상변화 물질층(136) 상에 상부 전극(139)을 형성한다. 상부 전극(139)은 금속, 합금 및/또는 금속 화합물을 사용하여 형성될 수 있다. 예를 들면, 상부 전극(139)은 알루미늄, 알루미늄-구리, 알루미늄-구리 실리사이드, 텅스텐 실리사이드, 티타늄, 텅스텐, 몰리브덴, 탄탈륨, 티타늄-텅스텐, 구리 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 혼합되어 사용될 수 있다. 또한, 상부 전극(139)은 화학 기상 증착 공정, 스퍼터링 공정, 전자 빔 증착 공정, 펄스 레이저 증착 공정, 원자층 적층 공정 등을 이용하여 상변화 물질층(136) 상에 형성될 수 있다.
본 발명의 실시예들에 따라 결정화 온도 향상 물질을 함유하는 상변화 물질층(136) 상에 상부 전극(139)을 형성하는 경우, 상변화 물질층(139)이 공기 중에 노출되면 상변화 물질층(139)이 부분적으로 산화되어 상부 전극(130)과 상변화 물 질층(136) 사이의 저항이 증가하는 문제가 야기될 수 있기 때문에, 인-시튜 방식으로 상변화 물질층(136) 상에 상부 전극(139)을 형성하는 것이 유리하다.
전술한 바와 같이, 칼코겐 화합물로 구성된 예비 상변화 물질층에 결정화 온도 향상 물질을 도핑시켜 상변화 물질층을 형성함으로써, 이러한 상변화 물질층을 포함하는 상변화 메모리 장치의 데이터 보전력을 개선시킬 수 있는 동시에 상기 상변화 메모리 장치의 동작 전류를 감소시킬 수 있다.
도 3은 본 발명의 다른 실시예들에 따른 상변화 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 3을 참조하여 설명하는 상변화 메모리 장치의 제조 방법에 있어서, 예비 상변화 물질층(도시되지 않음) 상에 상부 전극(139)을 먼저 형성한 다음, 결정화 온도 향상 물질을 상기 예비 상변화 물질층에 도핑하여 상부 전극(139) 아래에 상변화 물질층(136)을 형성하는 점을 제외하면, 도 2a 내지 도 2e를 참조하여 설명한 상변화 메모리 장치의 제조 방법과 실질적으로 동일하다. 다만, 도 3을 참조하여 설명하는 상변화 메모리 장치의 제조 방법에 따르면, 상변화 물질층(136)이 상부 전극(139)의 형성 후에 완성되기 때문에, 상변화 물질층(136)이 산화되는 문제가 일어나지 않아 인-시튜 방식으로 상부 전극(139)을 형성할 필요가 없어진다.
도 4a 내지 도 4c는 본 발명의 또 다른 실시예들에 따른 상변화 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 4a를 참조하면, 기판(150) 상에 콘택 영역(153)을 구비하는 하부 구조물(도시되지 않음)을 형성한 다음, 상기 하부 구조물을 덮으면서 기판(150) 상에 절 연 구조물(156)을 형성한다. 기판(150) 상에는 액티브 영역과 필드 영역을 정위하기 위한 소자 분리막(도시되지 않음)이 형성될 수 있으며, 상기 하부 구조물은 패드, 콘택, 플러그, 도전막 패턴, 절연막 패턴, 스페이서, 게이트 구조물 및/또는 트랜지스터 등을 구비할 수 있다.
절연 구조물(156)을 부분적으로 식각하여 콘택 영역(153)을 노출시키는 개구(159)를 형성한 후, 개구(159)의 하부를 채우는 패드(162) 또는 플러그를 형성한다. 패드(162)는 금속 및/또는 금속 화합물을 사용하여 형성될 수 있다. 예를 들면, 패드(162)는 티타늄, 알루미늄, 텅스텐, 구리, 티타늄 질화물, 알루미늄 질화물, 텅스텐 질화물, 티타늄 알루미늄 질화물, 텅스텐 실리사이드, 티타늄 실리사이드, 탄탈륨 실리사이드, 지르코늄 실리사이드 등들 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 혼합되어 사용될 수 있다.
패드(162), 개구(159)의 상부 측벽 및 절연 구조물(156) 상에 절연막(165)을 형성한다. 절연막(165)은 절연 구조물(156) 및 패드(162)와 후속하여 형성되는 하부 전극(171)(도 4b 참조)에 대해 식각 선택비를 갖는 물질을 사용하여 형성될 수 있다. 예를 들면, 절연막(165)은 실리콘 질화물과 같은 질화물이나 실리콘 산질화물 혹은 티타늄 산질화물 등의 산질화물을 사용하여 형성될 수 있다. 또한, 절연막(165)은 화학 기상 증착 공정, 저압 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 원자층 적층 공정 등을 이용하여 형성될 수 있다.
도 4b를 참조하면, 절연막(165)을 식각하여 개구(159)의 상부 측벽 상에 스페이서(168)를 형성한다. 예를 들면, 스페이서(168)는 이방성 식각 공정을 이용하 여 형성될 수 있다. 스페이서(168)는 개구(159)의 폭을 감소시켜 하부 전극(171)의 치수를 조절하는 기능을 수행하지만, 개구(159)가 요구되는 폭으로 형성되는 경우에는 스페이서(168)를 형성하기 위한 공정을 수행할 필요가 없어진다.
개구(159)의 상부를 채우면서 패드(162)와 절연 구조물(156) 상에 하부 전극막(도시되지 않음)을 형성한 다음, 절연 구조물(156)이 노출될 때까지 상기 하부 전극막을 제거하여 개구(159)를 채우는 하부 전극(171)을 형성한다. 하부 전극(171)은 도핑된 폴리실리콘, 금속 및/또는 금속 화합물로 이루어질 수 있다. 하부 전극(171)을 구성하는 물질은 상변화 메모리 장치의 저항, 내열성 등의 요구되는 특성을 고려하여 결정될 수 있다. 또한, 하부 전극(171)은 화학 기계적 연마 공정 및/또는 에치 백 공정을 적용하여 상기 하부 전극막을 부분적으로 제거하여 형성될 수 있다. 하부 전극(171)이 개구(159)를 채우도록 형성되기 때문에, 하부 전극(171)은 다각 기둥의 형상이나 원기둥의 형상과 같은 구조를 가질 수 있다.
도 4b에 있어서, 패드(162) 상에 하부 전극(171)이 형성되지만, 도 2b에 도시한 바와 같은 다이오드(118) 상에 개구(159)를 채우는 하부 전극(171)이 형성될 수도 있다.
본 발명의 일 실시예에 따르면, 상기 하부 전극막은 티타늄 알루미늄 질화물을 원자층 적층 공정으로 패드(162) 및 절연 구조물(156) 상에 증착하여 형성될 수 있다. 이 경우, 티타늄 전구체를 제공하는 단계, 1차 퍼지 단계, 질소 전구체를 제공하는 단계, 2차 퍼지 단계, 알루미늄 전구체를 제공하는 단계, 3차 퍼지 단계, 질소 전구체를 제공하는 단계 그리고 4차 퍼지 단계로 이루어진 원자층 적층 공정 의 사이클을 반복적으로 수행하여 상기 하부 전극막을 수득할 수 있다. 여기서, 상기 티타늄 전구체는 TiCl4를 포함할 수 있으며, 상기 질소 전구체 및 상기 알루미늄 전구체는 각기 NH3 및 Al(CH3)3를 포함할 수 있다.
도 4c를 참조하면, 하부 전극(171)과 절연 구조물(156) 상에 예비 상변화 물질층(도시되지 않음)과 상부 전극(177)을 순차적으로 형성한 다음, 상기 예비 상변화 물질층에 결정화 온도 향상 물질을 도핑하여 하부 전극(171)과 상부 전극(177) 사이에 상변화 물질층(174)을 형성한다. 상기 예비 상변화 물질층은 칼코겐 화합물과 같은 상변화 물질을 사용하여 형성될 수 있으며, 상부 전극(177)은 금속 및/또는 금속 화합물을 사용하여 형성될 수 있다.
본 발명의 다른 실시예들에 따르면, 도 2d를 참조하여 설명한 바와 같이, 상기 예비 상변화 물질층에 결정화 온도 향상 물질을 도핑하여 상변화 물질층(174)을 형성한 후, 상변화 물질층(174) 상에 인-시튜 방식으로 상부 전극(177)을 형성할 수도 있다.
도 5a 내지 도 5c는 본 발명의 또 다른 실시예들에 따른 상변화 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 5a를 참조하면, 기판(200)의 소정 부위에 콘택 영역(203)을 형성한 후, 기판(200) 상에 제1 절연 구조물(206)을 형성한다. 제1 절연 구조물(206)은 적어도 하나의 산화막, 적어도 하나의 질화막 및 적어도 하나의 산질화막을 포함할 수 있다.
제1 절연 구조물(206)을 식각하여 콘택 영역(203)을 노출시키는 개구(도시되지 않음)를 형성한 다음, 상기 개구의 하부를 채우는 다이오드(215)를 형성한다. 다이오드(215)는 콘택 영역(203)에 접촉되는 제1 도전막(209)과 제1 도전막(209) 상에 형성된 제2 도전막(212)을 포함한다. 이러한 다이오드(215)는 선택적 에피택시얼 성장 공정 및 이온 주입 공정을 이용하여 형성될 수 있다.
다이오드(215)와 상기 개구의 상부 측벽 상에 하부 전극(221)을 형성한 다음, 상기 개구를 채우면서 하부 전극(218) 상에 충진 부재(221)를 형성한다. 하부 전극(218)과 충진 부재(221)를 형성하는 공정들은 도 2d를 참조하여 설명한 공정들과 실질적으로 동일하지만, 스페이서는 전술한 바와 같이 상기 개구의 사이즈에 따라 형성되지 않을 수도 있다.
도 5b를 참조하면, 충진 부재(221), 하부 전극(218) 및 제1 절연 구조물(206) 상에 예비 상변화 물질층(도시되지 않음)을 형성한 후, 상기 예비 상변화 물질층 상에 장벽층(227)을 형성한다. 상기 예비 상변화 물질층은 칼코겐 화합물을 사용하여 형성될 수 있으며, 장벽층(227)은 금속 및/또는 금속 화합물을 사용하여 형성될 수 있다. 예를 들면, 장벽층(227)은 티타늄 질화물, 티타늄 알루미늄 질화물, 티타늄 보론 질화물, 티타늄 실리콘 질화물, 탄탈륨 질화물, 탄탈륨 알루미늄 질화물, 탄탈륨 보론 질화물, 탄탈륨 실리콘 질화물, 텅스텐 질화물, 텅스텐 보론 질화물, 텅스텐 실리콘 질화물, 텅스텐 알루미늄 질화물, 지르코늄 질화물, 지르코늄 실리콘 질화물, 지르코늄 알루미늄 질화물, 지르코늄 보론 질화물, 몰리브덴 질화물, 티타늄, 텅스텐, 몰리브덴, 탄탈륨, 티타늄 실리사이드, 탄탈륨 실리사이드 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 혼합되어 사용될 수 있다. 또한, 장벽층(227)은 도전성 탄소 또는 도전성 탄소 질화물 등을 사용하여 형성될 수도 있다. 이러한 장벽층(227)은 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정, 진공 증착 공정, 전자 빔 증착 공정, 펄스 레이저 증착 공정 등을 이용하여 형성될 수 있다. 장벽층(227)은 상기 예비 상변화 물질층의 상면으로부터 약 10㎚ 내지 약 100㎚ 정도의 두께로 형성될 수 있다.
본 발명의 일 실시예에 따라 티타늄 알루미늄 질화물을 스퍼터링 공정으로 상기 예비 상변화 물질층 상에 증착하여 장벽층(227)을 형성하는 경우, 약 3㎜Torr 정도의 아르곤 가스 및 약 3㎜Torr 정도의 질소 가스 분위기 하에서 약 1500W 정도의 파워를 인가하여 장벽층(227)을 형성할 수 있다.
다시 도 5b를 참조하면, 상기 예비 상변화 물질층에 결정화 온도 향상 물질을 도핑시켜 상변화 물질층(224)을 형성한다. 이러한 상변화 물질층(224)을 형성하는 공정은 도 2d를 참조하여 설명한 공정과 실질적으로 동일하다.
도 5c를 참조하면, 장벽층(227)을 덮으면서 제1 절연 구조물(206) 상에 제2 절연 구조물(233)을 형성한 후, 제1 절연 구조물(233)을 부분적으로 식각하여 장벽층(227)을 노출시키는 홀(도시되지 않음)을 형성한다. 제2 절연 구조물(233)은 제1 절연 구조물(206)과 유사하게 하나 이상의 산화막, 하나 이상의 질화막 및/또는 하나 이상의 산질화막으로 이루어질 수 있다.
상기 홀을 채우면서 제2 절연 구조물(233) 상에 상부 도전막(도시되지 않음)을 형성한 후, 제2 절연 구조물(233)이 노출될 때까지 상기 상부 도전막을 제거하 여 상기 홀을 채우는 상부 전극(230)을 형성한다. 상부 전극(230)은 금속 및/또는 금속 화합물을 사용하여 형성될 수 있다. 상부 전극(230)이 상기 홀을 채우면서 형성되기 때문에, 상부 전극(230)은 원기둥의 형상이나 다각 기둥의 형상을 가질 수 있다.
도 6a 및 도 6b는 본 발명의 또 다른 실시예들에 따른 상변화 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 6a를 참조하면, 콘택 영역(253)을 갖는 하부 구조물이 마련된 기판(250) 상에 제1 절연 구조물(256)을 형성한 후, 제1 절연 구조물(256)을 식각하여 제1 절연 구조물(256)에 콘택 영역(253)을 노출시키는 개구(도시되지 않음)를 형성한다.
상기 개구를 채우면서 콘택 영역(253)에 접속되는 패드(259) 또는 플러그를 형성한 다음, 제1 절연 구조물(256)과 패드(259) 상에 하부 전극(262)을 형성한다. 패드(256)는 금속 및/또는 금속 화합물을 사용하여 형성될 수 있으며, 하부 전극(262)은 도핑된 폴리실리콘, 금속, 금속 화합물, 도전성 탄소 및/또는 도전성 탄소 질화물을 사용하여 형성될 수 있다.
하부 전극(262) 상에 제2 절연 구조물(265)을 형성한 후, 제2 절연 구조물(265)을 부분적으로 식각하여 하부 전극(262)의 일부를 노출시키는 콘택 홀(268)을 형성한다. 제1 및 제2 절연 구조물(256, 265)은 실질적으로 동일한 물질과 구조를 가질 수 있으나, 서로 상이한 물질로 이루어지거나 상이한 구조를 가질 수도 있다.
도 6b를 참조하면, 콘택 홀(268)을 채우면서 하부 전극(262)과 제2 절연 구 조물(265) 상에 예비 상변화 물질층(도시되지 않음)을 형성한 후, 이러한 예비 상변화 물질층에 결정화 온도 향상 물질을 도핑하여 상변화 물질층(271)을 형성한다. 상변화 물질층(271)이 콘택 홀(268)을 채우면서 형성되기 때문에 상변화 물질층(271)은 하부 전극(262)을 향해 돌출된 돌출부를 구비하게 된다. 예를 들면, 상변화 물질층(271)은 대략 "T" 자 형상의 단면 구조를 가질 수 있다.
결정화 온도 향상 물질을 함유하는 상변화 물질층(271) 상에 상부 전극(274)을 형성한다. 상부 전극(274)은 금속, 금속 화합물, 도전성 탄소 및/또는 도전성 탄소 질화물을 사용하여 형성될 수 있다. 이 경우, 상부 전극(274)은 인-시튜 방식으로 형성되는 상변화 물질층(271)의 산화 방지 측면에서 보다 유리하다.
한편, 도 3을 참조하여 설명한 바와 같이, 상부 전극(274)을 상기 예비 상변화 물질층 상에 먼저 형성한 후, 상기 예비 상변화 물질층에 결정화 온도 향상 물질을 도핑하여 상변화 물질층(271)을 형성할 수도 있다.
본 발명에 의하면, 칼코겐 화합물로 구성된 예비 상변화 물질층에 결정화 온도 향상 물질을 도핑하여 상변화 물질층을 형성한다. 이러한 상변화 물질층을 상변화 메모리 장치에 적용할 경우, 상기 상변화 메모리 장치의 데이터 보전력을 개선할 수 있으며, 셋 저항을 증가시키지 않고 구동 전류를 감소시킴으로써, 전기적인 특성이 크게 개선된 상변화 메모리 장치를 구현할 수 있다.
상술한 바와 같이 본 발명의 실시예들을 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래의 상변화 메모리 장치의 제조 방법을 설명하기 위한 단면도이다.
도 2a 내지 도 2e는 본 발명의 실시예들에 따른 상변화 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 3은 본 발명의 다른 실시예들에 따른 상변화 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 4a 내지 도 4c는 본 발명의 또 다른 실시예들에 따른 상변화 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 5a 내지 도 5c는 본 발명의 또 다른 실시예들에 따른 상변화 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 6a 및 도 6b는 본 발명의 또 다른 실시예들에 따른 상변화 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 7은 본 발명의 실시예들에 따라 결정화 온도 향상 물질이 도핑된 상변화 물질층들의 결정화 온도를 측정한 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
100, 150, 200, 250:기판 103, 153, 203, 253: 콘택 영역
106, 156:절연 구조물 109, 159:개구
118, 215:다이오드 121, 168:스페이서
124:하부 전극층 127:충진막
130, 171, 218, 262:하부 전극 133, 221:충진 부재
136, 174, 224, 271:상변화 물질층 139, 177, 230, 274:상부 전극
162, 259:패드 165:절연막
206, 256:제1 절연 구조물 227:장벽층
233, 265:제2 절연 구조물

Claims (13)

  1. 기판에 콘택 영역을 형성하는 단계;
    상기 콘택 영역에 전기적으로 연결되는 하부 전극을 형성하는 단계;
    상기 하부 전극 상에 예비 상변화 물질층을 형성하는 단계;
    상기 예비 상변화 물질층에 결정화 온도 향상 물질을 도핑하여 상변화 물질층을 형성하는 단계; 및
    상기 상변화 물질층 상에 상부 전극을 형성하는 단계를 포함하는 상변화 메모리 장치의 제조 방법.
  2. 제1항에 있어서, 상기 상변화 물질층 내의 상기 결정화 온도 향상 물질의 함량은 1원자량% 내지 20원자량%인 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
  3. 제1항에 있어서, 상기 결정화 온도 향상 물질은 탄소(C), 보론(B), 질소(N), 산소(O), 알루미늄(Al), 실리콘(Si), 갈륨(Ga), 인듐(In) 및 디스프로슘(Dy)으로 이루어진 그룹으로부터 선택된 어느 하나를 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
  4. 제3항에 있어서, 상기 결정화 온도 향상 물질을 도핑하는 단계는;
    탄소, 보론, 질소, 산소, 알루미늄, 실리콘, 갈륨, 인듐 또는 디스프로슘의 수소화물 또는 할로겐화물을 이온화시키는 단계; 및
    상기 이온화된 수소화물 또는 할로겐화물에 전계를 인가하여 상기 예비 상변화 물질층에 주입하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
  5. 제1항에 있어서, 상기 콘택 영역과 상기 하부 전극 사이에 다이오드 또는 패드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
  6. 제1항에 있어서, 상기 상변화 물질층을 형성하는 단계와 상기 상부 전극을 형성하는 단계는 인-시튜로 수행되는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
  7. 제1항에 있어서, 상기 예비 상변화 물질층을 형성하는 단계는,
    상기 하부 전극 상에 절연 구조물을 형성하는 단계;
    상기 절연 구조물에 상기 하부 전극을 노출시키는 홀을 형성하는 단계; 및
    상기 홀을 채우면서 상기 절연 구조물 상에 상기 예비 상변화 물질층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
  8. 제1항에 있어서, 상기 예비 상변화 물질층 상에 장벽층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
  9. 제8항에 있어서, 상기 상부 전극을 형성하는 단계는,
    상기 장벽층 상에 절연 구조물을 형성하는 단계;
    상기 절연 구조물에 상기 장벽층을 노출시키는 홀을 형성하는 단계; 및
    상기 홀 내에 상기 상부 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
  10. 기판에 콘택 영역을 형성하는 단계;
    상기 콘택 영역에 전기적으로 연결되는 하부 전극을 형성하는 단계;
    상기 하부 전극 상에 예비 상변화 물질층을 형성하는 단계;
    상기 예비 상변화 물질층에 상부 전극을 형성하는 단계; 및
    상기 예비 상변화 물질층에 결정화 온도 향상 물질을 도핑하여 상변화 물질층을 형성하는 단계를 포함하는 상변화 메모리 장치의 제조 방법.
  11. 제10항에 있어서, 상기 예비 상변화 물질층을 형성하는 단계는,
    상기 하부 전극 상에 절연 구조물을 형성하는 단계;
    상기 절연 구조물에 상기 하부 전극을 노출시키는 홀을 형성하는 단계; 및
    상기 홀을 채우면서 상기 절연 구조물 상에 상기 예비 상변화 물질층을 형성 하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
  12. 제10항에 있어서, 상기 예비 상변화 물질층 상에 장벽층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
  13. 제12항에 있어서, 상기 상부 전극을 형성하는 단계는,
    상기 장벽층 상에 절연 구조물을 형성하는 단계;
    상기 절연 구조물에 상기 장벽층을 노출시키는 홀을 형성하는 단계; 및
    상기 홀 내에 상기 상부 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
KR1020070086555A 2007-08-28 2007-08-28 상변화 메모리 장치의 제조 방법 KR20090021762A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070086555A KR20090021762A (ko) 2007-08-28 2007-08-28 상변화 메모리 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070086555A KR20090021762A (ko) 2007-08-28 2007-08-28 상변화 메모리 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20090021762A true KR20090021762A (ko) 2009-03-04

Family

ID=40691749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070086555A KR20090021762A (ko) 2007-08-28 2007-08-28 상변화 메모리 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR20090021762A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8501623B2 (en) 2009-07-22 2013-08-06 Samsung Electronics Co., Ltd. Method of forming a semiconductor device having a metal silicide and alloy layers as electrode
KR20140112306A (ko) * 2013-03-13 2014-09-23 삼성전자주식회사 박막 형성 방법 및 이를 이용한 상변화 메모리 소자의 제조 방법
KR101450225B1 (ko) * 2012-01-03 2014-10-14 연세대학교 산학협력단 상변화 메모리 저항 소자 및 그 제조방법
TWI742629B (zh) * 2020-02-11 2021-10-11 旺宏電子股份有限公司 記憶體裝置與積體電路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8501623B2 (en) 2009-07-22 2013-08-06 Samsung Electronics Co., Ltd. Method of forming a semiconductor device having a metal silicide and alloy layers as electrode
KR101450225B1 (ko) * 2012-01-03 2014-10-14 연세대학교 산학협력단 상변화 메모리 저항 소자 및 그 제조방법
KR20140112306A (ko) * 2013-03-13 2014-09-23 삼성전자주식회사 박막 형성 방법 및 이를 이용한 상변화 메모리 소자의 제조 방법
TWI742629B (zh) * 2020-02-11 2021-10-11 旺宏電子股份有限公司 記憶體裝置與積體電路

Similar Documents

Publication Publication Date Title
KR100852233B1 (ko) 수직형 다이오드의 형성 방법 및 이를 이용하는 상변화메모리 장치의 제조 방법
KR100873878B1 (ko) 상변화 메모리 유닛의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법
JP5437596B2 (ja) 可変抵抗不揮発性メモリセル及びそれの製造方法
KR100881055B1 (ko) 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
US7749854B2 (en) Method for making a self-converged memory material element for memory cell
KR100504701B1 (ko) 상변화 기억 소자 및 그 형성 방법
US7638359B2 (en) Method for making a self-converged void and bottom electrode for memory cell
KR100896180B1 (ko) 선택적으로 성장된 상변화층을 구비하는 상변화 메모리소자 및 그 제조방법
US8946667B1 (en) Barrier structure for a silver based RRAM and method
KR100829602B1 (ko) 상변화 물질층 형성 방법 및 상변화 메모리 장치의 제조방법
US7879645B2 (en) Fill-in etching free pore device
US8933536B2 (en) Polysilicon pillar bipolar transistor with self-aligned memory element
KR100807230B1 (ko) 상변화 물질층 및 이를 포함하는 상변화 메모리 장치
US7485559B2 (en) Semiconductor device and method of fabricating the same
GB2422053A (en) Phase changeable memory cells
JP2008022003A (ja) 相変化物質層、相変化物質層形成方法、及びこれを利用した相変化メモリ装置の製造方法
US20100190321A1 (en) METHOD OF FABRICATING PHASE-CHANGE MEMORY DEVICE HAVING TiC LAYER
US8324067B2 (en) Method of forming memory device
US20100181549A1 (en) Phase-Changeable Random Access Memory Devices Including Barrier Layers and Metal Silicide Layers
JP2023552038A (ja) プロジェクション・ライナを有する相変化メモリ・セル
CN113257998A (zh) 存储器装置
KR20100036622A (ko) 반도체 소자의 제조방법
KR20080002063A (ko) 콘택홀 형성 방법 및 이를 이용한 상변화 메모리 소자 형성방법
KR20090021762A (ko) 상변화 메모리 장치의 제조 방법
US20120009731A1 (en) Method of manufacturing phase-change random access memory

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid