CN106952813B - 一种半导体器件及其制造方法、电子装置 - Google Patents
一种半导体器件及其制造方法、电子装置 Download PDFInfo
- Publication number
- CN106952813B CN106952813B CN201610006033.6A CN201610006033A CN106952813B CN 106952813 B CN106952813 B CN 106952813B CN 201610006033 A CN201610006033 A CN 201610006033A CN 106952813 B CN106952813 B CN 106952813B
- Authority
- CN
- China
- Prior art keywords
- layer
- side wall
- sacrificial
- hard mask
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 61
- 229920005591 polysilicon Polymers 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000000151 deposition Methods 0.000 claims abstract description 24
- 230000008569 process Effects 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims description 23
- 125000006850 spacer group Chemical group 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 17
- 238000001312 dry etching Methods 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 6
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 4
- 238000007517 polishing process Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 175
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 12
- 238000002955 isolation Methods 0.000 description 9
- 239000002184 metal Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000000470 constituent Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910000457 iridium oxide Inorganic materials 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
Abstract
本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供半导体衬底，在半导体衬底上形成有多个栅极结构，在栅极结构的侧壁上形成有侧墙结构；在半导体衬底上沉积多晶硅层，覆盖栅极结构和侧墙结构，以实现栅极结构与栅极结构或栅极结构与源漏区的互连；在多晶硅层上沉积牺牲层，以填充栅极结构之间的间隙，并在牺牲层上沉积硬掩膜层；在硬掩膜层中形成开口，以露出牺牲层，并在所述开口的侧壁上形成牺牲侧墙；以硬掩膜层和牺牲侧墙为掩膜，依次去除露出的牺牲层和多晶硅层；依次去除硬掩膜层、牺牲侧墙和剩余的牺牲层。根据本发明，可以缩小去除露出的多晶硅层的工艺窗口。
Description
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法、电子装置。
背景技术
静态随机存取存储器(SRAM)是广泛使用的存储器件，为了增加芯片上排布的器件密度并缩减制造成本，需要降低存储器件的特征尺寸。然而，受到接触区、多晶硅栅极以及源区特征尺寸进一步减小的限制，进一步降低存储器件的存储单元的特征尺寸变得非常困难。
为此，现有技术通过去除位于栅极结构侧壁上的侧墙并沉积内连多晶硅层来实现存储单元中的栅极结构之间或者栅极结构与源/漏区之间的局域互连，由此可以减少需要形成的接触孔的数量，降低存储单元的面积。但是，随着器件尺寸的缩小，内连多晶硅层之间的间距变得更小，传统的光刻工艺难以完成上述内连多晶硅层的制作。
因此，需要提出一种方法，以解决上述问题。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底上形成有多个栅极结构，在所述栅极结构的侧壁上形成有侧墙结构；
在所述半导体衬底上沉积多晶硅层，覆盖所述栅极结构和所述侧墙结构，以实现栅极结构与栅极结构或栅极结构与源漏区的互连；
在所述多晶硅层上沉积牺牲层，以填充所述栅极结构之间的间隙，并在所述牺牲层上沉积硬掩膜层；
在所述硬掩膜层中形成开口，以露出所述牺牲层，并在所述开口的侧壁上形成牺牲侧墙；
以所述硬掩膜层和所述牺牲侧墙为掩膜，依次去除露出的所述牺牲层和所述多晶硅层，以完成内连多晶硅层的制作；
依次去除所述硬掩膜层、所述牺牲侧墙和剩余的所述牺牲层。
在一个示例中，所述侧墙结构包括位于所述栅极结构两侧的偏移侧墙和位于所述偏移侧墙外侧的主侧墙。
在一个示例中，沉积所述多晶硅层之前，还包括去除位于部分栅极结构侧壁上的侧墙结构的步骤，所述部分栅极结构通过去除所述侧墙结构露出的部分与所述多晶硅层实现互连。
在一个示例中，去除所述侧墙结构的步骤包括：在所述半导体衬底上形成图案化的光刻掩膜；以所述光刻掩膜为掩膜，通过等离子体干法蚀刻去除所述侧墙结构；通过灰化或者剥离工艺去除所述光刻掩膜。
在一个示例中，沉积所述硬掩膜层之前，还包括执行化学机械研磨工艺研磨所述牺牲层，直至露出所述多晶硅层的步骤。
在一个示例中，形成所述牺牲侧墙的步骤包括：沉积侧墙材料层以覆盖所述硬掩膜层的表面和所述开口的侧壁及底部；蚀刻所述侧墙材料层以形成所述牺牲侧墙。
在一个示例中，所述侧墙材料层的厚度为300埃-500埃，所述牺牲侧墙的宽度为10nm-30nm，所述开口的宽度尺寸大于60nm。
在一个示例中，所述多晶硅层的厚度为200埃-400埃；所述牺牲层为无定形碳层，所述牺牲层的厚度为2000埃-5000埃；所述硬掩膜层的厚度为300埃-500埃。
在一个实施例中，本发明还提供一种采用上述方法制造的半导体器件。
在一个实施例中，本发明还提供一种电子装置，所述电子装置包括所述半导体器件。
根据本发明，可以更方便地缩小去除露出的所述多晶硅层的工艺窗口。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1F为根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图；
图2为根据本发明示例性实施例一的方法依次实施的步骤的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了进一步降低存储器件的存储单元的特征尺寸，现有技术通过去除位于栅极结构侧壁上的侧墙并沉积多晶硅层来实现存储单元中的栅极结构之间或者栅极结构与源/漏区之间的局域互连，由此可以减少需要形成的接触孔的数量，降低存储单元的面积。实施多晶硅层的沉积后，需要形成图案化的光刻胶层，并以所述光刻胶层为掩膜，蚀刻未被所述光刻胶层遮蔽的多晶硅层。形成所述光刻胶层之前，需要实施预清洗，在此过程中，由于位于所述栅极结构侧壁上的多晶硅层很薄，所述预清洗所使用的腐蚀液(例如氢氟酸)很容易沿着多晶硅层与栅极结构之间的接触边缘攻击栅极结构中的栅极介电层，造成器件性能的下降。此外，从版图布局的角度出发，形成的多晶硅层呈多个线条状，彼此之间的间距很小，形成图案化的光刻胶层时，曝光的精准度难以控制，后续通过蚀刻去除未被所述光刻胶层遮蔽的多晶硅层时容易出现偏差。
为了解决上述问题，本发明提供一种半导体器件的制造方法，可以更方便地缩小去除露出的多晶硅层的工艺窗口，同时，可以避免形成光刻胶层作为蚀刻露出的多晶硅层的掩膜时采用氢氟酸实施预清洗对栅极介电层的破坏。
参照图2，本发明提供了一种半导体器件的制造方法，该方法包括：
在步骤201中，提供半导体衬底，在半导体衬底上形成有多个栅极结构，在栅极结构的侧壁上形成有侧墙结构；
在步骤202中，在所述半导体衬底上沉积多晶硅层，覆盖栅极结构和侧墙结构，以实现栅极结构与栅极结构或栅极结构与源漏区的互连；
在步骤203中，在多晶硅层上沉积牺牲层，以填充栅极结构之间的间隙，并在牺牲层上沉积硬掩膜层；
在步骤204中，在硬掩膜层中形成开口，以露出牺牲层，并在所述开口的侧壁上形成牺牲侧墙；
在步骤205中，以硬掩膜层和牺牲侧墙为掩膜，依次去除露出的牺牲层和多晶硅层，以完成内连多晶硅层的制作；
在步骤206中，依次去除硬掩膜层、牺牲侧墙和剩余的牺牲层。
由于采用牺牲侧墙的自对准工艺相对于现有光刻技术可以更方便地缩小去除露出的多晶硅层的工艺窗口，减小现有光刻工艺带来的限制。同时，由于不必使用氢氟酸实施预清洗步骤，因而可以避免形成光刻胶层作为蚀刻露出的多晶硅层的掩膜时采用氢氟酸实施预清洗对所述栅极介电层的破坏。
另外，沉积多晶硅层之前，还包括去除位于部分栅极结构侧壁上的侧墙结构的步骤，所述部分栅极结构通过去除侧墙结构露出的部分与多晶硅层实现互连。
另外，沉积硬掩膜层之前，还包括执行化学机械研磨工艺研磨牺牲层，直至露出多晶硅层的步骤。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[示例性实施例一]
参照图1A-图1F，其中示出了根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图。
首先，如图1A所示，提供半导体衬底100，半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底100的构成材料选用单晶硅。
在半导体衬底100中形成有隔离结构102，隔离结构102为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。作为示例，在本实施例中，隔离结构102为浅沟槽隔离结构。半导体衬底100中还形成有各种阱(well)结构，为了简化，图示中予以省略。
在半导体衬底100上形成有多个栅极结构101，作为示例，栅极结构101包括自下而上层叠的栅极介电层101a、栅极材料层101b和栅极硬掩蔽层101c。
栅极介电层101a包括氧化物层，例如二氧化硅(SiO2)层。栅极材料层101b包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨(W)、镍(Ni)或钛(Ti)；导电性金属氮化物层包括氮化钛(TiN)层；导电性金属氧化物层包括氧化铱(IrO2)层；金属硅化物层包括硅化钛(TiSi)层。
栅极硬掩蔽层101c包括氧化物层、氮化物层、氮氧化物层和无定形碳中的一种或多种，其中，氧化物层的构成材料包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、正硅酸乙酯(TEOS)、未掺杂硅玻璃(USG)、旋涂玻璃(SOG)、高密度等离子体(HDP)或旋涂电介质(SOD)；氮化物层包括氮化硅(Si3N4)层；氮氧化物层包括氮氧化硅(SiON)层。
作为示例，在本实施例中，栅极介电层101a的构成材料为二氧化硅，栅极材料层101b的构成材料为多晶硅，栅极硬掩蔽层101c的构成材料为氮化硅。栅极介电层101a、栅极材料层101b以及栅极硬掩蔽层101c的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。
接下来，在栅极结构101的两侧依次形成紧靠栅极结构101的偏移侧墙104和紧靠偏移侧墙104的主侧墙105。作为示例，偏移侧墙104的构成材料可以为氧化硅，主侧墙105的构成材料可以为氮化硅。
形成偏移侧墙104之后且形成紧靠偏移侧墙104的主侧墙105之前，实施轻掺杂离子注入并退火，以在偏移侧墙104两侧的半导体衬底100中形成LDD(轻掺杂漏极)区。
形成所述LDD区之后，实施袋状区离子注入并退火，以在偏移侧墙104两侧的半导体衬底100中形成袋状区。在选定的离子注入角度下，进行旋转注入，可减小阴影效应并形成对称杂质分布，其离子注入能量、剂量、角度与所述轻掺杂离子注入的能量、剂量、角度相对应匹配，其注入能量确保形成的所述袋状区将所述LDD区包裹住，从而有效抑制住由漏致势垒降低(DIBL)所导致的短沟道效应。
形成主侧墙105后，实施源/漏区注入以在主侧墙105两侧的半导体衬底100中形成源/漏区。
接着，如图1B所示，在半导体衬底100上沉积多晶硅层106，覆盖栅极结构101和栅极结构101两侧的偏移侧墙104和主侧墙105。作为示例，多晶硅层106的厚度为200埃-400埃。
实施所述沉积之前，需要去除位于部分栅极结构101侧壁上的偏移侧墙104和主侧墙105，使栅极结构101的侧壁与多晶硅层106实现互连，进而通过多晶硅层106实现栅极结构与栅极结构或栅极结构与源漏区的互连，例如，所述部分栅极结构101是指作为SRAM中的上拉晶体管(PU)的栅极结构。
作为示例，先通过旋涂、曝光、显影等工艺形成图案化的光刻掩膜，再以所述光刻掩膜为掩膜，通过等离子体干法蚀刻去除偏移侧墙104和主侧墙105。作为示例，所述等离子体干法蚀刻的蚀刻气体包括CF4、CHF3、CH2F2、CH3F等，之后，通过灰化或者剥离工艺去除所述光刻掩膜。
接着，如图1C所示，在半导体衬底100上沉积牺牲层107，覆盖多晶硅层106，以填充栅极结构101之间的间隙。牺牲层107可起到作为后续工艺的层间介电层的作用。作为示例，牺牲层107为无定形碳层，牺牲层107的厚度为2000埃-5000埃。然后，执行化学机械研磨工艺，直至露出多晶硅层106。
接下来，在牺牲层107上沉积硬掩膜层108。所述沉积可以为低压化学气相沉积、等离子体增强化学气相沉积等。作为示例，硬掩膜层108的厚度为300埃-500埃，硬掩膜层108的构成材料可以为氮氧化硅、氮化硅等。
接着，如图1D所示，在硬掩膜层108中形成开口，以露出牺牲层107。形成所述开口的工艺步骤包括：在硬掩膜层108上形成具有所述开口图形的光刻胶层；以所述光刻胶层为掩膜，蚀刻硬掩膜层108，直至露出牺牲层107；采用灰化工艺去除所述光刻胶层。作为示例，蚀刻硬掩膜层108的蚀刻气体包括CF4、CHF3、CH2F2、CH3F等。
接下来，在所述开口的侧壁上形成牺牲侧墙103。形成牺牲侧墙103的工艺步骤包括：沉积侧墙材料层以覆盖硬掩膜层108的表面和所述开口的侧壁及底部，所述沉积可以为低压化学气相沉积、等离子体增强化学气相沉积等，作为示例，侧墙材料层的厚度为300埃-500埃，侧墙材料层的构成材料可以为氧化物或者氮化物；蚀刻所述侧墙材料层以形成牺牲侧墙103，作为示例，牺牲侧墙103的宽度为10nm-30nm，对所述侧墙材料层蚀刻的蚀刻气体包括CF4、CHF3、C2F6、C4F8、C5F8等。
接着，如图1E所示，以硬掩膜层108和牺牲侧墙103为掩膜，通过干法蚀刻去除露出的牺牲层107。作为示例，所述干法蚀刻的蚀刻气体包括CF4、CHF3、C2F6、C4F8、C5F8等。
接下来，以硬掩膜层108和牺牲侧墙103为掩膜，通过另一干法蚀刻去除露出的多晶硅层106，以完成内连多晶硅层的制作。作为示例，所述另一干法蚀刻的蚀刻气体包括CF4、HBr、Cl2、CHF3、O2等。
接着，如图1F所示，通过湿法蚀刻去除硬掩膜层108和牺牲侧墙103。在去除硬掩膜层108和牺牲侧墙103的同时也可以一并去除暴露出来的部分栅极结构顶部的栅极硬掩蔽层101c。
然后，通过干法蚀刻去除剩余的牺牲层107。作为示例，所述干法蚀刻的蚀刻气体包括CF4、CHF3、C2F6、C4F8、C5F8等。
至此，完成了根据本发明示例性实施例一的方法实施的工艺步骤。可以理解的是，本实施例半导体器件制作方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，其都包括在本实施制作方法的范围内。
可以理解的是，本发明提出的半导体器件的制造方法，不仅可以用于静态随机存储器器件，而且可以用于制作其他具有互连多晶硅层的器件。
与现有工艺相比，根据本发明提出的方法，通过形成牺牲侧墙103可以更方便地缩小后续去除露出的多晶硅层106的工艺窗口，同时，可以避免形成光刻胶层作为蚀刻露出的多晶硅层106的掩膜之前实施预清洗对栅极介电层101a的破坏。
[示例性实施例二]
首先，提供根据本发明示例性实施例一的方法实施的工艺步骤获得的半导体器件。
如图1F所示，包括：半导体衬底100，在半导体衬底100中形成有隔离结构102以及各种阱(well)结构，作为示例，隔离结构102为浅沟槽隔离(STI)结构。
形成在半导体衬底100上的栅极结构，作为示例，栅极结构包括自下而上层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。
形成于栅极结构两侧且紧靠栅极结构的侧壁结构，侧壁结构包括位于栅极结构两侧的偏移侧墙104和位于偏移侧墙外侧的主侧墙105。
形成于半导体衬底100上的多晶硅层106，通过多晶硅层106实现存储单元中的栅极结构之间或者栅极结构与源/漏区之间的局域互连。
接下来，可以通过后续工艺完成整个半导体器件的制作，包括：在半导体衬底上形成层间介电层，在层间介电层中形成多个互连金属层，通常采用双大马士革工艺来完成；形成金属焊盘，用于后续实施器件封装时的引线键合。
由于采用牺牲侧墙的自对准工艺相对于现有光刻技术可以更方便地缩小去除露出的多晶硅层的工艺窗口，减小现有光刻工艺带来的限制。同时，由于不必使用氢氟酸实施预清洗步骤，因而可以避免形成光刻胶层作为蚀刻露出的多晶硅层的掩膜时采用氢氟酸实施预清洗对所述栅极介电层的破坏。
[示例性实施例三]
本发明还提供一种电子装置，其包括根据本发明示例性实施例二的半导体器件。所述电子装置可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是任何包括所述半导体器件的中间产品。所述电子装置，由于使用了所述半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (9)
1.一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底上形成有多个栅极结构，在所述栅极结构的侧壁上形成有侧墙结构；侧墙结构包括位于所述栅极结构两侧的偏移侧墙和位于所述偏移侧墙外侧的主侧墙；
在所述半导体衬底上沉积多晶硅层，覆盖所述栅极结构和所述侧墙结构，以实现栅极结构与栅极结构或栅极结构与源漏区的互连；
在所述多晶硅层上沉积牺牲层，以填充所述栅极结构之间的间隙，并在所述牺牲层上沉积硬掩膜层；
在所述硬掩膜层中形成开口，以露出所述牺牲层，并在所述开口的侧壁上形成牺牲侧墙；
以所述硬掩膜层和所述牺牲侧墙为掩膜，依次去除露出的所述牺牲层和所述多晶硅层，以完成内连多晶硅层的制作；
依次去除所述硬掩膜层、所述牺牲侧墙和剩余的所述牺牲层。
2.根据权利要求1所述的方法，其特征在于，沉积所述多晶硅层之前，还包括去除位于部分栅极结构侧壁上的侧墙结构的步骤，所述部分栅极结构通过去除所述侧墙结构露出的部分与所述多晶硅层实现互连。
3.根据权利要求2所述的方法，其特征在于，去除所述侧墙结构的步骤包括：在所述半导体衬底上形成图案化的光刻掩膜；以所述光刻掩膜为掩膜，通过等离子体干法蚀刻去除所述侧墙结构；通过灰化或者剥离工艺去除所述光刻掩膜。
4.根据权利要求1所述的方法，其特征在于，沉积所述硬掩膜层之前，还包括执行化学机械研磨工艺研磨所述牺牲层，直至露出所述多晶硅层的步骤。
5.根据权利要求1所述的方法，其特征在于，形成所述牺牲侧墙的步骤包括：沉积侧墙材料层以覆盖所述硬掩膜层的表面和所述开口的侧壁及底部；蚀刻所述侧墙材料层以形成所述牺牲侧墙。
6.根据权利要求5所述的方法，其特征在于，所述侧墙材料层的厚度为300埃-500埃，所述牺牲侧墙的宽度为10nm-30nm，所述开口的宽度尺寸大于60nm。
7.根据权利要求1所述的方法，其特征在于，所述多晶硅层的厚度为200埃-400埃；所述牺牲层为无定形碳层，所述牺牲层的厚度为2000埃-5000埃；所述硬掩膜层的厚度为300埃-500埃。
8.一种采用权利要求1-7之一所述的方法制造的半导体器件。
9.一种电子装置，所述电子装置包括权利要求8所述的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610006033.6A CN106952813B (zh) | 2016-01-06 | 2016-01-06 | 一种半导体器件及其制造方法、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610006033.6A CN106952813B (zh) | 2016-01-06 | 2016-01-06 | 一种半导体器件及其制造方法、电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106952813A CN106952813A (zh) | 2017-07-14 |
| CN106952813B true CN106952813B (zh) | 2020-02-11 |
Family
ID=59466039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610006033.6A Active CN106952813B (zh) | 2016-01-06 | 2016-01-06 | 一种半导体器件及其制造方法、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106952813B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117690927A (zh) * | 2024-02-04 | 2024-03-12 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102386127A (zh) * | 2010-09-03 | 2012-03-21 | 中芯国际集成电路制造(上海)有限公司 | 制作半导体器件结构的方法 |
| CN103839817A (zh) * | 2012-11-23 | 2014-06-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN106505042A (zh) * | 2015-09-07 | 2017-03-15 | 中芯国际集成电路制造（天津）有限公司 | 半导体器件的制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7101758B2 (en) * | 2003-10-15 | 2006-09-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Poly-etching method for split gate flash memory cell |
-
2016
- 2016-01-06 CN CN201610006033.6A patent/CN106952813B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102386127A (zh) * | 2010-09-03 | 2012-03-21 | 中芯国际集成电路制造(上海)有限公司 | 制作半导体器件结构的方法 |
| CN103839817A (zh) * | 2012-11-23 | 2014-06-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN106505042A (zh) * | 2015-09-07 | 2017-03-15 | 中芯国际集成电路制造（天津）有限公司 | 半导体器件的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106952813A (zh) | 2017-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8541284B2 (en) | Method of manufacturing string floating gates with air gaps in between | |
| US10475794B1 (en) | Semiconductor device and method for fabricating the same | |
| US9343355B2 (en) | Wiring structures including spacers and an airgap defined thereby, and methods of manufacturing the same | |
| CN105336609B (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| US10439048B2 (en) | Photomask layout, methods of forming fine patterns and method of manufacturing semiconductor devices | |
| US20140042548A1 (en) | Dram structure with buried word lines and fabrication thereof, and ic structure and fabrication thereof | |
| US8669152B2 (en) | Methods of manufacturing semiconductor devices | |
| US10163703B2 (en) | Method for forming self-aligned contact | |
| US9953982B1 (en) | Semiconductor device and method for fabricating the same | |
| US8039344B2 (en) | Methods of forming a capacitor structure and methods of manufacturing a semiconductor device using the same | |
| CN107799470B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN107799471B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN106898575B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| US7323377B1 (en) | Increasing self-aligned contact areas in integrated circuits using a disposable spacer | |
| CN110648916B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN106952813B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN107978564B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN107845637B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN105097517A (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| CN105097516A (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| US10910386B2 (en) | Semiconductor device and method for fabricating the same | |
| CN106935554B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN108807394B (zh) | 半导体器件及其制作方法、电子装置 | |
| CN109087890B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN108735670B (zh) | 一种半导体器件及其制造方法和电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |