CN108807394B - 半导体器件及其制作方法、电子装置 - Google Patents
半导体器件及其制作方法、电子装置 Download PDFInfo
- Publication number
- CN108807394B CN108807394B CN201710312300.7A CN201710312300A CN108807394B CN 108807394 B CN108807394 B CN 108807394B CN 201710312300 A CN201710312300 A CN 201710312300A CN 108807394 B CN108807394 B CN 108807394B
- Authority
- CN
- China
- Prior art keywords
- contact
- region
- word line
- layer
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 123
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 239000010410 layer Substances 0.000 claims abstract description 200
- 239000011229 interlayer Substances 0.000 claims abstract description 80
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 19
- 238000002955 isolation Methods 0.000 claims description 74
- 238000000034 method Methods 0.000 claims description 67
- 239000000758 substrate Substances 0.000 claims description 53
- 239000000463 material Substances 0.000 claims description 44
- 230000008569 process Effects 0.000 claims description 26
- 239000011241 protective layer Substances 0.000 claims description 18
- 230000001681 protective effect Effects 0.000 claims description 15
- 238000011049 filling Methods 0.000 claims description 13
- 238000001039 wet etching Methods 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 9
- 230000007306 turnover Effects 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 230000009467 reduction Effects 0.000 abstract description 4
- 238000005530 etching Methods 0.000 description 20
- 150000004767 nitrides Chemical class 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 125000006850 spacer group Chemical group 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000005240 physical vapour deposition Methods 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- 229910003811 SiGeC Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 description 1
- 239000012861 aquazol Substances 0.000 description 1
- 229920006187 aquazol Polymers 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括制作接触孔时，在字线带状接触区两侧的初始层间介电层中形成保护接触孔，并在去除存储单元器件区中的初始层间介电层时以保护层覆盖所述字线带状接触区，从而避免字线带状接触区中的初始层间介电层被去除。该制作方法可以避免NOR器件接触孔制作中在字线带状接触区出现光刻胶坍塌、控制栅硬掩膜损伤，或者层间介电层在控制栅两层上残余而导致控制栅与源/漏击穿电压降低等问题，提高了器件的性能和良率。该半导体器件和电子装置具有类似的优点。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法、电子装置。
背景技术
随着可携式个人设备的流行，对存储器的需求进一步的增加，对存储器技术的研究成为了信息技术研究的重要方向，为了更好地提高存储密度和数据存储的可靠性，研发重点逐渐主要集中在非挥发性存储器(NVM，non-volatile memory)。NOR(“或非”型电子逻辑门)型快闪存储器能够以随机存取的方式来被读取或者被程式化，并由于其非易失性(non-volatility)、耐久性(durability)以及快速的存取时间而在移动装置中被广泛地使用。
自对准翻转接触适于45nm的NOR器件，图1示出目前一种NOR Flash器件的接触孔布局示意图。如图1所示，NOR型闪存器件包括存储单元器件区(Cell area)和字线带状接触区(Word line strap contact area，简称WL strap CT area，如图1中虚线区域)，存储单元器件区和字线带状接触区被沿Y方向布置隔离结构(STI)划分为多个沿Y 方向的有源区AA。在存储单元器件区形成由多个存储单元组成存储阵列，在字线方向(即X方向)为堆叠栅，栅堆叠两侧沿位线方向 (即Y方向)为源漏区，堆叠栅自下而上依次包括浮栅(floatinggate)、介质层(IPD，Inter-Poly Delectric)和控制栅(contorl gate)，浮栅为存储层，在一条WL上，存储单元沟道之间通过浅沟槽(STI)进行隔离，存储单元的控制栅(CG)连在一起。漏极接触包括位于有源区漏区之上的底部接触和顶部接触。源极接触同样包括位于有源区源区之上的底部接触和顶部接触，其中，底部接触呈长沟槽状，使得每个源线可以形成公共源，从而通过一个顶部接触与互连层连接。在字线带状接触区形成虚拟存储阵列，并在虚拟存储阵列上形成控制栅接触，控制栅接触包括位于控制栅上的底部接触和顶部接触。
漏极接触孔(漏极底部接触)和源极接触沟槽(源极底部接触) 通过自对准翻转刻蚀技术形成，字线带状区域的控制栅之间的空间在翻转刻蚀器件也会被打开并填充氮化硅。然而，由于字线带状(WL Strap)区域在翻转接触刻蚀器件需要打开，因此需要非高准确的光刻套刻精度和关键尺寸，否则较大的关键尺寸会导致光阻坍塌或者不足以保护控制栅的氮化硅硬掩膜层，而较小的关键尺寸和套刻偏移可能引起层间介电层氧化物在控制栅间隙壁一侧残余，并在填充氮化硅移除层介电层氧化物之后形成小的空隙，而钨会填充到该空隙，这导致控制与源/漏击穿电压降低，甚至发生漏电流。
因此，需要提出一种新的半导体器件的制作方法，以至少部分解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提出一种半导体器件的制作方法，可以避免NOR器件接触孔制作中在字线带状接触区出现光刻胶坍塌、控制栅硬掩膜损伤，或者层间介电层在控制栅两侧上残余而导致控制栅与源/漏击穿电压降低等问题，提高了器件的性能和良率。
本发明一方面提供一种半导体器件的制作方法，其包括：提供半导体衬底，所述半导体衬底至少包括存储单元器件区和字线带状接触区，在所述半导体衬底的所述存储单元器件区和所述字线带状接触区中形成堆叠栅和包围所述堆叠栅的初始层间介电层；在所述存储单元器件区的所述初始层间介电层中形成翻转接触孔，在所述字线带状接触区两侧的所述初始层间介电层中形成保护接触孔；在所述翻转接触孔和保护接触孔中填充隔离材料；形成覆盖所述保护接触孔和所述字线带状接触区的保护层；以所述保护层为掩膜去除所述存储单元器件区中的所述初始层间介电层，以形成源区底部接触孔和漏区底部接触孔；以导电材料填充所述源区底部接触孔和所述漏区底部接触孔从而形成源区底部接触和漏区底部接触。
优选地，在所述半导体衬底中形成有隔离结构和被所述隔离结构分隔的有源区，所述翻转接触孔和所述保护接触孔形成在所述隔离结构之上。
优选地，所述保护接触孔沿位线方向排列，并且在所述字线带状接触区两侧的所述隔离结构上均形成有所述保护接触孔。
优选地，所述保护层为光刻胶层。
优选地，以所述保护层为掩膜去除所述存储单元器件区中的所述初始层间介电层时采用湿法刻蚀工艺。
优选地，所述堆叠栅包括依次堆叠设置的浮栅、隔离层、控制栅和控制栅硬掩膜层；
所述存储单元器件区和所述字线带状接触区中位于同一字线方向上的所述控制栅彼此连接在一起。
优选地，形成所述源区底部接触和所述漏区底部接触之后还包括：去除所述保护层；形成第一层间介电层；在所述第一层间介电层中形成位于所述存储单元器件区的漏区顶部接触孔、源区顶部接触孔和位于所述字线带状接触区的栅极顶部接触孔；在所述字线带状接触区的所述控制栅硬掩膜层中形成开口；以导电材料填充所述漏区顶部接触孔、所述源区顶部接触孔和所述栅极顶部接触孔以及所述开口，从而形成漏区顶部接触、源区顶部接触和栅极接触。
根据本发明的半导体器件的制作方法，在形成翻转接触孔时，在字线带状接触区的两侧形成保护接触孔，并且当去除存储单元器件区中的初始层间介电层时在字线带状接触区上形成保护层，通过该保护层和保护接触孔可以使字线带状接触区中的初始层间介电层不会在去除储单元器件区中的初始层间介电层的过程中被去除，从而可以避免在字线带状接触区也形成翻转接触孔所造成的各种问题，因此便避免了NOR器件接触孔制作中在字线带状接触区出现光刻胶坍塌、控制栅硬掩膜损伤，或者层间介电层在控制栅两侧上残余而导致控制栅与源/漏击穿电压降低等问题，提高了器件的性能和良率。即，根据本发明的半导体器件的制作方法在进行翻转刻蚀时不在字线带状接触区形成翻转接触孔，并且通过在字线带状接触区两侧形成保护接触孔以及在字线带状接触区上形成保护层来避免字线带状接触区的初始层间介电层在形成源漏底部接触孔时被去除，从而克服了前述各种问题。
本发明另一方面提供一种采用上述方法制作的半导体器件，该半导体器件包括：半导体衬底，所述半导体衬底至少包括存储单元器件区和字线带状接触区，在所述半导体衬底上形成有堆叠栅和包围所述堆叠栅的初始层间介电层；在所述存储单元器件区的所述初始层间介电层中形成有翻转接触孔，在所述字线带状接触区两侧形成有保护接触孔，所述翻转接触孔和保护接触孔中填充有隔离材料；在所述半导体衬底上在所述存储单元器件区中形成有源区底部接触和漏区底部接触。
优选地，在所述半导体衬底中形成有隔离结构和被所述隔离结构分隔的有源区，所述翻转接触孔和所述保护接触孔形成在所述隔离结构之上。
优选地，所述保护接触孔沿位线方向排列，并且在所述字线带状接触区两侧的隔离结构上均形成有所述保护接触孔。
本发明提出的半导体器件由于可以避免接触孔制作中在字线带状接触区出现光刻胶坍塌、控制栅硬掩膜损伤，或者层间介电层在控制栅两侧上残余而导致控制栅与源/漏击穿电压降低等问题，因此器件的性能和良率得到提高。
本发明再一方面提供一种电子装置，其包括如上所述的半导体器件以及与所述半导体器件相连接的电子组件。
本发明提出的电子装置，由于具有上述半导体器件，因而具有类似的优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出目前一种NOR Flash器件的示意性版图；
图2示出了根据本发明一实施方式的半导体器件的制作方法的步骤流程图；
图3示出了根据本发明一实施方式的半导体器件的示意性版图；
图4A～图16A示出了根据本发明一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的沿有源区方向(例如图3 中Y1方向)的剖面示意图；
图4B～图16B示出了根据本发明一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的沿隔离结构方向(例如图 3中Y2方向)的剖面示意图；
图4C～图16C示出了根据本发明一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的沿字线带状区方向(例如图3中Y3方向)的剖面示意图；
图4D～图16D示出了根据本发明一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的保护接触孔方向(例如图 3中Y4方向)的剖面示意图；
图17示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
如前所述，在制作NOR源漏接触时采用翻转接触接触刻蚀技术容易在字线带状接触区出现各种问题，本发明针对这种情况，提出一种半导体器件的制作方法，其可以克服前述问题，提高器件性能和良率。
如图2所示，该制作方法包括：步骤200，提供半导体衬底，所述半导体衬底至少包括存储单元器件区和字线带状接触区，在所述半导体衬底的所述存储单元器件区和所述字线带状接触区中形成堆叠栅和包围所述堆叠栅的初始层间介电层；步骤201，在所述存储单元器件区的所述初始层间介电层中形成翻转接触孔，在所述字线带状接触区两侧的所述初始层间介电层中形成保护接触孔；步骤202，在所述翻转接触孔和保护接触孔中填充隔离材料；步骤203，形成覆盖所述保护接触孔和所述字线带状接触区的保护层；步骤204，以所述保护层为掩膜去除所述存储单元器件区中的所述初始层间介电层，以形成源区底部接触孔和漏区底部接触孔；步骤205，以导电材料填充所述源区底部接触孔和漏区底部接触孔从而形成源区底部接触和漏区底部接触。
根据本发明的半导体器件的制作方法，在形成翻转接触孔时，在字线带状接触区的两侧形成保护接触孔，并且当去除存储单元器件区中的初始层间介电层时在字线带状接触区上形成保护层，通过该保护层和保护接触孔可以使字线带状接触区中的初始层间介电层不会在去除存储单元器件区中的初始层间介电层的过程中被去除，从而可以避免在字线带状接触区也形成翻转接触孔所造成的各种问题，因此便避免了NOR器件接触孔制作中在字线带状接触区出现光刻胶坍塌、控制栅硬掩膜损伤，或者层间介电层在控制栅两侧上残余而导致控制栅与源/漏击穿电压降低等问题，提高了器件的性能和良率。即，根据本发明的半导体器件的制作方法在进行翻转刻蚀时不在字线带状接触区形成翻转接触孔，并且通过在字线带状接触区两侧形成保护接触孔以及在字线带状接触区上形成保护层来避免字线带状接触区的初始层间介电层在形成源漏底部接触孔时被去除，从而克服了前述各种问题。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面将参照图3，图4A～图16A，图4B～图16B，图4C～图16C 以及图4D～图16D对本发明一实施方式的半导体器件的制作方法做详细描述。其中，图3示出了根据本发明一实施方式的半导体器件的示意性版图；图4A～图16A示出了根据本发明一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的沿有源区方向 (例如图3中Y1方向)的剖面示意图；图4B～图16B示出了根据本发明一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的沿隔离结构方向(例如图3中Y2方向)的剖面示意图；图4C～图16C示出了根据本发明一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的沿字线带状区方向(例如图3 中Y3方向)的剖面示意图；图4D～图16D示出了根据本发明一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的保护接触孔方向(例如图3中Y4方向)的剖面示意图。
在本实施例中，以制作NOR存储器的源漏接触和栅极接触为例来具体说明本发明提出的半导体器件的制作方法。请参考上述附图，本实施例的半导体器件的制作方法包括下述步骤：
首先，提供半导体衬底400，所述半导体衬底400至少包括存储单元器件区(Cellarea)和字线带状接触区(Word line strap contact area，简称WL strap)，在所述存储单元器件区和字线带状接触区的半导体衬底中形成隔离结构401以及被所述隔离结构401分隔的有源区 (active area，简称AA)，在所述存储单元器件区和字线带状接触区的有源区上形成堆叠栅，所述堆叠栅包括依次堆叠设置的隧穿氧化层 402、浮栅403、隔离层404、控制栅405和控制栅硬掩膜层406，每个堆叠栅结构形成一个存储单元，并且沿字线方向(例如图3中 WL0～WL5)方向位于同一直线上(即位于同一字线上)的控制栅 405和控制栅硬掩膜层406彼此连接在一起，所述存储单元的源区和漏区形成在所述堆叠栅的两侧，且在一条字线上存储单元沟道之间通过浅隔离结构进行隔离。在所述堆叠栅的侧壁上形成间隙壁407，在所述半导体衬底400上形成覆盖所述半导体衬底400表面和所述堆叠栅侧壁和顶部的翻转接触刻蚀停止层408。在所述半导体衬底400上形成包围所述堆叠栅的初始层间介电层409，所形成的结构图4A～图 4D所示。
其中，半导体衬底400可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底400上可以形成有器件，例如NMOS和/或PMOS等。同样，半导体衬底400中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。作为示例，在本实施例中，半导体衬底400的构成材料选用单晶硅。
半导体衬底400中的隔离结构401，可以为浅沟槽隔离(STI) 结构或者局部氧化硅(LOCOS)隔离结构，其可以通过本领域常用的方法形成，以定义并分隔有源区。作为示例，在隔离结构401采用浅沟槽隔离(STI)结构，且在存储单元器件区和字线带状接触区，隔离结构401呈矩形状沿Y方向延伸，沿X方向间隔布置，从而形成多个沿Y方向延伸的有源区AA。
隧穿氧化层402示例性地为氧化硅层，其可以通过诸如热氧化法、PVD(物理气相沉积)、CVD(化学气相沉积)、ALD(原子层沉积)等方法形成。浮栅403示例性地采用例如多晶硅等半导体材料，并通过选择分子束外延(MBE)、金属有机化学气相沉积(MOCVD)、低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长 (SEG)中的一种形成。隔离层404比如为氧化物、氮化物等介电材料，优选地，在本实施例中，隔离层404采用ONO结构(即，氧化物- 氮化物-氧化物)，这样既具有良好的界面性能，也具有良好的介电性能和合适的厚度。控制栅405示例性地采用例如多晶硅等半导体材料，并通过选择分子束外延(MBE)、金属有机化学气相沉积 (MOCVD)、低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种形成。控制栅硬掩膜层406可以采用各种合适的掩膜材料，例如氧化物、氮化物、氮氧化物等。示例性地，在本实施例中，控制栅硬掩膜层406采用氮化物，示例性地为氮化硅，可以通过诸如PVD(物理气相沉积)、CVD(化学气相沉积)、ALD (原子层沉积)等方法形成。
堆叠可以采用本领域常用的方法形成，例如，首先在存储单元器件区和字线带状接触区上形成隧穿氧化层、浮栅材料层，然后通过光刻刻蚀工艺图形化浮栅材料层或隧穿氧化层和浮栅材料层，以去除浮栅材料层位于隔离结构之上的部分，保留位于有源区之上的部分，即形成与有源区AA形状一致的带状浮栅层。然后形成覆盖所述浮栅材料层和半导体衬底的隔离层、控制栅材料层以及控制栅硬掩膜层，并按如图3所示的布图图形化控制栅硬掩膜层，再以控制栅硬掩膜层为掩膜刻蚀隔离层和控制栅材料层，从而形成沿X方向(即字线方向) 延伸的控制栅，从而在所述存储单元器件区和字线带状接触区上分别形成堆叠栅，其中所述存储单元器件区的堆叠栅用作存储阵列用于数据存储，所述字线带状接触区的堆叠栅用于在其上形成控制栅接触，从而为存储单元器件区的存储阵列的控制栅提供输入信号，并降低存储单元器件区接触密度，降低制作难度，提高良率。
间隙壁407可以采用各种合适的材料，例如氧化物、氮化物或氮氧化物等。示例性地在本实施例中，间隙壁407包括第一间隙壁4070、第二间隙壁4071和第三间隙壁4072，第一间隙壁4070、第二间隙壁 4071和第三间隙壁4072分别采用氧化物、氮化物和氧化物，其可以通过合适的方法沉积和刻蚀形成。
翻转接触刻蚀停止层408可以采用各种合适的停止层材料，用作翻转接触刻蚀时的停止层。示例性地，在本实施例中，翻转接触刻蚀停止层408采用氮化硅，其可以通过炉管工艺、PVD、CVD和ALD 等方法形成。
初始层间介电层409采用各种合适的介电材料，例如USG(未掺杂硅玻璃)、PSG(掺磷硅玻璃)、BSG(掺硼硅玻璃)、BPSG(硼磷硅玻璃)或其他合适的氧化物、氮化物等。初始层间介电层409可以通过PVD、CVD、ALD或旋涂法形成。
可以理解的是，在形成初始层间介电层409之后，还包括平坦化步骤，例如通过CMP(化学机械抛光)或机械研磨等平坦化步骤去除所述初始层间介电层409高于所述堆叠栅的部分，以使所述初始层间介电层409和所述堆叠栅高度一致。
接着，在所述初始层间介电层409上形成盖层410，所形成的结构图5A～图5D。
盖层410可以采用合适的材料和工艺形成，以提高初始层间介电层表面的均匀度或平整度，利于后续光刻工艺的完成。示例性地，在本实施例中，盖层410采用PEOX，即通过等离子增强化学气相沉积工艺形成的氧化物。
接着，进行翻转刻蚀，以在所述存储单元器件区的所述初始层间介电层中形成翻转接触孔411A，并在所述字线带状接触区两侧形成保护接触孔411B，所形成的结构如图6A～图6D所示。
翻转刻蚀可以采用本领域常用的方法，示例性地，例如首先在所述盖层410上形成图形化的光刻胶层，该图形化的光刻胶层的图案与图3中翻转接触孔和保护接触孔的图案一致，然后以该图形化的光刻胶层的图案为掩膜通过合适的干法刻蚀工艺，例如通过CFx等离子体刻蚀刻蚀所述盖层410和初始介电层(ILD0)409，并停止在所述翻转刻蚀停止层408上，从而在所述存储单元器件区的所述初始层间介电层409中形成翻转接触孔411A，并在所述字线带状接触区两侧形成保护接触孔411B。
翻转接触孔411A和保护接触孔411B的布图如图3所示，翻转接触孔411A和保护接触孔411B均位于隔离结构之上，并且翻转接触孔411A位于字线方向(即X方向)漏极所在直线的隔离结构上，保护接触孔411B位于字线带状接触区两侧的隔离结构之上，并且在字线带状接触区两侧的隔离结构均形成有保护接触孔411B，如图3 所示，保护接触孔411B沿位线方向(即Y方向)布置，并在字线带状接触区每侧均形成有一列保护接触孔411B。
接着，用于隔离材料412填充所述翻转接触孔411A和保护接触孔411B，所形成的结构如图7A～图7D所示。
隔离材料412采用与初始层间介电层409具有刻蚀选择性的材料，例如隔离材料412与初始层间介电层409的刻蚀选择比小于1:50，以便后续进行湿法刻蚀去除初始层间介电层409时，不会去除隔离材料412。示例性地，在本实施例中，隔离材料采用氮化硅。
接着，执行回蚀刻，以去除隔离材料412高于盖层410的部分，所形成的结构如图8A～图8D。
具体地，采用合适干法或湿法刻蚀工艺进行回蚀刻，并停止在盖层410上，从而去除隔离材料412高于盖层410的部分。示例性地，在本实施例中采用湿法刻蚀工艺，例如合适浓度的磷酸，来执行所述回蚀刻。
接着，执行平坦化操作，以去除隔离材料412高于堆叠栅的部分，并形成覆盖所述保护接触孔和字线带状接触区的保护层413，所形成的结构如图9A～图9D所示。
示例性地，通过诸如CMP(化学机械抛光)或机械研磨等平坦化方法对所述隔离材料412和盖层410执行平坦化，以去除隔离材料 412高于堆叠栅的部分，并去除盖层410。在此为了便于表示和区分，我们将填充有隔离材料的翻转接触孔表示为412A，填充有隔离材料的保护接触孔表示为412B。
保护层413可以采用各种合适的材料，用于在后续去除存储单元器件区中的初始层间介电层409时保护字线带状接触区中的初始层间介电层409使其不被去除。示例性地，在本实施例中，保护层413 采用光阻材料，其可以通过光刻工艺形成。
接着，以所述保护层413为掩膜去除所述存储单元器件区中的所述初始层间介电层409，以形成源区底部接触孔414A和漏区底部接触孔414B，所形成的结构如图10A～图10D所示。
以所述保护层413采用合适的湿法刻蚀工艺，例如合适浓度的氢氟酸刻蚀所述存储单元器件区中的所述初始层间介电层409，从而去除存储单元器件区中的所述初始层间介电层409。由于隔离材料412 位于不用于形成源漏区接触的位置，因此，去除存储单元器件区中的初始层间介电层409所形成空隙则位于用于源漏区底部接触孔的位置。在本实施例中，源区底部接触孔414A呈垂直长沟槽状，漏区底部接触孔414B呈垂直孔状。
可以理解的是，如果所述半导体衬底除了存储单元器件区和字线带状接触区以外还包括其他区域，例如逻辑区或外围电路区，而这些区域不需要通过翻转刻蚀形成接触孔则在本步骤还包括在这些区域上形成光刻胶层，以遮蔽这些区域步骤。
还可以理解的是，由于字线带状接触区两侧的保护接触孔中填充有隔离材料氮化硅，并且字线带状接触区上形成有保护层413，因此，字线带状接触区中初始层间介电层409则被保护层接触孔412B和保护层413所包围，这样在本步骤中进行湿法刻蚀时，字线带状接触区中的初始层间介电层409则不会被去除，从而避免出现前述各种由于去除字线带状接触区中的初始层间介电层409所带来的各种问题。
此外，当完成湿法刻蚀之后，还包括去除所述保护层413的步骤，例如通过合适溶剂或灰化(Ash)方法去除作为保护层413的光阻材料。
接着，去除半导体衬底400表面的翻转刻蚀停止层408，以露出半导体衬底400的表面，所形成的结构如图11A～图11D所示。
示例性地，通过合适干法刻蚀或离子轰击等方法去除半导体衬底 400表面的翻转刻蚀停止层408，以露出半导体衬底400的表面，以便后续形成源漏底部接触。在附图中，该步骤之后剩余的翻转刻蚀停止层表示为408A。
接着，以导电材料填充所述源区底部接触孔414A和漏区底部接触孔414B，以形成源区底部接触415A和漏区底部接触415B，所形成的结构如图12A～图12D所示。
具体地，所述源区底部接触孔414A和漏区底部接触孔414B，以形成源区底部接触415A和漏区底部接触415B。示例性地，所述导电材料为钨(W)，其填充过程例如为：首先形成粘附层，然后在粘附层之上通过诸如CVD等工艺沉积金属钨，最后执行平坦化操作去除高于控制栅硬掩膜层406的部分。
接着，形成第一层间介电层，所形成的结构如图13A～图13D所示。
形成第一层间介电层可以采用各种合适的材料，例如各种氧化物、氮化物，低K或超低K材料。示例性地，在本实施例中第一层间介电层包括第一氧化层416，氮化层417和第二氧化层418。第一氧化层416，氮化层417和第二氧化层418可以通过热氧化法、炉管工艺、PVD、CVD、ALD等工艺中一种或几种形成。第一氧化层416 用作平坦层，其用于提高表面均匀度，例如采用诸如旋涂法、PECVD 等覆盖性好的工艺制作，氮化层417用作顶部接触刻蚀的停止层，第二氧化层418用作层间电介质。
接着，在所述第一层间介电层中形成位于所述存储单元器件区的漏区顶部接触孔419和源区顶部接触孔，以及位于字线带状接触区的栅极顶部接触孔420，所形成的结构如图14A～图14D所示。
示例性地，漏区顶部接触孔419和源区顶部接触孔以及栅极顶部接触孔420的形成过程例如为：
首先在第一层间介电层上形成图形的光刻胶层，该图形化的光刻胶层定义漏区顶部接触孔419和源区顶部接触孔以及栅极顶部接触孔420的形状和位置，漏区顶部接触孔419和源区顶部接触孔以及栅极顶部接触孔420的形状和位置参考图1中所示的漏极接触、源极接触和字线接触。可以理解的是，在图14A～图14B所示的剖面不处于源区顶部接触孔所在位置，因此图中未示出源区顶部接触孔。
然后，以该图形化的光刻胶层为掩膜刻蚀第二氧化层418，并停止在氮化层417上。所述刻蚀可以为各种合适的湿法或干法刻蚀工艺，湿法刻蚀包括诸如氢氟酸、磷酸的湿法刻蚀工艺，干法刻蚀包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。示例性地，在本实施中，采用干法刻蚀工艺执行所述蚀刻，且作为示例，在本实施例中，所述蚀刻为干法蚀刻，所述干法蚀刻的工艺参数包括：蚀刻气体包含CF4、CHF3等气体。
然后，继续以合适的湿法或干法刻蚀工艺刻蚀氮化层417和第一氧化层416，以形成漏区顶部接触孔419和源区顶部接触孔以及栅极顶部接触孔420，其中漏区顶部接触孔419与漏区底部接触415B连通，源区顶部接触孔与源区底部接触415A连通，栅极顶部接触孔420 与字线带状接触区中控制栅所在位置对应。
接着，在所述字线带状区的控制栅硬掩膜层406中形成开口，以露出字线带状接触区的控制栅405，从而形成栅极接触孔420A，所形成的结构如图15A～图15D所示。
具体地，以所述第一层间介电层为掩膜通过合适的湿法或干法刻蚀工艺，刻蚀所述字线带状区的控制栅硬掩膜层406，以在所述字线带状区的控制栅硬掩膜层406中形成开口，该开口露出字线带状接触区的控制栅405，并与栅极顶部接触孔420连通，共同构成栅极接触孔420A。
接着，以导电材料填充所述漏区顶部接触孔419和源区顶部接触孔，以及栅极接触孔420A，从而形成漏区顶部接触421和源区顶部接触，以及栅极接触422。
示例性地，示例性地，所述导电材料为钨(W)，其填充过程例如为：首先形成粘附层，然后在粘附层之上通过诸如CVD等工艺沉积金属钨，最后执行平坦化操作去除高于第一层间介电层的部分。
至此，完成了根据本发明实施例的方法实施的工艺步骤，可以理解的是，本实施例半导体器件制作方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，例如LDD注入、源漏注入等步骤。
根据本实施例的半导体器件的制作方法，在进行翻转刻蚀时不在字线带状接触区形成翻转接触孔，并且在形成存储单元器件区中的翻转接触孔时在字线带状接触区两侧形成保护接触孔，并且在去除存储单元器件区中的初始层间介电层时，在字线带状接触区上形成保护层，这样使得字线带状接触区中的初始层间介电层不会在去除储单元器件区中的初始层间介电层的过程中被去除，从而可以避免在字线带状接触区也形成翻转接触孔，以及去除字线带状接触区中的初始层间介电层所造成的各种问题，因此便避免了NOR器件接触孔制作中在字线带状接触区出现光刻胶坍塌、控制栅硬掩膜损伤，或者层间介电层在控制栅两侧上残余而导致控制栅与源/漏击穿电压降低等问题，提高了器件的性能和良率。
实施例二
本发明还提供一种采用上述方法制作的半导体器件，如图3，以及图16A～图16D所示，该半导体器件包括：半导体衬底400，所述半导体衬底400至少包括存储单元器件区和字线带状接触区，在所述半导体衬底上形成有堆叠栅，所述堆叠栅包括依次堆叠设置的隧穿氧化层402、浮栅403、隔离层404、控制栅405和控制栅硬掩膜层406，在所述堆叠栅的侧壁上形成有间隙壁407，在所述半导体衬底上形成有包围所述堆叠栅的初始层间介电层409；在所述存储单元器件区的所述初始层间介电层409中形成翻转接触孔，在所述字线带状接触区两侧形成保护接触孔，所述翻转接触孔和保护接触孔中填充有隔离材料412(即412A和412B)；在所述半导体衬底400上在所述存储单元器件区中形成有源区底部接触415A和漏区底部接触415B；在所述初始层间介电层上形成有第一层间介电层中，在所述第一层间介电层中形成有漏区顶部接触421和源区顶部接触，以及栅极接触422。
进一步地，在所述半导体衬底400中形成有隔离结构401和被所述隔离结构分隔的有源区，所述翻转接触孔和所述保护接触孔形成在所述隔离结构401之上。
进一步地，所述保护接触孔沿位线方向排列，并且在所述字线带状接触区两侧的隔离结构上均形成有所述保护接触孔。
本实施例的半导体器件由于可以避免接触孔制作中在字线带状接触区出现光刻胶坍塌、控制栅硬掩膜损伤，或者层间介电层在控制栅两侧上残余而导致控制栅与源/漏击穿电压降低等问题，因此器件的性能和良率得到提高。
实施例三
本发明的再一个实施例提供一种电子装置，包括半导体器件以及与所述半导体器件相连的电子组件。其中，该半导体器件包括：半导体衬底，所述半导体衬底至少包括存储单元器件区和字线带状接触区，在所述半导体衬底上形成有堆叠栅和包围所述堆叠栅的初始层间介电层；在所述存储单元器件区的所述初始层间介电层中形成翻转接触孔，在所述字线带状接触区两侧形成保护接触孔，所述翻转接触孔和保护接触孔中填充有隔离材料；在所述半导体衬底上在所述存储单元器件区中形成有源区底部接触和漏区底部接触。
其中，半导体衬底可以是以下所提到的材料中的至少一种：Si、 Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以形成有器件，例如NMOS和/或PMOS等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。此外，在半导体衬底中还可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。作为示例，在本实施例中，半导体衬底的构成材料选用单晶硅。
进一步地，在所述半导体衬底中形成有隔离结构和被所述隔离结构分隔的有源区，所述翻转接触孔和所述保护接触孔形成在所述隔离结构之上。隔离结构可以为浅沟槽隔离(STI)结构或者局部氧化硅 (LOCOS)隔离结构，其可以通过本领域常用的方法形成，以定义并分隔有源区。作为示例，在隔离结构采用浅沟槽隔离(STI)结构。
进一步地，堆叠栅包括依次层叠设置的隧穿氧化层、浮栅、隔离层、控制栅和硬掩膜层。
进一步地，所述保护接触孔沿位线方向排列，并且在所述字线带状接触区两侧的隔离结构上均形成有所述保护接触孔。
其中，该电子组件，可以为分立器件、集成电路等任何电子组件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。
其中，图17示出手机的示例。手机500的外部设置有包括在外壳501中的显示部分502、操作按钮503、外部连接端口504、扬声器505、话筒506等。
本发明实施例的电子装置，由于所包含的半导体器件具有布图简化、成本较低的优点。因此该电子装置同样具有类似的优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (9)
1.一种半导体器件的制作方法，其特征在于，包括下述步骤：
提供半导体衬底，所述半导体衬底至少包括存储单元器件区和字线带状接触区，在所述半导体衬底的所述存储单元器件区和所述字线带状接触区中形成堆叠栅和包围所述堆叠栅的初始层间介电层；
在所述存储单元器件区的所述初始层间介电层中形成翻转接触孔，在所述字线带状接触区两侧的所述初始层间介电层中形成保护接触孔；
在所述翻转接触孔和保护接触孔中填充隔离材料；
形成覆盖所述保护接触孔和所述字线带状接触区的保护层；
以所述保护层为掩膜去除所述存储单元器件区中的所述初始层间介电层，以形成源区底部接触孔和漏区底部接触孔；
以导电材料填充所述源区底部接触孔和所述漏区底部接触孔从而形成源区底部接触和漏区底部接触。
2.根据权利要求1所述的半导体器件的制作方法，其特征在于，在所述半导体衬底中形成有隔离结构和被所述隔离结构分隔的有源区，所述翻转接触孔和所述保护接触孔形成在所述隔离结构之上。
3.根据权利要求2所述的半导体器件的制作方法，其特征在于，所述保护接触孔沿位线方向排列，并且在所述字线带状接触区两侧的所述隔离结构上均形成有所述保护接触孔。
4.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述保护层为光刻胶层。
5.根据权利要求1所述的半导体器件的制作方法，其特征在于，以所述保护层为掩膜去除所述存储单元器件区中的所述初始层间介电层时采用湿法刻蚀工艺。
6.根据权利要求1-5之一所述的半导体器件的制作方法，其特征在于，所述堆叠栅包括依次堆叠设置的浮栅、隔离层、控制栅和控制栅硬掩膜层；
所述存储单元器件区和所述字线带状接触区中位于同一字线方向上的所述控制栅彼此连接在一起。
7.根据权利要求6所述的半导体器件的制作方法，其特征在于，形成所述源区底部接触和所述漏区底部接触之后还包括：
去除所述保护层；
形成第一层间介电层；
在所述第一层间介电层中形成位于所述存储单元器件区的漏区顶部接触孔、源区顶部接触孔和位于所述字线带状接触区的栅极顶部接触孔；
在所述字线带状接触区的所述控制栅硬掩膜层中形成开口；
以导电材料填充所述漏区顶部接触孔、所述源区顶部接触孔和所述栅极顶部接触孔以及所述开口，从而形成漏区顶部接触、源区顶部接触和栅极接触。
8.一种采用如权利要求1-7中任意一项所述的制作方法制作的半导体器件，其特征在于，包括：
半导体衬底，所述半导体衬底至少包括存储单元器件区和字线带状接触区，在所述半导体衬底上形成有堆叠栅和包围所述堆叠栅的初始层间介电层；
在所述存储单元器件区的所述初始层间介电层中形成有翻转接触孔，在所述字线带状接触区两侧形成有保护接触孔，所述翻转接触孔和保护接触孔中填充有隔离材料；
在所述半导体衬底上在所述存储单元器件区中形成有源区底部接触和漏区底部接触。
9.一种电子装置，其特征在于，包括如权利要求8所述的半导体器件以及与所述半导体器件相连接的电子组件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710312300.7A CN108807394B (zh) | 2017-05-05 | 2017-05-05 | 半导体器件及其制作方法、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710312300.7A CN108807394B (zh) | 2017-05-05 | 2017-05-05 | 半导体器件及其制作方法、电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108807394A CN108807394A (zh) | 2018-11-13 |
| CN108807394B true CN108807394B (zh) | 2020-11-27 |
Family
ID=64054699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710312300.7A Active CN108807394B (zh) | 2017-05-05 | 2017-05-05 | 半导体器件及其制作方法、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108807394B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111446236B (zh) * | 2019-01-16 | 2023-08-08 | 中芯国际集成电路制造(上海)有限公司 | 带状单元版图及存储器版图、带状单元结构及存储器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101183672A (zh) * | 2006-10-26 | 2008-05-21 | 三星电子株式会社 | 存储器件及其制造方法 |
| US20080277713A1 (en) * | 2007-04-27 | 2008-11-13 | Hideaki Maekawa | Semiconductor memory device and method of fabricating the same |
| CN106158745A (zh) * | 2015-03-23 | 2016-11-23 | 华邦电子股份有限公司 | 同时制作晶胞区与周围区的半导体元件的方法 |
-
2017
- 2017-05-05 CN CN201710312300.7A patent/CN108807394B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101183672A (zh) * | 2006-10-26 | 2008-05-21 | 三星电子株式会社 | 存储器件及其制造方法 |
| US20080277713A1 (en) * | 2007-04-27 | 2008-11-13 | Hideaki Maekawa | Semiconductor memory device and method of fabricating the same |
| CN106158745A (zh) * | 2015-03-23 | 2016-11-23 | 华邦电子股份有限公司 | 同时制作晶胞区与周围区的半导体元件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108807394A (zh) | 2018-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11856776B2 (en) | Structure of 3D NAND memory device and method of forming the same | |
| KR101571944B1 (ko) | 전하 저장 장치, 시스템 및 방법 | |
| CN108807401B (zh) | 一种半导体器件及其制造方法 | |
| KR20160115018A (ko) | 집적회로 장치 및 이의 제조 방법 | |
| US20070122970A1 (en) | Methods of fabricating memory devices with memory cell transistors having gate sidewall spacers with different dielectric properties | |
| US10026741B2 (en) | Logic-compatible memory cell manufacturing method and structure thereof | |
| CN109994478B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN107706095B (zh) | 自对准双重构图方法、半导体器件及其制作方法、电子装置 | |
| US9741868B2 (en) | Self-aligned split gate flash memory | |
| CN107437549B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN113437079A (zh) | 存储器器件及其制造方法 | |
| CN109994486B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| US20090026525A1 (en) | Memory and method for fabricating the same | |
| US20110032763A1 (en) | Semiconductor devices including first and second bit lines | |
| US9450057B2 (en) | Split gate cells for embedded flash memory | |
| US20240172434A1 (en) | Semiconductor device having stacks aside stacked gate structure and manufacturing method thereof | |
| US9391085B2 (en) | Self-aligned split gate flash memory having liner-separated spacers above the memory gate | |
| CN107845637B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN108807394B (zh) | 半导体器件及其制作方法、电子装置 | |
| CN108346663B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN106972020B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN107546228B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN108649030B (zh) | 半导体器件及其制作方法、电子装置 | |
| CN108074932B (zh) | 半导体器件及其制作方法、电子装置 | |
| US10014301B2 (en) | Semiconductor constructions |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |