CN101123208A - 接触孔形成方法 - Google Patents

接触孔形成方法 Download PDF

Info

Publication number
CN101123208A
CN101123208A CNA2006100299061A CN200610029906A CN101123208A CN 101123208 A CN101123208 A CN 101123208A CN A2006100299061 A CNA2006100299061 A CN A2006100299061A CN 200610029906 A CN200610029906 A CN 200610029906A CN 101123208 A CN101123208 A CN 101123208A
Authority
CN
China
Prior art keywords
layer
contact hole
etching
additional agents
formation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100299061A
Other languages
English (en)
Other versions
CN100483673C (zh
Inventor
宋伟基
朱旋
陈昱升
何德飚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2006100299061A priority Critical patent/CN100483673C/zh
Publication of CN101123208A publication Critical patent/CN101123208A/zh
Application granted granted Critical
Publication of CN100483673C publication Critical patent/CN100483673C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

公开了一种接触孔形成方法,包括步骤:提供一形成了多个栅极的衬底,所述栅极的侧壁上具有侧壁层;在所述栅极之间形成源/漏极掺杂区;在所述衬底上沉积附加介质层;图形化后刻蚀所述附加介质层;在所述附加介质层上沉积刻蚀停止层;在所述刻蚀停止层上沉积层间介质层;图形化所述层间介质层,并刻蚀形成接触孔。本发明改善了不同种类的接触孔的刻蚀速率不同而导致的刻蚀结果不一致的问题,提高了产品的成品率及器件的可靠性。

Description

接触孔形成方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种接触孔形成方法。
背景技术
半导体集成电路芯片的工艺制作利用批量处理技术,在同一硅衬底上形成大量各种类型的复杂器件,并将其互相连接以具有完整的电子功能。随着超大规模集成电路的迅速发展,芯片的集成度越来越高,元器件的尺寸越来越小,因器件的高密度、小尺寸引发的各种效应对半导体工艺制作结果的影响也日益突出。
以刻蚀形成接触孔的工艺制作为例,在同一衬底上制作接触孔,因具体功能不同,各接触孔的大小、形状及分布密度可能会不同,经过刻蚀工艺后形成的接触孔的结果就可能会不相同。对于尺寸较小的接触孔部分,因刻蚀尺寸效应(SDE,size-dependent etching),其刻蚀的速率会相对较低;对于尺寸相同,但密集度较大的接触孔,因微负载效应(ML,microloading effect),其刻蚀速率同样也会相对较低。故而,在刻蚀完成后,虽然在是相同的刻蚀条件下进行蚀,所需刻蚀的材料也完全相同,尺寸不同或密集度不同的接触孔的最终刻蚀深度却不尽相同,这就可能导致同一衬底上的接触孔有的已经过刻蚀,而有的还没有达到预计的刻蚀深度,造成器件性能发生漂移甚至损坏。
图1A至1D为现有的接触孔形成方法的示意图。其中,图1A为形成源/漏极掺杂区后的器件剖面示意图。如图1A所示,在硅衬底101上沉积厚度在10到200之间的栅氧化硅层103(Gate Oxide),并在各器件间形成隔离沟槽102;然后沉积多晶硅,刻蚀形成栅极104;接着在衬底表面沉积一层厚度为250左右的氧化硅层,再沉积一层厚度在600左右的氮化硅层,然后利用各向异性刻蚀对氮化硅层和氧化硅层进行刻蚀去除,而最后留在各栅极侧壁上的氧化硅与氮化硅层就形成了栅极侧壁层,该侧壁层内侧为与多晶硅栅极接触较好的氧化硅层105,外侧为较为致密的氮化硅层106,以实现对多晶硅栅极的良好保护。接下来,以栅极结构和侧壁层为掩膜,在衬底上以离子注入的方式在栅极之间形成了源/漏极掺杂区107和108;然后可以利用侧壁层为掩膜,在各个栅极的顶部及源、漏极区域形成自行对准的金属硅化物层(本图中未示出),以进一步改善其接触电特性。
图1B为形成刻蚀停止层后的器件剖面示意图。如图1B所示,在硅片表面覆盖一层刻蚀停止层110,该层一般采用氮化硅材料,其与后面形成的层间介质层氧化硅相比,具有低得多的刻蚀速率,可以起到刻蚀停止层的作用,以防止过刻蚀的发生,保护硅片表面不受到伤害。
图1C为沉积层间介质层后的器件剖面示意图。如图1C所示,在硅片表面再覆盖一层层间介质层120,一般为氧化硅层,该层既可以在电学上隔离器件和互连金属层,又可以在物理上将器件与可移动粒子等杂质源隔离开。在形成层间介质层后,一般需进行化学机械研磨,使之平坦化。
图1D为刻蚀形成接触孔后的器件剖面示意图。利用光刻及刻蚀技术在硅片的对应位置处形成接触孔。如图1D所示,在同一芯片上要形成的接触孔也不相同,图中形成了三种类型的接触孔:栅极接触孔140、源/漏极接触孔150和联接栅源极(或漏极)的接触孔130。由图中可以看到,对于第三种接触孔,很明显尺寸大得多,其刻蚀速率要高于前两者,结果在相同的刻蚀条件和刻蚀时间下,其刻蚀去除的材料较多,导致在其余两种接触孔刻蚀到位时,第三种接触孔的刻蚀停止层已无法给予足够的保护,如图中所示,刻蚀时不仅接触孔内的介质层被去除了,本应保留的栅极侧壁层也被刻蚀了,没有了侧壁层的保护,栅极下方的沟道很容易受到损伤,造成器件性能漂移。
申请号为03106764.6的中国专利,公开了一种防止刻蚀停止层被过度刻蚀的方法。该方法为了解决刻蚀形成接触孔时刻蚀停止层不能起到应起的保护作用,而出现的接触孔被侵蚀的问题,在层间介质层与刻蚀停止层间增加了一层保护介质层,提高了接触孔的形成质量。但是该方法没有考虑到同一芯片上不同类型接触孔在刻蚀速率上的差别。
发明内容
本发明提供了一种接触孔形成方法,该方法综合考虑了不同接触孔的刻蚀要求,改善了不同类型的接触孔的刻蚀速率不同而导致的刻蚀结果不一致的问题,增强了对栅极侧壁的保护,提高了产品的合格率。
本发明提供了一种接触孔形成方法,包括步骤:
提供一形成了多个栅极的衬底,所述栅极的侧壁上具有侧壁层;
在所述栅极之间形成源/漏极掺杂区;
在所述衬底上沉积附加介质层;
图形化后刻蚀所述附加介质层;
在所述附加介质层上沉积刻蚀停止层;
在所述刻蚀停止层上沉积层间介质层;
图形化所述层间介质层,并刻蚀形成接触孔。
其中,所述侧壁层由氧化硅/氮化硅或氧化硅/氮化硅/氧化硅组成,所述附加介质层为氮化硅层、氧化硅层或氮氧化硅层,其厚度在100到500之间,沉积温度在300到500℃之间。
其中,图形化所述附加介质层步骤可以将衬底分为刻蚀速率较快的接触孔区域和其它区域。
其中,刻蚀所述附加介质层时,保留所述衬底上所述刻蚀速率较快的接触孔区域所对应的所述附加介质层,减薄或去除所述衬底上所述其它区域所对应的所述附加介质层。
其中,刻蚀形成接触孔时,形成所述刻蚀速率较快的接触孔区域的接触孔所需的时间与形成其它接触孔所需的时间相同。
其中,所述刻蚀速率较快的接触孔区域是将栅极与源/漏极联接起来的联合接触孔区域。
其中,在形成源/漏极掺杂区之后,在所述栅极顶部和所述源/漏极掺杂区进行金属硅化物处理。
与现有技术相比,本发明具有以下优点:
本发明的接触孔形成方法,在形成刻蚀停止层之前,先沉积一层附加介质层,再对其进行图形化处理和刻蚀;使得在进行接触孔的刻蚀时,对于刻蚀速率较低的尺寸较小或密集度较大的接触孔,刻蚀情况没有发生变化,而对于刻蚀速率较快的尺寸较大或密集度较大的接触孔,则增厚了保护层,加强了对其的保护。本发明在确保器件参数未发生改变的情况下,实现了刻蚀速率不同的接触孔的刻蚀结果的一致性,防止了沟道的损坏、器件性能的漂移,提高了产品的成品率及器件的可靠性。
附图说明
图1A至1D为现有的接触孔形成方法的示意图;
图2A至2F为本发明接触孔形成方法的示意图;
图3为本发明接触孔形成方法的工艺流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
当器件尺寸小到一定程度时,若需要在同一衬底上刻蚀形成尺寸不同或密集度不同的接触孔,就必须要考虑到因尺寸较小引起的刻蚀尺寸效应(SDE,size-dependent etching),和因密集度较大引起的微负载效应(ML,microloadingeffect),这两种效应会使得刻蚀速率变得相对较低,造成同一衬底上的各种接触孔在相同的刻蚀条件下,有不同的结果,若按刻蚀速率较小的尺寸小或密集度高的接触孔的刻蚀条件刻蚀,则会导致尺寸较大或密集度较低的接触孔过刻蚀,造成器件性能发生漂移甚至损坏。
本发明的接触孔形成方法,增加了一层附加介质层,并通过对其进行图形化处理,增强了对刻蚀速率较快的尺寸较大或密集度越低的接触孔的保护,这样,在后面进行的接触孔的刻蚀工艺中,可以有效地保护刻蚀速率较大的接触孔,避免因过刻蚀而导致器件性能发生漂移。
图2A至2F为本发明接触孔形成方法的示意图。图3为本发明接触孔形成方法的工艺流程图。结合图2A至2F和图3对本发明的具体实施例进行详细说明。
图2A是已形成多个栅极的器件结构示意图,其栅极的侧壁上已形成了传统的侧壁层,且在栅极之间也已形成了源/漏极掺杂区。图2A中结构的形成过程如下:
首先在硅衬底上形成多晶硅栅极(S301)。在硅衬底101上沉积厚度在10到200之间的栅氧化硅层103(Gate Oxide),再在硅衬底上刻蚀沟槽,填充氧化硅以形成各器件间的隔离沟槽102;接着沉积多晶硅,刻蚀形成多晶硅栅极104。
然后,在多晶硅栅极侧壁处形成侧壁层(S302)。形成多晶硅极后,先沉积一层厚度在150到350之间,如为200的氧化硅层105,其与多晶硅栅极接触良好,不易脱落;再沉积一层厚度在500到800之间,如为600的氮化硅层106,一般该氮化硅层是在较高温度下形成,以生成较为致密的氮化硅材料,实现对多晶硅栅极的良好保护,该侧壁层即为通常所说的氧化硅-氮化硅(ON)结构。由于氮化硅层的沉积温度较高,可容许生长的厚度有限,故而在有的侧壁层结构中还会在其上再生长一层200左右的氧化硅层(图中未示出),形成另一种常用的氧化硅-氮化硅-氧化硅(ONO)侧壁层结构。
接着,对沉积而成的侧壁层ON或ONO结构进行刻蚀,栅极侧壁处的侧壁层被保留,而在栅极顶部和栅极间硅衬底表面处的侧壁层被刻蚀去除。本步刻蚀不需要利用光刻进行图形化处理,可直接利用干法刻蚀的各向异性而实现。
再接着,就可以利用离子注入的方法形成源/漏极掺杂区(S303)。一般是利用多晶硅栅极及其侧壁上保留的侧壁层作为掩膜进行离子注入形成源/漏极掺杂区107和108。其中,所形成的源/漏极到栅极间的距离是由栅极侧壁层的厚度决定的,而刻蚀后形成的侧壁层的厚度是由前面所沉积的介质层的总厚度决定的。由于源/漏极到栅极的距离对于器件的性能影响很大,通常是由器件的性能指标所决定,不能因为工艺而改变,故而前面所沉积的ON或ONO介质层的总厚度也不能随便改变。
之后,进行自对准金属硅化工艺,在曝露的栅极顶部与源/漏极掺杂区形成自行对准金属硅化物层,使接触电阻值降低,进一步改善电特性。
至此,本发明的工艺步骤还是与现有的工艺步骤相同的,但是在本步之后,为进一步加强对刻蚀速率较快的尺寸大或密集度低的接触孔的保护,本发明附加介质层的形成过程,并通过对该附加介质层的图形化处理及刻蚀,实现对于刻蚀速率不同的接触孔的保护度的不同,确保各接触孔刻蚀结果的一致性。
接下来,就在图2A所示的结构上再沉积一层附加介质层(S304)。图2B是沉积附加介质层后的器件结构示意图。如图2B所示,在形成其区域大小由栅极已有的侧壁层厚度确定的源/漏极掺杂区之后,在衬底表面再沉积一层附加介质层210,该层可以是氮化硅、氧化硅或氮氧化硅材料,其致密度要求没有ON或ONO结构中的氮化硅层的要求高,可以由温度较低的化学气相沉积方法形成,如用沉积温度在300到500℃之间的等离子体化学气相沉积的方法沉积形成,故而本步沉积工艺对器件的热预算影响不大。该附加介质层的厚度可以由接触孔的尺寸不同或密集度不同而造成的刻蚀速率差异而决定,假设该层采用的是氮化硅,则对于同一衬底上各种接触孔的刻蚀差异不是很大的情况,该层可以选用较小的厚度,如100;对于差异较大的情况,则可以选用较大的厚度,如500。
然后,对该附加介质层进行图形化及刻蚀处理(S305)。图2C是刻蚀附加介质层后的器件结构示意图。如图2C所示,根据要刻蚀的接触的尺寸及密集度对该衬底进行光刻图形化处理,对于刻蚀速率较快的尺寸较大或密集度较低的接触孔,需要增强对其的保护,要保留其对应位置的附加介质层210;而对于刻蚀速率较慢的尺寸较小或密集度较高的接触孔,若再增厚其上的保护层,则会造成刻蚀不完全,故需将其对应位置的附加介质层210去除或减薄。经此图形化处理后,将衬底分为刻蚀速率较快的接触孔区域和其它区域,再对衬底进行干法刻蚀或湿法腐蚀处理,保留刻蚀速率较快的接触孔区域所对应的附加介质层,减薄或去除其它区域所对应的附加介质层,实现了不同类型的接触孔的附加介质层厚度的不同。
接着,再沉积一层刻蚀停止层(S306)。图2D是沉积刻蚀停止层后的器件结构示意图。如图2D所示,在刻蚀后的附加介质层上沉积了一层与后面沉积的层间介质层氧化硅相比,刻蚀速率要低得多的氮化硅(或氮氧化硅)层220,以防止在刻蚀层间介质层——氧化硅时,易因过刻蚀造成接触孔损坏。
再接着,在硅片表面沉积生长一层层间介质层(S307)。图2E是沉积层间介质层后的器件结构示意图。该层间介质层一般是氧化硅介质层,还可以是硼硅玻璃或硼磷硅玻璃层。如图2E所示,该层间介质层120沉积后一般还需要进行化学机械研磨,使之平坦化,以便于后续工艺的正常进行。
然后,图形化层间介质层(S308)。利用光刻方法将接触孔图形转移到层间介质层上,将不需刻蚀的区域用光刻胶掩膜保护起来。
最后,通过光刻及刻蚀技术去除层间介电层形成接触孔(S309)。图2F是刻蚀形成接触孔后的器件结构示意图。如图2F所示,在本实施例中,形成了三种尺寸大小的接触孔:栅极接触孔140、源/漏极接触孔150和联合接触孔130;因本实施例中增加了附加介质层,并通过对该介质层的图形化处理和刻蚀,实现不同类型的接触孔的附加介质层厚度的不同:对于刻蚀速率较快的尺寸较大或密集度较低的接触孔,保留了较厚的附加介质层210;而对于刻蚀速率较慢的尺寸较小或密集度较高的接触孔,则保留的附加介质层210很薄甚至被完全去除。可以看到,采用附加介质层后,在刻蚀形成接触孔时,形成刻蚀速率较快的接触孔区域的接触孔所需的时间与形成其它接触孔所需的时间变得相同了。采用相同的刻蚀条件和刻蚀时间,对于较小的接触孔栅极接触孔140、源/漏极接触孔150,其刻蚀结果与现有工艺中没有附加介质层的刻蚀结果一致;而对于将栅极和源/漏极连接到一起的联合接触孔,由于增加了该附加介质层,增强了对其的保护,在刻蚀形成接触孔后,仍能在栅极侧壁上保留部分侧壁层,实现对栅极侧壁的有效保护,防止了因过刻蚀造成的栅极下方沟道的损坏和器件性能的退化。
采用本发明的接触孔形成方法,可以实现不同类型的接触孔的刻蚀结果的一致性,并且在最终形成理想的具有对称性的器件结构,确保了器件具有优良的性能参数。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (10)

1.一种接触孔形成方法,其特征在于,包括步骤:
提供一形成了多个栅极的衬底,所述栅极的侧壁上具有侧壁层;
在所述栅极之间形成源/漏极掺杂区;
在所述衬底上沉积附加介质层;
图形化后刻蚀所述附加介质层;
在所述附加介质层上沉积刻蚀停止层;
在所述刻蚀停止层上沉积层间介质层;
图形化所述层间介质层,并刻蚀形成接触孔。
2.如权利要求1所述的形成方法,其特征在于:所述侧壁层由氧化硅/氮化硅或氧化硅/氮化硅/氧化硅组成。
3.如权利要求1所述的形成方法,其特征在于:所述附加介质层为氮化硅层、氧化硅层或氮氧化硅层。
4.如权利要求1所述的形成方法,其特征在于:所述附加介质层的厚度在100到500之间。
5.如权利要求1所述的形成方法,其特征在于:所述附加介质层的沉积温度在300到500℃之间。
6.如权利要求1所述的形成方法,其特征在于:图形化所述附加介质层将衬底分为刻蚀速率较快的接触孔区域和其它区域。
7.如权利要求6所述的形成方法,其特征在于:刻蚀所述附加介质层时,保留所述衬底上所述刻蚀速率较快的接触孔区域所对应的所述附加介质层,减薄或去除所述衬底上所述其它区域所对应的所述附加介质层。
8.如权利要求6所述的形成方法,其特征在于:刻蚀形成接触孔时,形成所述刻蚀速率较快的接触孔区域的接触孔所需的时间与形成其它接触孔所需的时间相同。
9.如权利要求6所述的形成方法,其特征在于:所述刻蚀速率较快的接触孔区域是将栅极与源/漏极联接起来的联合接触孔区域。
10.如权利要求1所述的形成方法,其特征在于:形成源/漏极掺杂区之后,在所述栅极顶部和所述源/漏极掺杂区进行金属硅化物处理。
CNB2006100299061A 2006-08-10 2006-08-10 接触孔形成方法 Active CN100483673C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100299061A CN100483673C (zh) 2006-08-10 2006-08-10 接触孔形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100299061A CN100483673C (zh) 2006-08-10 2006-08-10 接触孔形成方法

Publications (2)

Publication Number Publication Date
CN101123208A true CN101123208A (zh) 2008-02-13
CN100483673C CN100483673C (zh) 2009-04-29

Family

ID=39085466

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100299061A Active CN100483673C (zh) 2006-08-10 2006-08-10 接触孔形成方法

Country Status (1)

Country Link
CN (1) CN100483673C (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123212B (zh) * 2006-08-10 2011-05-11 中芯国际集成电路制造(上海)有限公司 接触孔形成方法
CN102347277A (zh) * 2010-07-30 2012-02-08 中国科学院微电子研究所 半导体器件结构及其制作方法
CN102364674A (zh) * 2011-11-17 2012-02-29 上海华力微电子有限公司 接触孔刻蚀方法、集成电路制造方法以及集成电路
CN102386127A (zh) * 2010-09-03 2012-03-21 中芯国际集成电路制造(上海)有限公司 制作半导体器件结构的方法
CN101981670B (zh) * 2008-06-30 2013-03-06 英特尔公司 介电蚀刻停止层的选择性形成
CN103050438A (zh) * 2012-12-18 2013-04-17 深圳深爱半导体股份有限公司 接触孔的刻蚀方法
US9711612B2 (en) 2010-07-30 2017-07-18 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device structure and method for fabricating the same
CN107093577A (zh) * 2017-04-17 2017-08-25 上海华虹宏力半导体制造有限公司 接触孔的制造方法
CN108155146A (zh) * 2016-12-02 2018-06-12 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108807209A (zh) * 2018-06-08 2018-11-13 武汉新芯集成电路制造有限公司 一种接触孔的性能预估模型及方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123212B (zh) * 2006-08-10 2011-05-11 中芯国际集成电路制造(上海)有限公司 接触孔形成方法
CN101981670B (zh) * 2008-06-30 2013-03-06 英特尔公司 介电蚀刻停止层的选择性形成
CN102347277B (zh) * 2010-07-30 2014-02-12 中国科学院微电子研究所 半导体器件结构及其制作方法
CN102347277A (zh) * 2010-07-30 2012-02-08 中国科学院微电子研究所 半导体器件结构及其制作方法
US9711612B2 (en) 2010-07-30 2017-07-18 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device structure and method for fabricating the same
CN102386127A (zh) * 2010-09-03 2012-03-21 中芯国际集成电路制造(上海)有限公司 制作半导体器件结构的方法
CN102386127B (zh) * 2010-09-03 2014-05-21 中芯国际集成电路制造(上海)有限公司 制作半导体器件结构的方法
CN102364674B (zh) * 2011-11-17 2014-06-11 上海华力微电子有限公司 接触孔刻蚀方法、集成电路制造方法以及集成电路
CN102364674A (zh) * 2011-11-17 2012-02-29 上海华力微电子有限公司 接触孔刻蚀方法、集成电路制造方法以及集成电路
CN103050438A (zh) * 2012-12-18 2013-04-17 深圳深爱半导体股份有限公司 接触孔的刻蚀方法
CN103050438B (zh) * 2012-12-18 2016-08-03 深圳深爱半导体股份有限公司 接触孔的刻蚀方法
CN108155146A (zh) * 2016-12-02 2018-06-12 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108155146B (zh) * 2016-12-02 2020-06-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN107093577A (zh) * 2017-04-17 2017-08-25 上海华虹宏力半导体制造有限公司 接触孔的制造方法
CN108807209A (zh) * 2018-06-08 2018-11-13 武汉新芯集成电路制造有限公司 一种接触孔的性能预估模型及方法

Also Published As

Publication number Publication date
CN100483673C (zh) 2009-04-29

Similar Documents

Publication Publication Date Title
CN100483673C (zh) 接触孔形成方法
US7566621B2 (en) Method for forming semiconductor device having fin structure
CN101322230B (zh) 半导体器件制造方法
US20120032267A1 (en) Device and method for uniform sti recess
KR20070007870A (ko) 분리 트렌치
CN1330001C (zh) 半导体器件
CN101123212B (zh) 接触孔形成方法
CN101202232B (zh) 半导体器件的形成方法及半导体器件
CN107093577A (zh) 接触孔的制造方法
CN101640175B (zh) 半导体结构的制造方法
US8753974B2 (en) Charge dissipation of cavities
KR100492155B1 (ko) 반도체 소자의 실리사이드막 형성방법
EP1704588B1 (en) A method for forming rectangular-shape spacers for semiconductor devices
CN100372069C (zh) 利用双镶嵌工艺来形成t型多晶硅栅极的方法
US7179735B2 (en) Method of manufacturing semiconductor device
CN110931356B (zh) 半导体结构及其制造方法
US6579792B2 (en) Method of manufacturing a semiconductor device
US6518114B2 (en) Method of forming an insulating zone
KR20050066879A (ko) 트랜치 아이솔레이션을 갖는 플래시 메모리 소자의 제조방법
CN107785269B (zh) 半导体器件的形成方法
US7534711B2 (en) System and method for direct etching
CN111863934B (zh) 半导体结构及其形成方法
KR100479969B1 (ko) 반도체 플래시 메모리 소자 제조 방법
US20230369105A1 (en) Method for manufacturing semiconductor device
US7700451B2 (en) Method of manufacturing a transistor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111116

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation