CN102347277B - 半导体器件结构及其制作方法 - Google Patents

半导体器件结构及其制作方法 Download PDF

Info

Publication number
CN102347277B
CN102347277B CN201010242704.1A CN201010242704A CN102347277B CN 102347277 B CN102347277 B CN 102347277B CN 201010242704 A CN201010242704 A CN 201010242704A CN 102347277 B CN102347277 B CN 102347277B
Authority
CN
China
Prior art keywords
grid
contact site
side wall
lower contact
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010242704.1A
Other languages
English (en)
Other versions
CN102347277A (zh
Inventor
钟汇才
梁擎擎
尹海洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201010242704.1A priority Critical patent/CN102347277B/zh
Priority to PCT/CN2010/001497 priority patent/WO2012012922A1/zh
Priority to US13/003,969 priority patent/US9711612B2/en
Priority to GB1202356.0A priority patent/GB2484862B/en
Publication of CN102347277A publication Critical patent/CN102347277A/zh
Application granted granted Critical
Publication of CN102347277B publication Critical patent/CN102347277B/zh
Priority to US15/630,356 priority patent/US10269919B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Abstract

本申请公开了一种半导体器件结构及其制作方法。该方法包括：在半导体衬底上形成栅极线；环绕栅极线形成栅极侧墙；在栅极线的两侧，嵌入半导体衬底中形成源/漏区；环绕栅极侧墙形成导电侧墙；以及在预定区域切断栅极线、栅极侧墙和导电侧墙，切断的栅极线形成电隔离的栅极，切断的导电侧墙形成电隔离的下接触部。本发明的实施例适用于集成电路中接触部的制造。

Description

半导体器件结构及其制作方法
技术领域
本发明涉及半导体领域，更具体地，涉及一种自对准方式形成接触孔的半导体器件结构制作方法以及由此得到的半导体器件结构。
背景技术
目前，集成电路日益缩小，其特征尺寸越来越小并趋近于曝光系统的理论极限。因此，光刻后晶片表面成像将产生严重的畸变，即产生光学邻近效应(Optical Proximity Effect，OPE)。随着光刻技术面临更高要求和挑战，提出了能够增强光刻分辨率的双重图形技术(DoublePatterning Technology，DPT)。双重图形技术相当于将一套高密度的电路图案分解成两套分立的、密度较低的图案，然后将它们分别印制到目标晶片上。
以下，将参照图1～3来说明常规半导体器件制造工艺中为制作栅极而利用的线形和切断(line-and-cut)双重图形技术。
图1示出了在晶片上形成的器件布局的一部分。如图1所示，在晶片上，通过涂覆光刻胶并利用掩模进行曝光，印制与将要形成的栅极图案相对应的线形图案1001。在此，还示出了晶片上的有源区1002。图案1001中各线段是沿同一方向彼此平行印制的，它们具有相同或相近的间距和关键尺寸。
然后，如图2所示，通过利用切断掩模进行再次曝光，在线形图案1001上形成切口1003。从而，使得图案1001中与各器件相对应的栅极图案彼此断开。
最后，利用形成有切口1003的光刻胶图案1001，进行刻蚀，并最终形成与该图案相对应的栅极结构。
在以上过程中，将用于形成栅极图案的一次曝光分成了两次来实现：一次曝光线形图案1001；另一次曝光切口1003。从而可以降低对光刻的要求，改进光刻中对线宽的控制。此外，可以消除许多邻近效应，并因此改进光学邻近修正(Optical Proximity Correction，OPC)。而且，还可以保证良好的沟道质量，确保沟道中载流子的高迁移率。
此外，如图3所示，在采用如上所述的方法在晶片2001上通过刻蚀形成栅极2002之后，则通常需要环绕栅极形成栅极侧墙。如图2所示栅极图案中存在切口1003，从而侧墙材料也会进入该切口1003内。在切口1003两侧相对的栅极图案各自的侧墙材料可能彼此融合，从而在切口1003处形成空洞等缺陷。
如图3所示，在器件的主体结构形成之后，还需要在晶片上淀积电介质层2003，使各器件之间保持电隔离。由于上述切口1003处形成的空洞等缺陷，将会导致随后在其上形成的电介质层中出现缺陷。此时，为了形成与栅极以及源/漏极的接触，可以在电介质层2003中刻蚀与栅极、源/漏极相对应的接触孔并填充导电材料如金属，形成接触部2004。
此外，所有接触部，包括源/漏区上的接触部和栅极区上的接触部，均是通过一次刻蚀接触孔至底然后以导电材料填充接触孔来形成的。这对于接触孔的刻蚀有着严格的要求。例如，由于栅上的刻蚀深度与源/漏区中的刻蚀深度不同，容易造成接触孔与栅之间的短路。此外，由于源/漏区中的刻蚀深度较深且开口较小(即，具有较小的宽高比)，可能会引起无法完全刻通、填充金属中出现空洞等多种工艺缺陷，从而限制了工艺的选择性，而且导致了寄生电阻的增大。
有鉴于此，需要提供一种新颖的半导体器件及其制作方法。
发明内容
本发明的目的在于提供一种半导体器件结构及其制作方法，以克服上述现有技术中的问题，特别是简化接触部的形成。
根据本发明的一个方面，提供了一种制作半导体器件结构的方法，包括：在半导体衬底上形成栅极线；环绕栅极线形成栅极侧墙；在栅极线的两侧，嵌入半导体衬底中形成源/漏区；环绕栅极侧墙形成导电侧墙；以及在预定区域切断栅极线、栅极侧墙和导电侧墙，切断的栅极线形成电隔离的栅极，切断的导电侧墙形成电隔离的下接触部。
优选地，上述切断栅极线、栅极侧墙和导电侧墙的步骤包括：使用反应离子刻蚀或激光切割刻蚀，进行切断；沿栅宽的方向上，相邻的电隔离栅极之间的距离，以及相邻的电隔离导电侧墙之间的距离优选为1～10nm。
可选地，如果半导体衬底上形成有浅沟槽隔离，则切割的位置位于浅沟槽隔离的上方。
优选地，切断栅极线、栅极侧墙和导电侧墙的时间为形成导电侧墙之后，以及完成半导体器件的前道工艺之前。
在本发明的实施例中，切断栅极线、栅极侧墙和导电侧墙之前或之后，该方法进一步包括：对半导体器件进行平坦化处理，至接触部的顶部露出。
在上述方案的基础上，优选地，在导电侧墙形成之后且在进行切断之前，该方法进一步包括：将栅极线去除以在侧墙内侧形成开口；在开口内形成替代栅极线。可选地，在形成替代栅极线之前，该方法可以进一步包括：在开口内形成栅介质层。
在上述方案的基础上，优选地，在形成导电侧墙后，立即进行切割以形成电隔离的栅极和电隔离的下接触部，并且本发明实施例的方法进一步包括：将栅极去除以在侧墙内侧形成开口；以该方法进一步包括：在开口内形成栅介质层。
在切断所述栅极线、栅极侧墙和导电侧墙之后，该方法进一步包括：在半导体器件结构上形成层间介质层；在层间介质层中形成所述栅极、以及下接触部所对应的上接触部，所述下接触部与上接触部相对。
根据本发明的另一方面，提供了一种半导体器件结构，包括：半导体衬底；至少两个晶体管结构，形成在半导体衬底上且沿栅宽的方向排列，每一晶体管结构分别包括：在半导体衬底上形成的栅堆叠，栅堆叠包括栅介质层和栅介质层上的栅极；仅在栅堆叠两侧形成的栅极侧墙；以及紧邻栅极侧墙的两侧形成的下接触部，其中，沿栅宽的方向上，相邻的晶体管的栅极的端部、栅极侧墙的端部以及下接触部的端部相齐。
优选地，沿栅宽的方向上，相邻栅极之间的距离、以及相邻下接触部之间的距离可以为1-10nm，并且沿栅宽的方向上，栅极之间、以及下接触部之间通过介质材料隔离。
优选地，下接触部与栅堆叠具有相同的高度。该下接触部用作半导体器件的源/漏区与外部的导电接触。优选地，在栅极和下接触部上形成有上接触部，上接触部与下接触部相对。
与现有技术中通过刻蚀接触孔并以导电材料填充接触孔来形成接触部不同，根据本发明的实施例，以侧墙的方式来形成接触部，避免了常规技术中形成接触孔的困难。此外，根据本发明的实施例形成的下接触部，是以侧墙的方式形成在栅极侧墙两侧的，从而自对准于源/漏区，并因此可以充当半导体器件的源/漏区与外部之间电连接的接触部。
另外，在本发明中，通过平坦化处理，可以使得导电侧墙(下接触部)与栅极堆叠具有相同的高度。因此，有利于后续工艺的进行。
此外，在本发明中，在形成了栅极侧墙以及导电侧墙之后，再进行切断以使各器件之间相互隔离。因此，在切口处不会存在侧墙材料，从而不会如现有技术中那样出现空洞等缺陷。另外，各器件之间的导电侧墙(接触部)通过切口完全断开，从而实现了各器件之间的电绝缘。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和有点将更为清楚，在附图中：
图1～3示出了根据现有技术制造半导体器件结构的示意流程；
图4～10示出了根据本发明第一实施例制造半导体器件结构的过程中的器件结构示意图；
图11～15示出了根据本发明第二实施例制造半导体器件结构的过程中的器件结构示意图。
具体实施方式
以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
在附图中示出了根据本发明实施例的层结构示意图。这些图并非是按比例绘制的，其中为了清楚的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
(第一实施例)
以下将参照附图4～10来描述本发明的第一实施例。
图4示出了在半导体衬底上形成的器件布局的一部分。其中半导体衬底可以包括任何适合的半导体衬底材料，具体可以是但不限于硅、锗、锗化硅、SOI(绝缘体上硅)、碳化硅、砷化镓或者任何III/V族化合物半导体等。根据现有技术公知的设计要求(例如p型衬底或者n型衬底)，半导体衬底1000可以包括各种掺杂配置。此外，半导体衬底1000可选地可以包括外延层，可以施加应力以增强性能。
在半导体衬底上已经形成了STI(浅沟槽隔离)3001，以及STI结构3001围绕的区域内形成的有源区3002。为了方便起见，图4中仅示出了带状分布的有源区3002以及带状分布的STI结构3001。STI结构和有源区的形成请参照现有常规技术，本发明对此不做限定。
可选地，在形成栅极材料层之前，可以先在半导体衬底上形成栅介质层3003(图4中未示出，例如可以参照以下图6)，例如可以是普通的介质材料SiO2，或者是高k栅介质材料，如HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、A12O3、La2O3、ZrO2、LaAlO中任一种或几种，或者是其他材料。
如图4所示，在半导体衬底上淀积一层栅极材料层(或者可选地，在栅介质层3003上淀积栅极材料层，在此未示出)，通过涂覆光刻胶并利用掩模进行曝光，然后显影，印制与将要形成的栅极线图案相对应的线形图案3004。图案3004中各线段是沿同一方向彼此平行印制的，它们具有相同或相近的间距和关键尺寸。
与常规技术中不同，在形成了上述线形图案3004之后，并不立即使用切断掩模来形成切口图案，而是如图5所示，直接利用线形图案3004来刻蚀淀积于晶片上的栅极材料层，以形成平行的栅极线3005。
在形成了栅极线3005之后，可以按照常规工艺来进行处理，以形成半导体器件结构如晶体管结构。例如，可以进行离子注入(进行掺杂以便形成源/漏等)、侧墙形成、硅化、双应力衬层集成等，以下将进行详细说明。
具体地，如图6(a)所示，环绕栅极线3005形成栅极侧墙3006(图中在栅极线上下两端并没有示出侧墙，但是在实际工艺中，栅极侧墙3006会围绕栅极线3005形成)。例如，可以通过在整个半导体器件结构上淀积一层或多层介质材料，例如SiO2、Si3N4、SiON或其他材料及这些材料的组合，再通过反应离子刻蚀(相对于Si选择刻蚀介质材料)形成栅极侧墙3006。
形成侧墙3005之后，则可沿侧墙进行刻蚀，使得位于侧墙之外的栅介质层3003被去除。
另外，通过离子注入进行掺杂，从而在栅极两侧的衬底3000中形成源/漏区3007。可选地，在形成栅极侧墙之前，还可以通过倾角离子注入形成源/漏延伸区以及Halo(晕环)区(图中未示出)。
可选地，在源/漏区3007以及栅极线3005上进行硅化处理，以形成金属硅化物层3008。硅化物形成的方法可以是：在整个半导体器件结构上淀积一层金属，如W、Co、Ni等，接着进行高温退火，使得半导体材料(在本发明实施例中例如是Si)与金属反应形成硅化物，最后将未反应的金属去除。图6(b)示出了图6(a)中箭头所示部分的截面图，为了方便起见，仅示出了其中的两个栅堆叠结构。。
在此，需要指出的是，上述这些形成半导体器件的工艺(如离子注入、侧墙形成、硅化等)，与本发明的主旨并无直接关联，在此不进行详细描述。它们可以采用现有技术来实现，也可以采用将来发展的技术来实现，这并不影响本发明。
接下来，如图7(a)所示，环绕如上所述方法形成的栅极侧墙3006，以导电材料如W、TiN、TaN、Al、TiAl、Co或其他材料来形成导电侧墙3009(图中在栅极线上下两端同样没有示出导电侧墙，但是实际上导电侧墙围绕栅极侧墙形成)。导电侧墙3009例如可以通过如下方式来形成。在衬底(晶片)上保形淀积一层导电材料；然后对所淀积的导电材料层进行选择性刻蚀，从而去除其与衬底(晶片)表面平行的部分，仅保留其与衬底(晶片)表面垂直的部分，并因此得到导电侧墙3009。当然，本领域技术人员也可以想到其他方式来形成导电侧墙3009以及上述的栅极侧墙3006。
图7(b)示出了图7(a)中箭头所示部分的截面图，为了方便起见，仅示出了其中的两个栅堆叠结构。如图7(b)所示，以上述方式形成的导电侧墙3009自对准于半导体器件的源/漏区3007上，并因此可以用作源/漏区与外部电连接的下接触部。
随后，如图8(a)所示，按照设计将如上所述形成的栅极线3005，包括在绕其形成的栅极侧墙3006以及导电侧墙3009，在指定位置处切断，以实现栅极之间的电隔离，并从而实现器件之间的电隔离。通常来说，是在STI 3001的上方进行切断，切口的宽度一般为1-10nm。这种切断例如可以利用切断掩模，通过反应离子刻蚀或激光切割刻蚀等方法来实现。例如，如果使用刻蚀方法，首先在衬底(晶片)上涂覆光刻胶，并通过切断掩模来对光刻胶进行构图，使得与将要形成的切口相对应的指定区域暴露在外。然后，将暴露在外的这些栅极线3005、绕其形成的栅极侧墙3006以及导电侧墙3009切断，形成切口3010，结果切断的栅极线3005形成电隔离的栅极3011，切断的导电侧墙3009形成电隔离的接触部3012。其中，切口3010形成于STI 3001上。
图8(b)示出了图8(a)中箭头所示部分的截面图，为了方便起见，仅示出了其中的两个栅堆叠结构。如图8(b)所示，在整个半导体器件结构上可以形成层间介质层3013。层间介质层3013将填充到上述切断形成的切口3010中，从而将栅极3011和下接触部3012进行隔离。
对于本发明的实施例，还可以选择在形成层间介质层3013之后再进行栅极线、栅极侧墙和导电侧墙的切割，同样也可以实现本发明。
最后，参考图9(a)、9(b)，其中示出了根据本发明一实施例得到的半导体器件，其中图9(a)为其顶视图；图9(b)为沿图9(a)中箭头所示部分的截面图，为了方便起见，仅示出了其中的两个栅堆叠结构。如图9所示，该半导体器件包括形成于半导体衬底上的多个晶体管结构，沿栅宽的方向(图9(a)中的竖直方向，图9(b)中的垂直纸面方向)应至少应排列有两个。其中，每一晶体管结构分别包括：在半导体衬底上形成的栅堆叠，栅堆叠包括栅介质层3003和栅介质层上的栅极3011；仅在栅堆叠两侧形成的栅极侧墙3006(在栅堆叠的上下两端，由于切割而不存在栅极侧墙)；以及紧邻栅极侧墙3006的两侧形成的接触部3012。其中，沿栅宽的方向上，相邻的晶体管的栅极3011的端部、栅极侧墙3014的端部以及下接触部3012的端部相齐。
在栅极3011的两侧，还形成有源/漏区3007，以及源/漏区3007上方的金属硅化物接触3008。
优选地，沿栅宽的方向上，相邻器件的栅极3011之间的距离、以及下接触部3012之间的距离为1-10nm。
优选地，沿栅宽的方向上，栅极3011之间、以及下接触部3012之间通过介质材料(例如，层间介质层3013)隔离。
优选地，本发明的实施例中，下接触部3012与栅堆叠具有相同的高度，该下接触部用作半导体器件的源/漏区与外部的导电接触。
要形成完整的器件，需要进一步形成栅极和源/漏区的上接触部，这时需要进一步将器件进行打磨。如图9所示，例如可以采用CMP(化学机械抛光)处理整个半导体器件结构，至下接触部3012的顶部露出。在图9中示出了CMP处理同样去除了栅堆叠顶部的硅化物层，但是实际上硅化物层可以仍然保留在栅堆叠顶部。
接着如图10所示，在整个半导体器件结构上进一步淀积层间介质层3014，将其进行CMP处理磨平，然后在栅极3011、源/漏区3007的下接触部3012上形成上接触部3015。在源/漏区3007的上方，下接触部3012和上接触部3015对齐，从而能够实现电接触。
(第二实施例)
本发明的方法还可以与替代栅极工艺相兼容。以下，将参照附图11～15来描述本发明的第二实施例，在该实施例中结合了替代栅极工艺。第二实施例与第一实施例的主要区别在于：在形成源/漏区后，还进行替代栅极处理。具体地，首先形成牺牲栅极线，并后继代之以替代栅极线。附图中与第一实施例中所示标记相同或相似的标记表示相应的部分。
以下，将着重描述第二实施例与第一实施例的不同之处，对于相同的处理则不再重复。附图中相同的标记表示相同的部件。
如图11(a)所示，同第一实施例中一样，先通过印制平行的栅极线图案并进行刻蚀，形成牺牲栅极线3005，牺牲栅极线3005一般是由多晶硅形成。然后按照常规工艺来进行处理，以形成半导体器件结构，例如在牺牲栅极线3005两侧嵌入于半导体衬底形成源/漏区3007，环绕牺牲栅极线3005形成栅极侧墙3006，还可以在源/漏区3007上形成金属硅化物层3008。在此，还示出了半导体衬底上的有源区图案3002。
图11(b)示出了图11(a)中箭头所示部分的截面图，为了方便起见，仅示出了其中的两个栅堆叠结构。如图11(b)所示，在该实施例中，牺牲栅极线3005为多晶硅构成，因此其上无金属硅化物层。
接下来，如图12(a)和12(b)所示，同样绕栅极侧墙3006外侧形成导电侧墙3009。该导电侧墙3009自对准于半导体器件的源/漏区上，并因此可以用作源/漏区与外部电连接的接触部。
可选地，如图12(b)所示，在形成导电侧墙3009之后，可以在半导体衬底上形成(如淀积)器件间层间介质层3013并进行平坦化处理，层间介质层例如可以是应力氮化物层。
之后，可以执行替代栅极处理。如图13所示，例如通过刻蚀等方法去除牺牲栅极线3005，从而在栅极侧墙3006之间形成开口3016。
如图14所示，接着在开口3016中形成替代栅极线3005′。如果预先未在半导体衬底上形成栅介质层，也可以在形成替代栅极线之前，在上述开口中先形成栅介质层3003，例如高k栅介质层，然后再形成替代栅极线3005′。本领域技术人员可以设计出多种方法来实现这种栅极线替代过程。
替代栅极线处理也可以在形成层间介质层3013之前进行。
优选地，在形成替代栅极线3005′之后，可以进行平坦化处理，例如，化学机械抛光(CMP)，以使得替代栅极线3005′与导电侧墙3009具有相同的高度。这有利于后续的处理。
然后，参照上述根据图8所描述的方法，利用切断掩模在指定区域切断栅极堆叠3005′、栅极侧墙3006和导电侧墙3009，以实现器件之间的电隔离。切断后，在栅极堆叠3005′、栅极侧墙3006和导电侧墙3009中形成切口3010，切断的栅极线3005′形成栅极3011，切断的导电侧墙3009形成下接触部3012。下接触部3012可以作为源/漏接触部的一部分。
为了完成器件前道工艺，还需要进一步形成完整的接触。如图15所示，在器件间层间介质层3013上淀积另一层间介质层3014，并在其中形成上接触部3015。在栅堆叠上方，上接触部305与栅极3011相对且接触；在源/漏区上，上接触部3015与下接触部3012相对且接触，因此能够实现与栅极区、源/漏区的接触。淀积另一层间介质层3014后，如果前面切口3010中仍有未填满的空隙，则这一次能够进一步进行填充，从而进一步将沿栅宽方向排列的栅极3011之间进行电隔离，将沿栅宽方向排列的下接触部3012进行电隔离。在这个实施例中，由图15可以看出在形成上接触部3015时，在栅极区和源/漏区上刻蚀的上接触部深度相同，可以简化刻蚀工艺。
这里需要指出的是，尽管在以上描述的实施例中，先进行替代栅极处理，然后再进行切断处理。但是本发明不限于此。也可以在进行切断处理之后，再进行替代栅极处理。例如，可以在形成导电侧墙3009之后，立即将牺牲栅极线3005切断，形成电隔离的栅极3011以及电隔离的接触部3012，接着进行替代栅极处理的工艺，形成替代栅极。总之，本发明的各实施例中的各个步骤的顺序并不局限于上述实施例所述。
对于本发明的实施例，切割栅极线、栅极侧墙和导电侧墙可以在形成导电侧墙之后的任何时候形成，最终完成半导体器件结构的前道工艺。
如图11-图15中的所示的栅极侧墙和导电侧墙均为“I”型侧墙，不同于第一实施例中的“D”型侧墙。“I”型侧墙的好处在于，形成的高度与栅堆叠一致，从而在同时形成栅极和源/漏区的上接触部的之前，无需如图10所示进行CMP打磨，因而能够节省成本。以下以普通的栅极侧墙的形成为例说明形成“I”型侧墙的方法。常规的侧墙形成方法是：首先在整个半导体器件结构上形成很薄的介质材料作为保护层，例如SiO2，接着再形成较厚的一层介质材料，例如是Si3N4，厚度约为40-50nm，最后采用反应离子刻蚀Si3N4层，从而形成栅极两侧的栅极侧墙。而对于“I”型侧墙的形成，在形成厚的介质材料后，需要在厚的介质材料上形成一层很薄的介质材料，同样可以是SiO2，厚度约为3nm；然后先对最上面的一层SiO2进行反应离子刻蚀，以使其在栅极两侧形成很薄的针对Si3N4的保护层，然后进一步选择性刻蚀Si3N4层，由于栅极两侧的Si3N4受到SiO2保护层的保护，因而不会在侧向产生损耗，从而能够形成“I”型侧墙。
形成I型侧墙后，可以不需要CMP打磨，或者也不淀积介质层3013，而直接淀积介质层3014，然后在介质层3014中形成上接触部，则同样也能够实现本发明。
如上所述，在根据本发明的实施例中，在衬底(晶片)上印制平行栅极线图案之后，并不是如现有技术中那样立即利用切断掩模来形成切断图案，而是首先利用所印制的平行栅极线图案进行刻蚀，以得到栅极线，并继续形成半导体器件结构。之后，绕栅极，具体地，绕栅极侧墙，以侧墙的形式形成自对准的源/漏接触部。最后，利用切断掩模，对栅极及侧墙形式的接触部进行切断，以实现器件之间的电隔离。
因此，根据本发明，在最后再切断栅极图案，从而可以使相对栅电极的顶端之间的距离更为紧密。此外，在本发明中，在形成了栅极侧墙以及导电侧墙之后，再进行切断以使各器件之间相互隔离。因此，在切口处不会存在侧墙材料，从而不会如现有技术中那样出现空洞等缺陷。另外，各器件之间的导电侧墙(接触部)通过切口完全断开，从而实现了各器件之间的良好电绝缘。
而且，与现有技术中通过刻蚀接触孔并以导电材料填充接触孔来形成接触部不同，根据本发明的实施例，以侧墙的方式来形成接触部，避免了常规技术中形成接触孔的困难。并且，这种侧墙形式的接触部自对准于源/漏区，大大简化了工艺。而根据常规工艺，则无法以导电侧墙的形式来形成这种自对准接触部。这是因为在常规工艺中，先形成切口，然后再进行侧墙形成工艺。这样，在形成侧墙，特别是在形成导电侧墙时，导电材料会进入切口中，从而可能使彼此相对的栅极各自的导电侧墙不能完全隔离，并因此使得相应的器件彼此电接触。
此外，本发明与替代栅极工艺相兼容，从而实现多种工艺选择。
另外，在本发明中，例如可以通过平坦化处理，使得导电侧墙(接触部)与栅极堆叠具有相同的高度。因此，有利于后续工艺的进行。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过现有技术中的各种手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。
以上参照本发明的实施例对本发明予以了说明。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。

Claims (17)

1.一种制作半导体器件结构的方法，包括：
在半导体衬底中形成的浅沟槽隔离，以限定有源区；
在半导体衬底上形成栅极线；
环绕所述栅极线形成栅极侧墙；
在所述栅极线的两侧，在有源区中形成源/漏区；
环绕所述栅极侧墙形成导电侧墙；以及
在预定区域切断所述栅极线、栅极侧墙和导电侧墙，切断的栅极线形成电隔离的栅极，切断的导电侧墙形成电隔离的下接触部，其中切割的位置位于所述浅沟槽隔离的上方。
2.根据权利要求1所述的方法，切断所述栅极线、栅极侧墙和导电侧墙的步骤包括：使用反应离子刻蚀或激光切割刻蚀，进行切断。
3.根据权利要求1所述的方法，沿栅宽的方向上，相邻的电隔离栅极之间的距离，以及相邻的电隔离下接触部之间的距离为1～10nm。
4.根据权利要求1所述的方法，其中，切断所述栅极线、栅极侧墙和导电侧墙的时间为形成所述导电侧墙之后，以及完成所述半导体器件结构的前道工艺之前。
5.根据权利要求1所述的方法，其中，切断所述栅极线、栅极侧墙和导电侧墙之前或之后，所述方法进一步包括：
对所述半导体器件结构进行平坦化处理，直至所述导电侧墙或下接触部的顶部露出。
6.根据权利要求1所述的方法，所述下接触部用作半导体器件的源/漏区与外部的导电接触。
7.根据权利要求1至6中任一项所述的方法，其中，在所述导电侧墙形成之后且在进行切断之前，所述方法进一步包括：
将所述栅极线去除以在所述栅极侧墙内侧形成开口；以及
在所述开口内形成替代栅极线。
8.根据权利要求7所述的方法，其中在形成替代栅极线之前，进一步包括：在所述开口内形成栅介质层。
9.根据权利要求1至6中任一项所述的方法，其中，在形成所述导电侧墙后，立即进行所述切断以形成电隔离的栅极和电隔离的下接触部；
并且所述方法进一步包括：
将所述栅极去除以在所述栅极侧墙内侧形成开口；以及
在所述开口内形成替代栅极。
10.根据权利要求9所述的方法，其中，在形成替代栅极之前，所述方法进一步包括：在所述开口内形成栅介质层。
11.根据权利要求1至6中任一项所述的方法，在切断所述栅极线、栅极侧墙和导电侧墙之后，所述方法进一步包括：
在所述半导体器件结构上形成层间介质层；
在所述层间介质层中形成所述栅极、以及下接触部所对应的上接触部，所述下接触部与上接触部相对。
12.一种半导体器件结构，包括：
半导体衬底；
半导体衬底中形成的浅沟槽隔离，所述浅沟槽隔离限定了有源区；
至少两个晶体管结构，形成在所述半导体衬底上且沿栅宽的方向排列，每一晶体管结构分别包括：
在所述半导体衬底上形成的栅堆叠，所述栅堆叠包括栅介质层和栅介质层上的栅极；
仅在所述栅堆叠两侧形成的栅极侧墙；以及
紧邻所述栅极侧墙的两侧形成的下接触部，
其中，沿栅宽的方向上，相邻的晶体管的栅极的端部、栅极侧墙的端部以及下接触部的端部相齐，以及
其中，沿栅宽的方向上，所述栅极之间以及所述下接触部之间的间隔位于所述浅沟槽隔离的上方。
13.根据权利要求12所述的半导体器件结构，其中，沿栅宽的方向上，相邻栅极之间的距离、以及相邻下接触部之间的距离为1-10nm。
14.根据权利要求12所述的半导体器件结构，其中，沿栅宽的方向上，所述栅极之间、以及所述下接触部之间通过介质材料隔离。
15.根据权利要求12所述的半导体器件结构，其中，所述下接触部与栅堆叠具有相同的高度。
16.根据权利12所述的半导体器件结构，其中，所述下接触部用作半导体器件的源/漏区与外部的导电接触。
17.根据权利12至16中任一项所述的半导体器件结构，其中，在所述栅极和下接触部上形成有上接触部，所述上接触部与下接触部相对。
CN201010242704.1A 2010-07-30 2010-07-30 半导体器件结构及其制作方法 Active CN102347277B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201010242704.1A CN102347277B (zh) 2010-07-30 2010-07-30 半导体器件结构及其制作方法
PCT/CN2010/001497 WO2012012922A1 (zh) 2010-07-30 2010-09-27 半导体器件结构及其制作方法
US13/003,969 US9711612B2 (en) 2010-07-30 2010-09-27 Semiconductor device structure and method for fabricating the same
GB1202356.0A GB2484862B (en) 2010-07-30 2010-09-27 Semiconductor device structure and manufacturing method thereof
US15/630,356 US10269919B2 (en) 2010-07-30 2017-06-22 Semiconductor device structure and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010242704.1A CN102347277B (zh) 2010-07-30 2010-07-30 半导体器件结构及其制作方法

Publications (2)

Publication Number Publication Date
CN102347277A CN102347277A (zh) 2012-02-08
CN102347277B true CN102347277B (zh) 2014-02-12

Family

ID=45529348

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010242704.1A Active CN102347277B (zh) 2010-07-30 2010-07-30 半导体器件结构及其制作方法

Country Status (4)

Country Link
US (1) US10269919B2 (zh)
CN (1) CN102347277B (zh)
GB (1) GB2484862B (zh)
WO (1) WO2012012922A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102332431B (zh) * 2010-07-13 2016-02-03 中国科学院微电子研究所 半导体器件结构及其制造方法
CN102881634B (zh) * 2011-07-15 2014-10-29 中国科学院微电子研究所 半导体器件结构及其制作方法
US9293377B2 (en) 2011-07-15 2016-03-22 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device structure and method for manufacturing the same
CN103633029B (zh) * 2012-08-28 2016-11-23 中国科学院微电子研究所 半导体结构及其制造方法
CN103681461B (zh) * 2012-09-10 2016-06-01 中国科学院微电子研究所 半导体器件结构及其制作方法
CN103915321A (zh) * 2013-01-06 2014-07-09 中国科学院微电子研究所 半导体结构及其制造方法
US9153483B2 (en) * 2013-10-30 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US10586860B2 (en) * 2018-05-03 2020-03-10 Globalfoundries Inc. Method of manufacturing finfet devices using narrow and wide gate cut openings in conjunction with a replacement metal gate process
TWI683418B (zh) * 2018-06-26 2020-01-21 華邦電子股份有限公司 動態隨機存取記憶體及其製造、寫入與讀取方法
US11114334B2 (en) 2019-09-05 2021-09-07 Nanya Technology Corporation Semiconductor device with air gap and method for preparing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410392B1 (en) * 2001-01-29 2002-06-25 Mitsubishi Denki Kabushiki Kaisha Method of producing MOS transistor
CN101123208A (zh) * 2006-08-10 2008-02-13 中芯国际集成电路制造(上海)有限公司 接触孔形成方法
CN101207068A (zh) * 2006-12-22 2008-06-25 中芯国际集成电路制造(上海)有限公司 半导体器件金属连接孔的制造方法和半导体器件

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5478767A (en) * 1994-09-30 1995-12-26 United Microelectronics Corporation Method of making a flash EEPROM memory cell comprising polysilicon and textured oxide sidewall spacers
KR100223832B1 (ko) * 1996-12-27 1999-10-15 구본준 반도체 소자 및 그 제조방법
KR100269336B1 (ko) * 1998-09-16 2000-10-16 윤종용 전도층이 포함된 게이트 스페이서를 갖는 반도체 소자 및 그 제조방법
US6188114B1 (en) * 1998-12-01 2001-02-13 Advanced Micro Devices, Inc. Method of forming an insulated-gate field-effect transistor with metal spacers
US6133098A (en) * 1999-05-17 2000-10-17 Halo Lsi Design & Device Technology, Inc. Process for making and programming and operating a dual-bit multi-level ballistic flash memory
JP3307612B2 (ja) * 1999-07-05 2002-07-24 日本電気株式会社 半導体装置の製造方法
JP2002026313A (ja) * 2000-07-06 2002-01-25 Hitachi Ltd 半導体集積回路装置およびその製造方法
TW533539B (en) * 2002-06-13 2003-05-21 Intelligent Sources Dev Corp A scaled MOSFET device and its fabricating method
KR100650369B1 (ko) * 2004-10-01 2006-11-27 주식회사 하이닉스반도체 폴리실리콘부유측벽을 갖는 비휘발성메모리장치 및 그제조 방법
JP4535845B2 (ja) * 2004-10-29 2010-09-01 富士通セミコンダクター株式会社 半導体装置
US8217435B2 (en) * 2006-12-22 2012-07-10 Intel Corporation Floating body memory cell having gates favoring different conductivity type regions
JP2011222857A (ja) * 2010-04-13 2011-11-04 Renesas Electronics Corp 半導体装置およびその製造方法
US10083961B2 (en) * 2016-09-07 2018-09-25 International Business Machines Corporation Gate cut with integrated etch stop layer
US10032759B2 (en) * 2016-11-28 2018-07-24 Taiwan Semiconductor Manufacturing Company Limited High-density semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410392B1 (en) * 2001-01-29 2002-06-25 Mitsubishi Denki Kabushiki Kaisha Method of producing MOS transistor
CN101123208A (zh) * 2006-08-10 2008-02-13 中芯国际集成电路制造(上海)有限公司 接触孔形成方法
CN101207068A (zh) * 2006-12-22 2008-06-25 中芯国际集成电路制造(上海)有限公司 半导体器件金属连接孔的制造方法和半导体器件

Also Published As

Publication number Publication date
GB201202356D0 (en) 2012-03-28
GB2484862B (en) 2014-11-19
GB2484862A (en) 2012-04-25
US20170288037A1 (en) 2017-10-05
US10269919B2 (en) 2019-04-23
CN102347277A (zh) 2012-02-08
WO2012012922A1 (zh) 2012-02-02

Similar Documents

Publication Publication Date Title
CN102347277B (zh) 半导体器件结构及其制作方法
US11810823B2 (en) Semiconductor arrangements and methods for manufacturing the same
US10032675B2 (en) Method for fabricating semiconductor device
US8987823B2 (en) Method and structure for forming a localized SOI finFET
KR101435712B1 (ko) 커패시터가 집적된 ＦｉｎＦＥＴ를 위한 구조 및 방법
US7394116B2 (en) Semiconductor device including a multi-channel fin field effect transistor including protruding active portions and method of fabricating the same
US9711612B2 (en) Semiconductor device structure and method for fabricating the same
US9293377B2 (en) Semiconductor device structure and method for manufacturing the same
US20060079068A1 (en) Narrow width effect improvement with photoresist plug process and STI corner ion implantation
US20080179678A1 (en) Two-sided semiconductor-on-insulator structures and methods of manufacturing the same
US20050012173A1 (en) Narrow width effect improvement with photoresist plug process and STI corner ion implantation
US10446682B2 (en) Method of forming semiconductor device
CN103247535A (zh) 用于finfet器件的位错smt
US20190198502A1 (en) Transistor structure and semiconductor layout structure
CN103633029A (zh) 半导体结构及其制造方法
US10811304B2 (en) Increased isolation of diffusion breaks in FinFET devices using an angled etch
CN102881634B (zh) 半导体器件结构及其制作方法
CN109300897B (zh) 半导体装置及其制造方法
CN103681461A (zh) 半导体器件结构及其制作方法
CN112289861B (zh) 半导体结构及其制造方法
CN109244139B (zh) 半导体装置及其制造方法
TW201810668A (zh) 一種製作半導體元件的方法
CN115566047A (zh) 半导体结构及其形成方法
CN114512441A (zh) 半导体元件及其制作方法
KR20110078162A (ko) 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant