CN103681461B - 半导体器件结构及其制作方法 - Google Patents
半导体器件结构及其制作方法 Download PDFInfo
- Publication number
- CN103681461B CN103681461B CN201210333470.0A CN201210333470A CN103681461B CN 103681461 B CN103681461 B CN 103681461B CN 201210333470 A CN201210333470 A CN 201210333470A CN 103681461 B CN103681461 B CN 103681461B
- Authority
- CN
- China
- Prior art keywords
- side wall
- grid line
- grid
- conductive side
- contact part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title abstract description 5
- 238000000034 method Methods 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000005520 cutting process Methods 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000011810 insulating material Substances 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 2
- 230000007704 transition Effects 0.000 claims 3
- 238000002955 isolation Methods 0.000 abstract description 4
- 239000000203 mixture Substances 0.000 description 18
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 238000005530 etching Methods 0.000 description 9
- 239000000126 substance Substances 0.000 description 9
- 239000004020 conductor Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 238000002679 ablation Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000000609 electron-beam lithography Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- KTUFCUMIWABKDW-UHFFFAOYSA-N oxo(oxolanthaniooxy)lanthanum Chemical compound O=[La]O[La]=O KTUFCUMIWABKDW-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Landscapes
- Engineering & Computer Science (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
本申请公开了一种半导体器件结构及其制作方法。根据一示例，该方法包括：在衬底上设置有源区；在衬底上形成至少一条连续的栅极线，所述栅极线经由栅介质层与有源区相交；绕所述栅极线形成电介质侧墙；在所述栅极线的两侧，在有源区中形成源/漏区；形成与源/漏区电接触的接触部；在第一预定区域处，在接触部中形成沟槽，所述沟槽并未切断接触部；以及在第二预定区域处，实现器件间电隔离，被隔离的栅极线部分形成相应单元器件的栅极。
Description
技术领域
本公开涉及半导体领域，更具体地，涉及一种半导体器件结构及其制作方法。
背景技术
目前，集成电路日益缩小，其特征尺寸越来越小并趋近于曝光系统的理论极限。因此，光刻后晶片表面成像将产生严重的畸变，即产生光学邻近效应(OpticalProximityEffect，OPE)。随着光刻技术面临更高要求和挑战，提出了能够增强光刻分辨率的双重构图技术(DoublePatterningTechnology，DPT)。双重图形技术相当于将一套高密度的电路图案分解成两套分立的、密度较低的图案，然后将它们分别印制到目标晶片上。
根据DPT，栅极图案通常利用线形和切断(line-and-cut)方法来制作。但是，随着器件特征尺寸的进一步缩小，要为器件如鳍式场效应晶体管(FinFET)等形成栅极变得越来越困难。另一方面，随着器件的不断缩小，接触部的形成也越来越难。
发明内容
本公开的目的在于提供一种半导体器件结构及其制作方法，以至少部分地克服上述问题。
根据本公开的一个方面，提供了一种制作半导体器件结构的方法，包括：在衬底上设置有源区；在衬底上形成至少一条连续的栅极线，所述栅极线经由栅介质层与有源区相交；绕所述栅极线形成电介质侧墙；在所述栅极线的两侧，在有源区中形成源/漏区；形成与源/漏区电接触的接触部；在第一预定区域处，在接触部中形成沟槽，所述沟槽并未切断接触部；以及
在第二预定区域处，实现器件间电隔离，被隔离的栅极线部分形成相应单元器件的栅极。
根据本公开的另一方面，提供了一种半导体器件结构，包括：衬底，包括有源区；在衬底上形成的多个单元器件，每一单元器件包括：在所述衬底上形成的栅极，所述栅极经由栅极电介质与有源区相交；在所述栅极两侧形成的电介质侧墙；在所述栅极的两侧，形成于有源区中的源/漏区；以及与源/漏区电接触的接触部，其中，在第一预定区域中，所述接触部包括沟槽，所述沟槽并未切断接触部，其中，沿栅宽方向相邻的单元器件各自的栅极和电介质侧墙分别由栅宽方向延伸的同一栅极线和同一电介质侧墙形成，所述栅极线在所述相邻的单元器件之间的第二预定区域中包括第一电隔离部，所述电介质侧墙仅在所述栅极线外侧延伸。
根据本公开的一些方案，在形成了电介质侧墙以及可选的导电侧墙之后，再进行各器件之间的电隔离操作例如切断或氧化。因此，(电介质和/或导电侧墙的)侧墙材料没有延伸进入相邻单元器件的相对栅电极端面之间，从而不会如现有技术中那样由于切口处存在侧墙材料而出现孔洞等缺陷，并因为可以减少器件间的最小电隔离距离从而可以增加器件的集成度，降低集成电路的制造成本。
根据本公开的实施例，以侧墙的方式来形成接触部，避免了常规技术中形成接触孔的困难。此外，根据本公开实施例的接触部，以侧墙的方式形成在电介质侧墙的外侧，从而自对准于源/漏区，并因此可以充当半导体器件的源/漏区与外部之间电连接的接触部。
另外，根据本公开的实施例，可以在栅极与接触部中形成沟槽，从而可以减小栅极与接触部之间的寄生电容。
附图说明
通过以下参照附图对实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示意性示出了根据一示例的形成线形光刻胶图案的处理，其中图1(a)为俯视图，图1(b)为沿图1(a)中A-A′的示意截面图；
图2是示意性示出了根据一示例在线形光刻胶图案中形成切口处理的俯视图；
图3示意性示出了根据一示例的利用形成有切口的线形光刻胶图案为掩模构图栅极的处理，其中图3(a)为俯视图，图3(b)为沿图3(a)中A-A′的示意截面图；
图4是示意性示出了根据一示例绕构图后的栅极形成电介质侧墙处理的俯视图；
图5示意性示出了根据本公开实施例的直接利用线形光刻胶图案构图栅极线的处理，其中图5(a)为俯视图，图5(b)为沿图5(a)中A-A′的示意截面图；
图6示意性示出了根据本公开实施例的绕栅极线形成电介质侧墙的处理，其中图6(a)为俯视图，图6(b)为沿图6(a)中A-A′的示意截面图；
图7示意性示出了根据本公开实施例的绕电介质侧墙外侧形成导电侧墙的处理，其中图7(a)为俯视图，图7(b)为沿图7(a)中A-A′的示意截面图；
图8示意性示出了根据本公开实施例的形成电介质层并进行平坦化的处理，其中图8(a)为俯视图，图8(b)为沿图8(a)中A-A′的示意截面图；
图9示意性示出了根据本公开实施例的利用第一切割掩模构图光刻胶的处理，其中图9(a)为俯视图，图9(b)为沿图9(a)中B-B′的示意截面图；
图10示意性示出了根据本公开实施例的利用经第一切割掩模构图后的光刻胶为掩模形成沟槽的处理，其中图10(a)为该处理后沿图9(a)中B-B′的示意截面图，图10(b)为该处理后沿图9(a)中A-A′的示意截面图；
图11示意性示出了根据本公开实施例的器件间电隔离处理，其中图11(a)为俯视图，图11(b)为沿图11(a)中B-B′的示意截面图，图11(c)为沿图11(a)中A-A′的示意截面图；以及
图12示意性地示出了根据本公开实施例的填充电介质处理，其中图12(a)为该处理后沿图11(a)中B-B′的示意截面图，图12(b)为该处理后沿图11(a)中C-C′的示意截面图。
具体实施方式
以下，将参照附图中来描述本公开的具体实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
图1-4示出了根据一示例的进行栅极构图的处理。
如图1所示，首先在衬底上形成有源区。在图1所示的示例中，衬底为SOI(SemiconductorOnInsulator，绝缘体上半导体)衬底，包括两个Si层100和102以及嵌于它们之间的SiO2层101。在该示例中，通过对Si层102进行构图，得到鳍形式的有源区。
尽管在该示例中以SOI衬底为例，但是衬底不限于此，而是可以包括其他形式的衬底例如体半导体衬底等。另外，衬底和/或有源区的材料不限于Si，而是可以包括任意合适的半导体材料，如Ge、GaN、InP等。在该示例中，有源区包括鳍(并因此可以得到例如立体器件如FinFET)。但是本公开不限于此。例如，有源区可以包括衬底上例如通过浅沟槽隔离(STI)电隔离的掺杂区等(并因此可以得到例如平面半导体器件)。在以下，同样以SOI衬底、鳍形式的有源区为例进行描述，但是本公开不限于此。
此外，在形成有鳍的衬底上依次形成栅介质层103(如，高k栅介质层)和栅电极层104(如，金属栅电极层)。在图1(a)的俯视图中，为清楚起见，并未示出栅介质层103和栅电极层104(以下各顶视图中同样如此)。
在栅电极层104上，通过涂覆光刻胶并利用掩模进行曝光，然后显影，获得与将要形成的栅极图案相对应的光刻胶线形图案105。图案105中各线段是沿同一方向彼此平行印制的，它们具有相同或相近的间距和关键尺寸。在图1(b)中，为方便起见，仅示出了沿A-A′线的两条线段105。以下各截面图中同样如此。
然后，如图2所示，通过利用切割掩模进行再次曝光并显影，在线形图案105上形成切口106。从而，使得图案105中与各器件相对应的栅极图案彼此断开。
接着，如图3所示，利用形成有切口106的光刻胶图案105，对栅电极层104进行刻蚀。图3中示出了刻蚀后形成的栅电极104。在此需要指出的是，在图3所示的示例中，并未刻蚀栅介质层103。但是本领域技术人员应当理解，在刻蚀栅电极层104之后可以进一步刻蚀栅介质层103。
当然，也可以在如图1所示印制线形图案105之后先进行一次刻蚀，得到平行的栅极线；然后再利用切割掩膜，进行第二刻蚀，在平行的栅极线中形成切口。
在以上过程中，将用于形成栅极图案的一次曝光分成了两次来实现：一次曝光线形图案105；另一次曝光切口106。从而可以降低对光刻的要求，改进光刻中对线宽的控制。此外，可以消除许多邻近效应。
另外，在如上所述形成栅电极之后，可以如图4所示，绕栅电极104形成电介质侧墙107(在图4中，为简单起见，最上侧的栅电极端部和最下侧的栅电极端部处并没有示出侧墙；但是需要指出的是，如果某一栅电极104终止于这些位置，那么这些位置处同样形成有侧墙107，即，侧墙107是围绕栅电极104形成的)。由于栅极图案中存在切口106，从而侧墙材料也会进入该切口106内。这样，栅极线中的切口会对电介质侧墙的形貌造成影响。比如，栅极线中的切口如果太小(相邻栅电极相对端面间的距离太小)，电介质会在切口处形成孔洞(void)。这种孔洞可能会在后续工艺中形成器件间的短路等。另外，电介质侧墙材料在切口处的形貌也会对后续的CMP工艺要求造成巨大影响。
因此，上述工艺要求非常精确的(栅电极)端到端间隔。而这种要求，使得光学邻近修正(OpticalProximityCorrection，OPC)的难度变大。而且，切断掩膜的设计变得具有挑战性。特别是，近年来为了使用高k栅介质/金属栅的结构而采用替代栅工艺。而替代栅工艺使得这种方法更加复杂。
以下，将参照图5-12描述根据本公开实施例的半导体器件结构制造流程。
根据本公开的实施例，在如以上参照图1所述印制光刻胶线形图案之后，并不立即使用切割掩模来形成切口图案，而是直接利用线形图案来刻蚀栅电极层，以形成平行的栅极线。
具体地，如图5所示，在衬底如SOI衬底(包括两个Si层1000、1002以及嵌于它们之间的SiO2层1001)上形成有源区如鳍1002之后，依次形成栅介质层1003和栅电极层1004。然后，印制与将要形成的栅极线图案相对应的光刻胶线形图案，光刻胶线形图案中各线段是沿同一方向彼此平行印制的(参见以上结合图1的描述)。这些平行线段可以具有不同的间距和/或不同的宽度。
在形成了线形图案之后，并不立即使用切割掩模来形成切口图案，而是直接利用线形图案来刻蚀栅电极层，以形成平行的栅极线1004。在此，还刻蚀了栅介质层1003，从而栅介质层1003仅位于栅极线1004之下，参见图5(b)。
栅介质层1003例如可以是普通的介质材料SiO2，或者是高k栅介质材料，如HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2、LaAlO中任一种或其组合等。栅电极层1004例如可以包括多晶硅或金属材料如Ti、Co、Ni、Al、W或其合金或金属氮化物等。
在形成了栅极线1004之后，可以按照常规工艺来进行处理，以形成半导体器件结构如晶体管结构。例如，可以进行离子注入(进行掺杂以便在栅极线两侧形成源/漏区等)、侧墙形成、硅化、双应力衬层集成等。在此，需要指出的是，这些形成半导体器件的具体工艺(如离子注入、硅化等)，与本公开的主旨并无直接关联，在此不进行详细描述。它们可以采用现有技术来实现，也可以采用将来发展的技术来实现。以下，主要描述根据侧墙形成。
具体地，如图6所示，绕栅极线1004形成电介质侧墙1005。例如，可以通过在整个半导体器件结构上淀积一层或多层电介质材料，例如SiO2、Si3N4、SiON或其他材料，或者这些材料的组合，再通过反应离子刻蚀(RIE)形成电介质侧墙1005。由于栅极线1004中并没有形成开口，因此除了栅极线1004在图中竖直方向上的末端处，电介质侧墙1005形成于栅极线1004沿图中水平方向的两侧。即，电介质侧墙1005仅在栅极线1004的外侧延伸。
另外，如果之前在栅极线刻蚀步骤中并没有刻蚀栅介质层的话，在形成侧墙1005之后，则可沿侧墙层进行刻蚀，使得位于侧墙之外的栅介质层1003被去除。
优选地，为了更好地形成到器件源/漏区的接触，还如图7所示，绕如上所述形成的电介质侧墙1005外侧，以导电材料来形成导电侧墙1006。同样地，由于栅极线1004中并没有形成开口，因此除了栅极线1004在图中竖直方向上的末端处，导电侧墙1006形成于电介质侧墙1005沿图中水平方向的外侧。当然，电介质侧墙与导电侧墙也可以形成在器件突出鳍的两侧，图中并未示出。在形成器件的过程中，可以根据器件的需要选择地去除器件突出鳍两侧的侧墙。
例如，导电侧墙1006可以通过如下方式来形成。在衬底上保形淀积一层导电材料，如金属、金属氮化物、碳等；然后对所淀积的导电材料层进行选择性刻蚀，从而去除其与衬底表面平行的部分，仅保留其与衬底表面垂直的部分，并因此得到导电侧墙1006。当然，本领域技术人员也可以想到其他方式来形成导电侧墙1006以及上述的电介质侧墙1005。
从图7(b)可以看出，导电侧墙1006自对准于栅堆叠两侧的有源区，从而可以用作源/漏区与外部电连接的接触部。
在该示例中，侧墙均形成为“D”型侧墙。但是，本公开不限于此。例如，侧墙也可以形成为“I”型侧墙，从而侧墙的高度可以与栅堆叠一致。形成I型侧墙后，可以不需要平坦化处理。本领域普通技术人员知道多种形成I型侧墙的方法，在此不详细描述。
这里需要指出的是，源/漏区的接触部不限于导电侧墙的形式。例如，还可以在随后形成电介质层之后，通过在其中刻蚀接触孔并填充导电材料来形成。
接下来，如图8所示，可以在得到的结构上形成电介质层1007。这里需要指出的是，在图8(a)中，为清楚起见，并未示出电介质层1007(以下各顶视图中同样如此)。这种电介质层通常可以包括氮化物如Si3N4。在本公开中，优选地，为了进一步改善器件性能，层间电介质层由带有应力的电介质材料制成。例如，对于NFET，层间电介质层可以由带有拉应力的电介质材料制成；对于PFET，层间电介质层可以由带有压应力的电介质材料制成。
此外，在形成电介质层1007之后，可以进行平坦化处理例如化学机械抛光(CMP)，直至露出栅极线1004、电介质侧墙1005和导电侧墙1006的顶部。这样，栅极线1004、电介质侧墙1005和导电侧墙1006的顶部可以保持基本上相齐。
根据本公开的一实施例，为了减小栅极导体与接触部(例如，导电侧墙)之间的寄生电容，可以在接触部(例如，导电侧墙)中形成沟槽，使得两者之间的交迭部分变小，从而减小寄生电容。一般而言，可以在有源区上形成这种沟槽。
具体地，如图9所示，在图8所示的结构上形成光刻胶1008，并利用第一切割掩模对其构图，使得露出第一预定区域1009。利用该构图的光刻胶1008为掩模，对导电侧墙1006进行构图，以在其中形成沟槽1010，如图10所示。导电侧墙1006的构图例如可以通过干法/湿法刻蚀、激光束烧蚀、电子束刻蚀等方式来进行。或者，可以通过向第一预定区域1009中例如注入氧，来使得导电侧墙1006中的导电材料(例如，金属)氧化，从而形成绝缘的氧化物。结果，相当于在导电侧墙1006中形成了填充有氧化物的沟槽。当然，注入的元素不限于氧，本领域技术人员也可以根据所使用的导电侧墙1006的材料，适当选择注入的气体或化学物质，使它们发生反应从而生成绝缘材料，并因此实现电隔离。
通过控制构图过程中的工艺参数，使得沟槽1010并不切断导电侧墙1006，从而导电侧墙1006仍然保持电连通。但是，由于沟槽1010的存在，导电侧墙1006与栅极线1004之间的交迭面积变小，从而可以减小它们之间的寄生电容。
另外，为进一步减小寄生电容，还可以在栅极线1004中也形成类似的沟槽1010。如图10(b)所示，栅极线1004中的沟槽1010并不切断栅极线1004，从而栅极线1004仍然保持电连通。
随后，如图11所示，按照设计将如上所述形成的栅极线1004、电介质侧墙1005(在形成导电侧墙1006的情况下，连同导电侧墙1006)，在第二预定区域处切断，以实现各单元器件之间的电隔离。通常来说，在无源区域上方进行切断，切口的宽度(沿图中竖直方向)一般为1-10nm。这种切断例如可以利用第二切割掩模，通过干法/湿法刻蚀、激光束烧蚀、电子束刻蚀等方法来实现。例如，如果使用刻蚀方法，首先在衬底上涂覆光刻胶，并通过第二切割掩模来对光刻胶进行构图，使得与将要形成的切口相对应的预定区域暴露在外。然后，将暴露在外的这些栅极线1004、绕其形成的电介质侧墙1005以及导电侧墙1006切断，形成切口1011。结果，切断的栅极线1004形成电隔离的栅极；切断的导电侧墙1006形成电隔离的导电侧墙，这种导电侧墙构成相应器件的接触部。
这里需要指出的是，由于电介质侧墙1005并不导电，不会妨碍单元器件之间的电隔离，因此可以在上述切断过程中并不切断电介质侧墙1005。例如，在通过反应离子刻蚀来进行切断的情况下，可以进行选择性刻蚀，使得刻蚀基本上不会影响电介质侧墙1005。另外，在图11(c)中所示的示例中，栅介质层1003也被去除。但是这并不是必需的，栅介质层1003也可以保留。
或者，在以上处理中并不真正切断，而是可以通过向切口位置例如注入氧，来使得栅极线1004中的半导体材料(例如，Si)以及导电侧墙1006中的导电材料(例如，金属)氧化，从而形成绝缘的氧化物。结果，通过生成的氧化物，使得切口位置两端的栅极线1004彼此电隔离(等效于“切断”的效果)从而形成电隔离的栅极，切口位置两端的导电侧墙1006彼此电隔离(等效于“切断”的效果)从而形成电隔离的导电侧墙即电隔离的接触部。当然，注入的元素不限于氧，本领域技术人员也可以根据所使用的栅极线1004和导电侧墙1006的材料，适当选择注入的气体或化学物质，使它们发生反应从而生成绝缘材料，并因此实现电隔离。
这样，就基本上完成了根据本公开的半导体器件结构的制作。
需要指出的是，在上述实施例中，先形成电介质层1007，然后再利用第一切割掩模和第二切割掩模进行构图处理。在这种情况下，在形成沟槽和切口之后，可以如图12所示，在其中填充电介质材料1012。这种电介质材料例如氮化物，低K电介质如SiO2、SiOC等。另外，为了改善性能，也可以填充带应力的电介质材料。
但是，也可以先利用第一切割掩模和第二切割掩模进行构图处理，然后再形成电介质层1007(这种情况下，沟槽和切口被电介质层1007填充)。
另外，在上述示例中，先进行形成沟槽的操作，然后进行器件间电隔离操作。但是这两种操作的顺序可以交换。
通过以上处理，可以得到根据本公开实施例的半导体器件结构。该半导体器件结构包括衬底(例如，上述SOI衬底)，在衬底中设有有源区(例如，上述鳍)。在衬底上形成有多个单元器件。每一单元器件可以包括：在衬底上形成的栅极1004，栅极1004经由栅介质层1003与有源区(例如，鳍1002)相交；在栅极两侧形成的电介质侧墙1005；在有源区中形成的源/漏区(未示出)；以及与源/漏区电接触的接触部(例如，导电侧墙1006)。为了减小接触部与栅极之间的寄生电容，接触部可以包括沟槽，该沟槽未将接触部切断；另外，栅极中也可以包括沟槽，该沟槽未将栅极切断。该结构中，沿栅宽的方向(即，顶视图中的竖直方向)，相邻单元器件各自所含的彼此相对的栅极和电介质侧墙分别由沿栅宽方向延伸的同一栅极线和同一电介质侧墙形成。栅极线在预定区域处包含电隔离部，从而使得相邻单元器件彼此电隔离。
这种沟槽和/或电隔离部可以包括通过刻蚀形成的切口，或者由栅极线材料转变而来的绝缘材料(例如，上述通过在切口位置注入氧而形成的氧化物)。切口中可以填充有电介质材料，例如在先切断再形成电介质层1007的情况下，切口中可以填充有电介质层1007的材料，或者在先形成电介质层1007再进行切断的过程中，切口中可以填充有随后形成的电介质层的材料。
根据本公开的一个实施例，接触部可以包括位于电介质侧墙1005外侧的导电侧墙1006。沿栅宽的方向，相邻单元器件各自所含的彼此相对的导电侧墙1006由沿栅宽方向延伸的同一导电侧墙形成，且所述导电侧墙在预定区域处也包括电隔离部，从而使得相邻单元器件彼此电隔离。导电侧墙中的电隔离部可以与栅极线中的电隔离部相同。导电侧墙1006自对准于源/漏区，从而可以用作源/漏接触部。
根据本公开的实施例，侧墙(电介质侧墙和/或导电侧墙)在栅极线外侧延伸，从而相对的栅极端面之间并不存在(电介质和导电)侧墙材料，这与常规技术中环绕栅极四周形成侧墙从而相对栅极端面之间会存在侧墙材料的情况不同。
根据本公开实施例的方法还可以与替代栅工艺相兼容。
具体地，可以在衬底上形成有源区并依次淀积牺牲栅介质层和牺牲栅电极层之后，先通过印制平行的栅极线图案并进行刻蚀，形成牺牲栅极线，牺牲栅极线一般是由多晶硅形成。接下来可以绕牺牲栅极线形成电介质侧墙。另外，可以绕电介质侧墙外侧形成导电侧墙。然后，可以在得到的结构上形成电介质层，并平坦化，露出栅极线部分。
接着，例如通过刻蚀等方法去除牺牲栅极线和牺牲栅极线之下的牺牲栅介质层，从而在电介质侧墙之间形成开口。然后，在开口中形成替代栅介质层(例如，高K栅介质层)和替代栅极线(例如，金属栅电极)。本领域技术人员可以设计出多种方法来实现这种栅极线替代过程。接下来的处理与上述实施例中相同。
在上述示例中，同时替代了栅介质层和栅极线。但是本公开不限于此。例如，可以仅替代栅极线，而不替代栅介质层。
对于本公开的实施例，在接触部(以及可选地在栅极线)中形成沟槽的操作以及器件间电隔离的操作(例如，切断或者氧化)可以在形成导电侧墙之后的任何时候进行，最终完成半导体器件结构的前道工艺。也即，这些操作可以在导电侧墙形成之后，制作器件间的金属互连之前。
如上所述，在本公开的实施例中，在衬底上印制平行线形图案之后，并不是如现有技术中那样立即利用切割掩模来实现器件间电隔离，而是首先利用所印制的平行线形图案进行刻蚀，以得到栅极线，并继续形成半导体器件结构。最后，利用切割掩模，进行器件间电隔离，例如通过切断或者氧化等。因此，根据本公开，在最后再切断或隔离栅极图案，从而可以使相对栅电极的顶端之间的距离更为紧密。
优选地，在切断栅极线之前，可以绕栅极线两侧的电介质侧墙，以侧墙的形式形成自对准的源/漏接触部。
此外，在本公开中，由于在形成电介质侧墙以及可选的导电侧墙之后再进行电隔离以使各器件之间相互隔离。因此，在相邻单元器件的相对栅电极端面之间不会存在侧墙材料，从而不会如现有技术中那样出现孔洞等缺陷。另外，各单元器件之间的导电侧墙(接触部)通过切口或者隔离部完全断开，从而实现了各器件之间的良好电绝缘。
而且，通过在接触部中形成沟槽可以减小接触部与栅极之间的寄生电容。
此外，本公开与替代栅工艺相兼容，从而实现多种工艺选择。
另外，在本公开中，例如可以通过平坦化处理，使得导电侧墙(接触部)与栅极堆叠具有相同的高度。因此，有利于后续工艺的进行。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过现有技术中的各种手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。
以上参照本公开的实施例对本公开予以了说明。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
Claims (20)
1.一种制作半导体器件结构的方法，包括：
在衬底上设置有源区；
在衬底上形成至少一条连续的栅极线，所述栅极线经由栅介质层与有源区相交；
绕所述栅极线形成电介质侧墙；
在所述栅极线的两侧，在有源区中形成源/漏区；
形成与源/漏区电接触的接触部；
在第一预定区域处，在接触部中形成沟槽，所述沟槽并未切断接触部；以及
在第二预定区域处，实现器件间电隔离，被隔离的栅极线部分形成相应单元器件的栅极。
2.根据权利要求1所述的方法，其中，该方法还包括：在栅极线中形成沟槽，所述沟槽并未切断栅极线。
3.根据权利要求1所述的方法，其中，
形成接触部包括：绕所述电介质侧墙的外侧形成导电侧墙；
实现器件间电隔离的步骤还包括：使对应于不同单元器件的导电侧墙彼此电隔离，
其中被隔离的导电侧墙部分形成相应单元器件的接触部。
4.根据权利要求1所述的方法，其中，所述第一预定区域位于有源区上，和/或所述第二预定区域位于无源区上。
5.根据权利要求3所述的方法，其中，通过切断所述栅极线和导电侧墙，来实现器件间电隔离。
6.根据权利要求5所述的方法，还包括：在沟槽和由于切断而形成的切口中填充电介质材料。
7.根据权利要求3所述的方法，其中，通过使所述栅极线和导电侧墙在第二预定区域处的部分转变为绝缘材料，来实现器件间电隔离。
8.根据权利要求7所述的方法，其中，通过向第二预定区域处注入氧，使得所述栅极线和导电侧墙在第二预定区域处的部分转变为绝缘氧化物，来实现器件间电隔离。
9.根据权利要求3所述的方法，其中，在形成所述导电侧墙之后，以及制作所述半导体器件结构的金属互连之前，进行形成接触部和器件间电隔离的操作。
10.根据权利要求3所述的方法，其中，在所述导电侧墙形成之后且在形成沟槽之前，所述方法进一步包括：
将所述栅极线或者将栅极线和栅极线下的栅介质层去除以在所述电介质侧墙内侧形成开口；以及
在所述开口内形成替代栅极线或者形成替代栅极线和替代栅介质层。
11.一种制作半导体器件结构的方法，包括：
在衬底上设置有源区；
在衬底上形成至少一条连续的栅极线，所述栅极线经由栅介质层与有源区相交；
绕所述栅极线形成电介质侧墙；
在所述栅极线的两侧，在有源区中形成源/漏区；
形成与源/漏区电接触的接触部；
在第一预定区域处，将接触部的上部材料转变为绝缘材料，而下部材料保持不变从而接触部仍然保持电连通；以及
在第二预定区域处，实现器件间电隔离，被隔离的栅极线部分形成相应单元器件的栅极。
12.一种半导体器件结构，包括：
衬底，包括有源区；
在衬底上形成的多个单元器件，每一单元器件包括：
在所述衬底上形成的栅极，所述栅极经由栅极电介质与有源区相交；
在所述栅极两侧形成的电介质侧墙；
在所述栅极的两侧，形成于有源区中的源/漏区；以及
与源/漏区电接触的接触部，
其中，在第一预定区域中，所述接触部包括沟槽，所述沟槽并未切断接触部，
其中，沿栅宽方向相邻的单元器件各自的栅极和电介质侧墙分别由栅宽方向延伸的同一栅极线和同一电介质侧墙形成，所述栅极线在所述相邻的单元器件之间的第二预定区域中包括第一电隔离部，所述电介质侧墙仅在所述栅极线外侧延伸。
13.如权利要求12所述的半导体器件结构，其中，栅极中包括另外的沟槽，所述另外的沟槽并未切断栅极。
14.如权利要求12所述的半导体器件结构，其中，
所述接触部包括：在所述电介质侧墙的外侧形成的导电侧墙，
其中，沿栅宽方向相邻的单元器件各自的导电侧墙由沿栅宽方向延伸的同一导电侧墙形成，所述导电侧墙在所述相邻单元器件之间的第二预定区域中包括第二电隔离部。
15.如权利要求14所述的半导体器件结构，其中，所述第二电隔离部由所述第一电隔离部延伸至所述导电侧墙中而形成。
16.如权利要求14所述的半导体器件结构，其中，所述第一和第二电隔离部分别包括预定区域处所述栅极线和导电侧墙中的切口。
17.如权利要求12所述的半导体器件结构，其中，所述第一电隔离部包括由第二预定区域处所述栅极线的材料转变而来的绝缘材料。
18.如权利要求14所述的半导体器件结构，其中，所述第二电隔离部包括由第二预定区域处所述导电侧墙的材料转变而来的绝缘材料。
19.根据权利要求14所述的半导体器件结构，其中，各单元器件的栅电极、电介质侧墙和导电侧墙的顶部相齐。
20.根据权利要求12所述的半导体器件结构，其中，所述单元器件包括鳍式场效应晶体管，所述有源区包括半导体鳍。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210333470.0A CN103681461B (zh) | 2012-09-10 | 2012-09-10 | 半导体器件结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210333470.0A CN103681461B (zh) | 2012-09-10 | 2012-09-10 | 半导体器件结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103681461A CN103681461A (zh) | 2014-03-26 |
| CN103681461B true CN103681461B (zh) | 2016-06-01 |
Family
ID=50318606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210333470.0A Active CN103681461B (zh) | 2012-09-10 | 2012-09-10 | 半导体器件结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103681461B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112018034B (zh) * | 2019-05-31 | 2023-12-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113764272B (zh) * | 2020-06-01 | 2024-04-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1921144A (zh) * | 2005-08-25 | 2007-02-28 | 海力士半导体有限公司 | 半导体器件的栅图案及其制造方法 |
| CN102347277A (zh) * | 2010-07-30 | 2012-02-08 | 中国科学院微电子研究所 | 半导体器件结构及其制作方法 |
| CN102376551A (zh) * | 2010-08-19 | 2012-03-14 | 中国科学院微电子研究所 | 半导体器件结构的制造方法及其结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100979359B1 (ko) * | 2008-05-30 | 2010-08-31 | 주식회사 하이닉스반도체 | 새들형 핀 트랜지스터를 포함한 반도체 장치의 제조 방법및 반도체 장치 |
-
2012
- 2012-09-10 CN CN201210333470.0A patent/CN103681461B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1921144A (zh) * | 2005-08-25 | 2007-02-28 | 海力士半导体有限公司 | 半导体器件的栅图案及其制造方法 |
| CN102347277A (zh) * | 2010-07-30 | 2012-02-08 | 中国科学院微电子研究所 | 半导体器件结构及其制作方法 |
| CN102376551A (zh) * | 2010-08-19 | 2012-03-14 | 中国科学院微电子研究所 | 半导体器件结构的制造方法及其结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103681461A (zh) | 2014-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102956457B (zh) | 半导体器件结构及其制作方法、及半导体鳍制作方法 | |
| US11810823B2 (en) | Semiconductor arrangements and methods for manufacturing the same | |
| KR100610496B1 (ko) | 채널용 핀 구조를 가지는 전계효과 트랜지스터 소자 및 그제조방법 | |
| US7842594B2 (en) | Semiconductor device and method for fabricating the same | |
| CN102956483B (zh) | 半导体器件结构及其制作方法 | |
| US8492206B2 (en) | Semiconductor device structure and method for manufacturing the same | |
| CN111755512B (zh) | 一种半导体器件及其制备方法 | |
| CN103633029A (zh) | 半导体结构及其制造方法 | |
| CN103390637B (zh) | FinFET及其制造方法 | |
| US20100019315A1 (en) | Semiconductor device having a device isolation trench | |
| US20060160302A1 (en) | Method of fabricating a fin field effect transistor having a plurality of protruding channels | |
| US7902552B2 (en) | Semiconductor device having a recess channel structure and method for manufacturing the same | |
| CN103915321A (zh) | 半导体结构及其制造方法 | |
| CN111463287A (zh) | 半导体器件及其制造方法及包括其的电子设备 | |
| CN103681461B (zh) | 半导体器件结构及其制作方法 | |
| CN102881634B (zh) | 半导体器件结构及其制作方法 | |
| KR100668838B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| CN112420831A (zh) | 半导体结构及其形成方法 | |
| KR100846393B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| KR100386452B1 (ko) | 반도체 장치의 제조방법 | |
| CN104795330A (zh) | 半导体器件及其制造方法 | |
| US20100163977A1 (en) | Semiconductor Device and Method for Fabricating the Same | |
| KR101128915B1 (ko) | 반도체 소자의 형성방법 | |
| US7560770B2 (en) | MOSFET device suppressing electrical coupling between adjoining recess gates and method for manufacturing the same | |
| KR100586553B1 (ko) | 반도체 소자의 게이트 및 이의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |