CN105185706A - 去除伪栅的方法 - Google Patents
去除伪栅的方法 Download PDFInfo
- Publication number
- CN105185706A CN105185706A CN201410239069.XA CN201410239069A CN105185706A CN 105185706 A CN105185706 A CN 105185706A CN 201410239069 A CN201410239069 A CN 201410239069A CN 105185706 A CN105185706 A CN 105185706A
- Authority
- CN
- China
- Prior art keywords
- pseudo
- etching
- grid
- substrate
- carry out
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种去除伪栅的方法,在去除伪栅的步骤中,通过采用脉冲等离子体刻蚀对所述伪栅进行第一刻蚀,去除部分厚度的伪栅;采用表面波等离子体刻蚀对剩余的伪栅进行第二刻蚀,去除部分厚度的伪栅;采用湿法刻蚀对剩余的伪栅进行第三刻蚀,将伪栅去除,使所述开口露出所述衬底。在采用脉冲等离子体刻蚀对所述伪栅进行第一刻蚀,在第一刻蚀结束时,尺寸较大的伪栅与尺寸较小的伪栅的厚度基本相同,使最终形成的在采用表面波等离子体刻蚀对剩余的伪栅进行第二刻蚀的过程中,表面波等离子体刻蚀产生的等离子体具有较低的电子温度,不容易进入衬底,同时表面波等离子体刻蚀产生的真空紫外线很少,从而不容易造成衬底的损伤。
Description
技术领域
本发明涉及本发明涉及半导体领域,具体涉及一种去除伪栅的方法。
背景技术
在晶体管的高K介质/后金属栅工艺中,在完成高温退火进行离子激活之后,需要把伪栅(如多晶硅栅)去除形成开口,随后在开口中填充金属形成金属栅极,以形成高K介质/后金属栅结构。
现有技术一般采用依次进行的等离子体刻蚀、湿法刻蚀去除伪栅,其中等离子体刻蚀去除一半以上的伪栅,等离子体刻蚀去除伪栅的过程中可能对衬底造成损伤,从而影响衬底上形成的晶体管的性能。
因此,亟待一种去除伪栅的方法,在去除伪栅时减少伪栅下方衬底受到的损伤,进而提高晶体管的性能。
发明内容
本发明解决的问题是提供一种去除伪栅的方法,在去除伪栅的步骤中,减少伪栅下方衬底受到的损伤,进而提高晶体管的性能。
为解决上述问题,本发明提供一种去除伪栅的方法,包括:
提供衬底,
在所述衬底上形成包括伪栅的伪栅结构;
采用脉冲等离子体刻蚀对所述伪栅进行第一刻蚀,去除部分厚度的伪栅,形成开口;
采用表面波等离子体刻蚀对剩余的伪栅进行第二刻蚀,去除部分厚度的伪栅,使所述开口加深;
采用湿法刻蚀对剩余的伪栅进行第三刻蚀,去除伪栅使开口露出所述衬底。
可选的,所述第一刻蚀和第二刻蚀去除伪栅的厚度占所述伪栅厚度的30%到70%。
可选的,采用脉冲等离子体刻蚀对所述伪栅进行第一刻蚀的步骤包括:采用刻蚀机进行等离子体刻蚀,采用脉冲方式输出刻蚀机的源功率和偏置功率,并使源功率和偏置功率的脉冲周期同步。
可选的,采用脉冲等离子体刻蚀对所述伪栅进行第一刻蚀的步骤包括:刻蚀机的源功率在100瓦到3000瓦范围内,偏置功率在100瓦到1000瓦的范围内。
可选的,采用表面波等离子体刻蚀对剩余的伪栅进行第二刻蚀的步骤包括:采用微波处理装置进行所述表面波等离子体刻蚀,所述微波处理装置具有径向线缝隙天线。
可选的,在采用脉冲等离子体刻蚀对所述伪栅进行第一刻蚀的步骤中,第一刻蚀的刻蚀气体包括溴化氢、氧气、氦气的混合气体。
可选的,在采用表面波等离子体刻蚀对剩余的伪栅进行第二刻蚀中,所述第二刻蚀的刻蚀气体包括溴化氢、氧气、氦气的混合气体。
可选的,所述湿法刻蚀的刻蚀剂采用四甲基氢氧化铵溶液。
可选的,在形成伪栅结构的步骤中,所述伪栅的材料为多晶硅、氮化硅或无定形碳。
可选的,在形成伪栅结构的步骤中,所述伪栅结构还包括形成于衬底表面的栅极介质层,所述伪栅形成于栅极介质层表面,所述栅极介质层的材料为氧化铪。
可选的,在形成伪栅结构的步骤之后,进行第一刻蚀之前,还包括:在伪栅结构之间形成与伪栅结构齐平的层间介质层。
可选的,所述层间介质层的材料为氧化硅。
与现有技术相比,本发明的技术方案具有以下优点:
在采用脉冲等离子体刻蚀对所述伪栅进行第一刻蚀的过程中,在源功率与偏置功率的空置时间里,刻蚀产生的聚合物可以及时地从刻蚀形成的开口中排出,减少了聚合物在开口中堆积的问题,因此在较少甚至无聚合物阻挡的条件下,等离子体刻蚀对尺寸不同伪栅的刻蚀速率相等,在第一刻蚀结束时,尺寸较大的伪栅与尺寸较小的伪栅的厚度基本相同;之后,采用表面波等离子体刻蚀对剩余的伪栅进行第二刻蚀时,表面波等离子体刻蚀产生的等离子体具有较低的电子温度,不容易进入衬底,同时表面波等离子体刻蚀产生的真空紫外线很少,从而不容易造成衬底的损伤。
可选方案中,在微波处理装置中进行所述表面波等离子体刻蚀时,所述微波处理装置具有径向线缝隙天线。通过所述径向线缝隙天线可以形成高密度等离子体,高密度等离子体更均匀,电子温度更低,对衬底的损伤更小。
附图说明
图1至图5为本发明去除伪栅的方法一实施例中的各个步骤的示意图。
具体实施方式
现有技术一般采用依次进行的等离子体刻蚀、湿法刻蚀去除伪栅,其中等离子体刻蚀对衬底损伤较大。
对衬底造成损伤可以大致分为两种:对衬底性能的损伤和对衬底形貌的损伤,而对衬底形貌的损伤也会影响衬底的性能。在等离子体刻蚀的过程中,具有较高电子温度的等离子体容易进入伪栅下方的衬底中,对衬底中如空穴等载流子分布等性能造成影响,从而影响晶体管的性能;等离子体刻蚀工艺产生的真空紫外线(VacuumUltraviolet,VUV)照射到半导体衬底,同样会对衬底性能造成损伤;此外,等离子体刻蚀对不同尺寸伪栅的刻蚀速率不同,一般来说,尺寸较大的伪栅,刻蚀形成的开口较大,接下来的刻蚀速率也越快,因此,这样在尺寸较小的伪栅被刻蚀干净时,尺寸较大的伪栅早已被完全刻蚀,且尺寸较大伪栅下方的衬底容易受到等离子体刻蚀的作用而损伤。
为了解决上述技术问题,本发明提供一种去除伪栅的方法,在去除伪栅的步骤中通过采用脉冲等离子体刻蚀对所述伪栅进行第一刻蚀,去除部分厚度的伪栅;采用表面波等离子体刻蚀对剩余的伪栅进行第二刻蚀,去除部分厚度的伪栅;采用湿法刻蚀对剩余的伪栅进行第三刻蚀,将伪栅去除干净。
在采用脉冲等离子体刻蚀对所述伪栅进行第一刻蚀的过程中,刻蚀机以脉冲方式输出源功率或偏置功率,在源功率或偏置功率的空置时间里,刻蚀产生的聚合物及时地从刻蚀形成的开口中排出,减少了聚合物在开口中堆积的问题,因此在较少甚至无聚合物阻挡的条件下,等离子体刻蚀对尺寸不同的伪栅的刻蚀速率相等,在第一刻蚀结束时,尺寸较大的伪栅与尺寸较小的伪栅的厚度基本相同;之后,采用表面波等离子体刻蚀对剩余的伪栅进行第二刻蚀时,表面波等离子体刻蚀产生的等离子体具有较低的电子温度,不容易进入衬底,同时表面波等离子体刻蚀产生的真空紫外线很少,从而不容易造成衬底的损伤。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
参考图1,提供衬底100,在所述衬底100上形成包括栅极介质层、伪栅、伪栅侧壁的侧墙的伪栅结构。
具体地,在本实施例中,所述衬底100为硅衬底,在其他实施例中,所述衬底100还可以为锗硅衬底或绝缘体上硅衬底等其它半导体衬底,对此本发明不做任何限制。
在本实施例中,在所述衬底100上形成伪栅结构,所述伪栅结构包括第一伪栅结构110A、第二伪栅结构110B,所述第一伪栅结构110A包括形成于衬底100表面的第一栅极介质层101A,形成于第一栅极介质层101A表面的第一伪栅102A、形成于第一伪栅102A侧壁的第一侧墙103A;所述第二伪栅结构110B包括形成于衬底100表面的第二栅极介质层101B、形成于第二栅极介质层101B表面的第二伪栅102B、形成于第二伪栅102B侧壁的第二侧墙103B。
在本实例中,第一伪栅结构110A与第二伪栅结构110B不相邻,且第二伪栅102B的尺寸大于第一伪栅102A。
具体地,本实施例中,所述第一栅极介质层101A、第二栅极介质层101B的材料为氧化铪,氧化铪是一种高K材料,在其他实施例中,所述第一栅极介质层101A、第二栅极介质层101B还可以为其他结构或其他材料构成,如氧化硅或氧化硅与氧化铪的叠层结构,本发明对此不作限制。
在本实施例中,所述第一伪栅102A、第二伪栅102B的材料为多晶硅,所述侧墙的材料为氮化硅,但本发明对第一伪栅102A、第二伪栅102B、第一侧墙103A、第二侧墙103B的具体材料不做限制,在其他实施例中,所述第一伪栅102A、第二伪栅102B的材料还可以为氮化硅或无定形碳,第一侧墙103A、第二侧墙103B的材料还可以为氮氧化硅。
在形成伪栅结构以后,在所述衬底100表面及第一伪栅结构110A、第二伪栅结构110B侧壁形成刻蚀阻挡层106,在伪栅结构之间的刻蚀阻挡层106上形成与第一伪栅结构110A、第二伪栅结构110B齐平的层间介质层105,所述刻蚀阻挡层106的材料为氮化硅,层间介质层105的材料为氧化硅,但本发明对刻蚀阻挡层106、层间介质层105的材料不做限制。
参考图2,采用脉冲等离子体刻蚀对所述第一伪栅102A、第二伪栅102B进行第一刻蚀,去除部分厚度的第一伪栅102A、第二伪栅102B,分别形成第一开口201和第二开口202。
脉冲等离子体刻蚀是指刻蚀机以脉冲方式输出源功率或偏置功率,源功率或偏置功率的脉冲周期分为输出时间和空置时间,在输出时间刻蚀机输出源功率或偏置功率,在空置时间停止输出源功率或偏置功率。
具体地,在本实施例中,可以采用刻蚀机进行同步脉冲等离子体刻蚀,同步脉冲指的是源功率和偏置功率的脉冲周期同步。
参考图3,示出了源功率和偏置功率的脉冲周期的示意图,其中折线S1表示源功率的输出脉冲,折线S2表示偏置功率的输出脉冲,横坐标轴T表示时间,纵坐标轴W表示输出功率。从图3中可以看出,源功率的输出脉冲的周期和偏置功率的脉冲周期相等,均为t3-t1,且源功率输出脉冲一个周期的输出时间和偏置功率脉冲一个周期的输出时间相等且重合,均为t2-t1,源功率脉冲一个周期的空置时间和偏置功率脉冲一个周期的空置时间相等且重合,均为t3-t2。这样源功率和偏置功率均为输出时间和空置(停止输出)时间交替进行的输出方式,并且,在同一时刻源功率和偏置功率均为输出状态或均为空置状态。
需要说明的是,在本实施例中,源功率和偏置功率在空置时间的输出功率均为0W,但是输出功率均为0W只是理想状态,不应因此限制本发明,在其他实施例中,源功率和偏置功率在空置时间的输出功率还可以为接近0W的功率值。
继续参考图2,在源功率和偏置功率的空置时间里,刻蚀停止,刻蚀产生的聚合物在源功率和偏置功率空置的时间里能够快速地散去,不易在去除尺寸较小伪栅所形成的开口中出现聚合物易堆积,减小了聚合物影响刻蚀速率的问题,这样在聚合物较少甚至无聚合物阻挡的条件下,同步功率脉冲等离子体刻蚀可以无阻碍地对第一伪栅102A、第二伪栅102B进行刻蚀,这样,等离子体刻蚀对尺寸不同的伪栅的刻蚀速率相等。
在第一刻蚀结束时,尺寸较大的第二伪栅102B与尺寸较小的第一伪栅102A的剩余的厚度基本相同,减小因剩余的第一伪栅102A、第二伪栅102B厚度不同而导致厚度较小伪栅下方的衬底100容易受损伤的问题。
在本实施例中,刻蚀机的源功率在100瓦到3000瓦的范围内,偏置功率在100瓦到1000瓦的范围内。但是本发明对此不作限制,在其他实施例中,所述刻蚀机的源功率、偏置功率还可以不在100瓦到3000瓦的范围内。
在第一刻蚀的过程中,以同步脉冲方式输出源功率和偏置功率,使得在同步脉冲等离子体刻蚀的过程中等离子体的电子温度较低,等离子体不容易由于过高的能量而穿过第一伪栅102A、第一栅极介质层101A(或第二伪栅102B、第二栅极介质层101B)进入衬底100,从而不容易对衬底100中的载流子产生影响,减小了刻蚀过程对晶体管性能的影响。
在本实施例中,第一刻蚀采用的刻蚀气体包括溴化氢、氧气、氦气的混合气体,其中溴化氢为反应气体,氦气为辅助气体,添加氧气的作用在于,氧气能够在刻蚀的过程中产生附着于层间介质层105表面的氧化层,以减少层间介质层105上表面的损伤。但是本发明对第一刻蚀采用的刻蚀气体不做限制,在其他实施例中,还可以采用包括氯气和四氯化硅的刻蚀气体进行第一刻蚀。
需要说明的是,在本实施例中,为了对比尺寸不同的伪栅的去除过程,示意了两个尺寸不同的伪栅结构:第一伪栅结构110A、第二伪栅结构110B,但是本发明对伪栅结构的尺寸和数量不做限制。
需要说明的是,本实施例采用同步脉冲方式,但是本发明对此不作限制,在其他实施例中还可以采用非同步脉冲方式,例如源功率的脉冲周期与偏置功率的偏置功率呈倍数关系,或者,只要两者具有相重合的空置时间,能使聚合物容易能够及时排除即可。
参考图4,采用表面波等离子体刻蚀对剩余的第一伪栅102A、第二伪栅102B进行第二刻蚀,去除部分厚度的第一伪栅102A、第二伪栅102B,使所述第一开口201和第二开口202加深。
表面波等离子体刻蚀是一种微波等离子体刻蚀,在刻蚀的过程中,利用表面波等离子释放的微波与刻蚀气体产生能量均匀且具有较低电子温度的等离子体,这种等离子体很难穿过第一伪栅102A、第一栅极介质层101A(或第二伪栅102B、第二栅极介质层101B)进入衬底100,从而不容易对衬底100中的空穴等载流子产生影响,减小衬底100的损伤。
此外,在表面波等离子体刻蚀过程中产生的真空紫外线很少,由于在第一刻蚀之后,第一伪栅102A、第二伪栅102B的厚度更小,真空紫外线更容易穿过第一伪栅102A、第二伪栅102B进入衬底100,因此,采用表面波等离子体刻蚀进行第二刻蚀,能够有效地减小真空紫外线对衬底100性能的损伤。
在本实施例中,在微波处理装置中进行所述表面波等离子体刻蚀,所述微波处理装置具有表面波等离子源和径向线缝隙天线。径向线缝隙天线是具有多个狭小缝隙的圆盘状装置,表面波等离子源产生的微波通过所述径向线缝隙天线后与刻蚀气体接触,形成能量更为均匀且电子温度更低的等离子体,采用这样的等离子体对剩余的第一伪栅102A、第二伪栅102B刻蚀,对衬底100性能的损伤更小。
在本实施例中,所述第二刻蚀的刻蚀气体包括溴化氢、氧气、氦气的混合气体。但是本发明对第二刻蚀采用的刻蚀气体不做限制,在其他实施例中,还可以采用包括氯气和四氯化硅的刻蚀气体进行第二刻蚀。
在本实施例中,所述第一刻蚀和第二刻蚀去除第一伪栅102A、第二伪栅102B的厚度占所述第一伪栅102A、第二伪栅102B厚度的70%。
同步脉冲等离子体刻蚀的第一刻蚀与表面波等离子体刻蚀的第二刻蚀均属于等离子体刻蚀,采用等离子体刻蚀的好处在于,等离子体刻蚀的各向异性较好,去除伪栅后的第一开口201与第二开口202顶端的口径与底端的口径基本相同,即第一开口201与第二开口202的侧壁的坡度接近直角。
因此,在本实施例中,所述第一刻蚀和第二刻蚀去除所述第一伪栅102A、第二伪栅102B厚度的70%,可以保证最终形成的第一开口201与第二开口202的侧壁的大部分区域较为垂直,使第一开口201与第二开口202最终的形貌较好,同时减小等离子体刻蚀对第一伪栅102A、第二伪栅102B侧壁的层间介质层105的损伤。
但是本发明对述第一刻蚀和第二刻蚀去除第一伪栅102A、第二伪栅102B的厚度占所述第一伪栅102A、第二伪栅102B厚度的比例不做限制,在其他实施例中,可选的,所述第一刻蚀和第二刻蚀去除伪栅的厚度占所述伪栅厚度的30%到70%。
需要说明的是,第一刻蚀去除伪栅的厚度、第二刻蚀去除伪栅的厚度可以随实际生产情况调节,本发明对此不做限制。
参考图5,采用湿法刻蚀对剩余的第一伪栅102A、第二伪栅102B进行第三刻蚀,将第一伪栅102A、第二伪栅102B完全去除,使所述第一开口201与第二开口202露出所述衬底100。
在本实施例中,由于第一开口201下方的衬底100上形成有第一栅极介质层101A,第二开口202下方的衬底100上形成有第二栅极介质层101B,因此第一伪栅102A、第二伪栅102B去除干净后,所述第一开口201与第二开口202分别露出第一栅极介质层101A、第二栅极介质层101B。
具体地,在本实施例中,湿法蚀刻的刻蚀剂采用四甲基氢氧化铵溶液(TMAH)。
采用四甲基氢氧化铵溶液的好处在于,四甲基氢氧化铵溶液具有强碱性,且蚀刻过程较为稳定,且能够快速有效的去除所述剩余的第一伪栅102A、第二伪栅102B。
在其他实施例中,湿法蚀刻的刻蚀剂还可以采用氢氧化钾(KOH)溶液,本发明对此不作限制。
湿法蚀刻时,将晶圆浸泡在包括刻蚀剂的溶液中,避免了等离子对第一伪栅102A、第二伪栅102B的冲击,因此,在剩余的第一伪栅102A、第二伪栅102B厚度较小的情况下,采用湿法刻蚀能够进一步使得衬底100受损伤较小。
去除第一伪栅102A以及第二伪栅102B之后,还可以在第一开口201与第二开口202中分别形成金属栅极(未示出),即形成了具有金属栅极的晶体管。
第一开口201与第二开口202下方衬底100用作晶体管的沟道区,由于第一开口201与第二开口202下方衬底100收到损伤较少,能够有效提高晶体管的性能。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (12)
1.一种去除伪栅的方法,其特征在于,包括:
提供衬底,
在所述衬底上形成包括伪栅的伪栅结构;
采用脉冲等离子体刻蚀对所述伪栅进行第一刻蚀,去除部分厚度的伪栅,形成开口;
采用表面波等离子体刻蚀对剩余的伪栅进行第二刻蚀,去除部分厚度的伪栅,使所述开口加深;
采用湿法刻蚀对剩余的伪栅进行第三刻蚀,去除伪栅使开口露出所述衬底。
2.如权利要求1所述的方法,其特征在于,所述第一刻蚀和第二刻蚀去除伪栅的厚度占所述伪栅厚度的30%到70%。
3.如权利要求1所述的方法,其特征在于,采用脉冲等离子体刻蚀对所述伪栅进行第一刻蚀的步骤包括:采用刻蚀机进行等离子体刻蚀,采用脉冲方式输出刻蚀机的源功率和偏置功率,并使源功率和偏置功率的脉冲周期同步。
4.如权利要求3所述的方法,其特征在于,采用脉冲等离子体刻蚀对所述伪栅进行第一刻蚀的步骤包括:刻蚀机的源功率在100瓦到3000瓦范围内,偏置功率在100瓦到1000瓦的范围内。
5.如权利要求1所述的方法,其特征在于,采用表面波等离子体刻蚀对剩余的伪栅进行第二刻蚀的步骤包括:采用微波处理装置进行所述表面波等离子体刻蚀,所述微波处理装置具有径向线缝隙天线。
6.如权利要求1所述的方法,其特征在于,在采用脉冲等离子体刻蚀对所述伪栅进行第一刻蚀的步骤中,第一刻蚀的刻蚀气体包括溴化氢、氧气、氦气的混合气体。
7.如权利要求1所述的方法,其特征在于,在采用表面波等离子体刻蚀对剩余的伪栅进行第二刻蚀中,所述第二刻蚀的刻蚀气体包括溴化氢、氧气、氦气的混合气体。
8.如权利要求1所述的方法,其特征在于,所述湿法刻蚀的刻蚀剂采用四甲基氢氧化铵溶液。
9.如权利要求1所述的方法,其特征在于,在形成伪栅结构的步骤中,所述伪栅的材料为多晶硅、氮化硅或无定形碳。
10.如权利要求1所述的方法,其特征在于,在形成伪栅结构的步骤中,所述伪栅结构还包括形成于衬底表面的栅极介质层,所述伪栅形成于栅极介质层表面,所述栅极介质层的材料为氧化铪。
11.如权利要求1所述的方法,其特征在于,在形成伪栅结构的步骤之后,进行第一刻蚀之前,还包括:在伪栅结构之间形成与伪栅结构齐平的层间介质层。
12.如权利要求11所述的方法,其特征在于,所述层间介质层的材料为氧化硅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410239069.XA CN105185706B (zh) | 2014-05-30 | 2014-05-30 | 去除伪栅的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410239069.XA CN105185706B (zh) | 2014-05-30 | 2014-05-30 | 去除伪栅的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105185706A true CN105185706A (zh) | 2015-12-23 |
CN105185706B CN105185706B (zh) | 2019-01-22 |
Family
ID=54907705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410239069.XA Active CN105185706B (zh) | 2014-05-30 | 2014-05-30 | 去除伪栅的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105185706B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108962990A (zh) * | 2017-05-23 | 2018-12-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN109037068A (zh) * | 2017-06-08 | 2018-12-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN110854023A (zh) * | 2019-11-21 | 2020-02-28 | 海光信息技术有限公司 | 一种伪栅移除的方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7915105B2 (en) * | 2008-11-06 | 2011-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for patterning a metal gate |
CN102421938A (zh) * | 2009-05-15 | 2012-04-18 | 株式会社岛津制作所 | 表面波等离子体cvd设备以及成膜方法 |
CN102487013A (zh) * | 2010-12-02 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 形成栅极的方法 |
CN103400762A (zh) * | 2013-08-26 | 2013-11-20 | 中微半导体设备(上海)有限公司 | 半导体结构的形成方法 |
US20130309856A1 (en) * | 2012-05-15 | 2013-11-21 | International Business Machines Corporation | Etch resistant barrier for replacement gate integration |
CN103413779A (zh) * | 2013-08-09 | 2013-11-27 | 中微半导体设备(上海)有限公司 | 硅通孔刻蚀方法 |
CN103730418A (zh) * | 2012-10-10 | 2014-04-16 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
-
2014
- 2014-05-30 CN CN201410239069.XA patent/CN105185706B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7915105B2 (en) * | 2008-11-06 | 2011-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for patterning a metal gate |
CN102421938A (zh) * | 2009-05-15 | 2012-04-18 | 株式会社岛津制作所 | 表面波等离子体cvd设备以及成膜方法 |
CN102487013A (zh) * | 2010-12-02 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 形成栅极的方法 |
US20130309856A1 (en) * | 2012-05-15 | 2013-11-21 | International Business Machines Corporation | Etch resistant barrier for replacement gate integration |
CN103730418A (zh) * | 2012-10-10 | 2014-04-16 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
CN103413779A (zh) * | 2013-08-09 | 2013-11-27 | 中微半导体设备(上海)有限公司 | 硅通孔刻蚀方法 |
CN103400762A (zh) * | 2013-08-26 | 2013-11-20 | 中微半导体设备(上海)有限公司 | 半导体结构的形成方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108962990A (zh) * | 2017-05-23 | 2018-12-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN109037068A (zh) * | 2017-06-08 | 2018-12-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN110854023A (zh) * | 2019-11-21 | 2020-02-28 | 海光信息技术有限公司 | 一种伪栅移除的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105185706B (zh) | 2019-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8993414B2 (en) | Laser scribing and plasma etch for high die break strength and clean sidewall | |
TWI605506B (zh) | 用於極薄晶圓之利用雷射剝離與電漿蝕刻損害移除之基板切割 | |
US20150011073A1 (en) | Laser scribing and plasma etch for high die break strength and smooth sidewall | |
US8975162B2 (en) | Wafer dicing from wafer backside | |
JP2019501489A (ja) | 傾斜イオンビームを用いて空洞を満たすための装置及び技術 | |
CN105185706A (zh) | 去除伪栅的方法 | |
CN104701167A (zh) | 晶体管的形成方法 | |
US20150243559A1 (en) | Hybrid wafer dicing approach using temporally-controlled laser scribing process and plasma etch | |
CN103594361A (zh) | 半导体结构的形成方法 | |
US11456367B2 (en) | Trench gate structure and method of forming a trench gate structure | |
CN104979175B (zh) | 栅极及晶体管的形成方法 | |
CN104752181A (zh) | 去除伪栅的方法 | |
CN102790013A (zh) | Cmos晶体管的制作方法 | |
JP5642427B2 (ja) | プラズマ処理方法 | |
CN104241115A (zh) | 减少深沟槽硅蚀刻针状缺陷的处理方法 | |
CN102709166B (zh) | 降低n型掺杂和非掺杂多晶硅栅极刻蚀后形貌差异的方法 | |
CN103413778B (zh) | 隔离结构的形成方法 | |
CN104752226B (zh) | 晶体管的形成方法 | |
Meng et al. | Gate patterning in 14 nm and beyond nodes: from planar devices to three dimensional FinFET devices | |
CN104701262A (zh) | 一种半导体器件的形成方法 | |
CN104752225A (zh) | 晶体管的形成方法 | |
CN102789988A (zh) | 沟槽型功率器件的形成方法 | |
CN110931356A (zh) | 半导体结构及其制造方法 | |
CN104347511B (zh) | 半导体器件的形成方法 | |
CN104979176B (zh) | 栅极的制作方法、晶体管的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20200312 Address after: 201203 5th floor, building 3, No. 18, Zhangjiang Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai Patentee after: Zhongxin Nanfang integrated circuit manufacturing Co., Ltd Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corp. |