CN104701167A - 晶体管的形成方法 - Google Patents
晶体管的形成方法 Download PDFInfo
- Publication number
- CN104701167A CN104701167A CN201310655000.0A CN201310655000A CN104701167A CN 104701167 A CN104701167 A CN 104701167A CN 201310655000 A CN201310655000 A CN 201310655000A CN 104701167 A CN104701167 A CN 104701167A
- Authority
- CN
- China
- Prior art keywords
- pseudo
- layer
- material layer
- gate
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种晶体管的形成方法,包括:在所述衬底上形成包含自下而上的第一伪栅层、牺牲层及第二伪栅层;在所述伪栅侧壁形成侧墙,伪栅和侧墙构成伪栅结构;在所述衬底中形成源区、漏区;形成露出伪栅结构表面的层间介质层;以所述牺牲层作为刻蚀停止层,干法刻蚀去除所述伪栅结构中的第二伪栅层;去除所述牺牲层;湿法刻蚀去除第一伪栅层,形成开口;在所述开口中形成金属栅极结构。本发明形成方法去除伪栅时对衬底的影响较小,使得形成的晶体管性能更佳。
Description
技术领域
本发明涉及本发明涉及半导体领域,具体涉及一种晶体管的形成方法。
背景技术
在晶体管的高K介质/后金属栅工程中,一般采用后栅工艺形成金属栅极。根据现有后栅工艺,先形成伪栅结构,再去除其中的伪栅,在去除伪栅产生的开口中形成金属栅极。目前的工艺所制造的各种半导体特征尺寸非常小,要在如此小的伪栅结构中完全去除伪栅是相当困难的,现有技术一般采用干法刻蚀加湿法刻蚀来去除伪栅。
但是,用来去除伪栅的干法刻蚀加湿法刻蚀存在如下问题,由于在晶圆中,在伪栅密集的区域与伪栅疏松的区域,伪栅的高度不同,即使在同一晶体管中,受工艺精度的制约,这些伪栅的顶部上表面也是不平整的,这样在经过伪栅的干法刻蚀之后,残余的伪栅厚度不均匀,在之后的湿法刻蚀残余的伪栅时,较厚部位的残余的伪栅可能刻蚀不干净,或是较薄部位的伪栅下方的伪栅介质层以及衬底受湿法刻蚀而损伤。
如图1所示,在衬底01中左侧为NMOS管的伪栅结构,右侧为PMOS管的伪栅结构,中间的虚线表示两个伪栅结构不相邻,其中NMOS管的伪栅结构位于伪栅密集的区域,PMOS管的伪栅结构位于伪栅疏松的区域,每一伪栅结构如包括伪栅介质层(例如,氧化物如氧化硅、氮氧化硅、或高K栅介质)03、伪栅(例如,多晶硅)02(06)和侧墙(例如,氧化硅或氮化硅)04,伪栅结构之间有层间介质层05隔离。
对伪栅02(06)进行干法刻蚀后,残余的伪栅06与残余的伪栅02厚度不同,导致湿法刻蚀残余的伪栅02(06)后,如图2所示,较厚的残余的伪栅06还有残留,较薄的残余伪栅02被刻蚀干净,但是较薄的残余伪栅02下方的伪栅介质层03以及衬底01受湿法刻蚀影响而损伤,从而影响了晶体管的性能。
发明内容
本发明解决的问题是提供一种晶体管的形成方法,以减少去除伪栅的步骤对衬底的影响,进而优化晶体管的性能。
为解决上述问题,本发明提供一种晶体管的形成方法,包括:
提供衬底;
在所述衬底上形成第一伪栅材料层;
在所述第一伪栅材料层表面形成牺牲材料层;
在所述牺牲材料层表面形成第二伪栅材料层;
对所述第一伪栅材料层、牺牲材料层和第二伪栅材料层进行光刻,形成伪栅,所述伪栅包含第一伪栅材料层形成的第一伪栅层、牺牲材料层形成的牺牲层以及第二伪栅材料层形成的第二伪栅层;
在所述伪栅侧壁形成侧墙,所述伪栅和所述侧墙构成伪栅结构;
在所述伪栅结构露出的衬底中形成源区、漏区;
在所述衬底上形成露出伪栅结构表面的层间介质层;
以所述牺牲层作为刻蚀停止层,干法刻蚀去除所述伪栅结构中的第二伪栅层;
去除所述牺牲层;
湿法刻蚀去除第一伪栅层,在伪栅原位置处形成开口;
在所述开口中形成金属栅极结构。
可选的,在形成第一伪栅材料层的步骤以后,形成牺牲材料层的步骤之前,还包括:对第一伪栅材料层进行N型离子注入。
可选的,在形成第二伪栅材料层的步骤以后,还包括:对第二伪栅材料层进行P型离子注入。
可选的,所述第一伪栅材料层、第二伪栅材料层的材料均为多晶硅。
可选的,形成牺牲材料层的步骤包括,使所述牺牲材料层的材料包括氮化硅、氧化硅、氮氧化硅、氮碳化硅中的一种或多种。
可选的,形成第一伪栅材料层的步骤包括,所述第一伪栅材料层的厚度范围在2纳米到10纳米。
可选的,形成牺牲材料层的步骤包括,所述牺牲材料层的厚度范围在2纳米到5纳米。
可选的,形成第二伪栅材料层的步骤包括,所述第二伪栅材料层的厚度范围在40纳米到65纳米。
可选的,干法刻蚀去除所述第二伪栅层的步骤包括:采用含氯气体或含溴气体对第二伪栅层进行等离子体刻蚀。
可选的,去除牺牲层的步骤包括:采用SiCoNi方法去除所述牺牲层。
可选的,去除牺牲层的步骤包括:采用湿法刻蚀去除所述牺牲层。
可选的,湿法刻蚀去除第一伪栅层的步骤包括:采用四甲基氢氧化铵溶液或氢氧化钾溶液对第一伪栅层进行湿法刻蚀。
与现有技术相比,本发明的技术方案具有以下优点:
在形成伪栅的工艺中,依次形成第一伪栅材料层、牺牲材料层、第二伪栅材料层,再对第一伪栅材料层、牺牲材料层、第二伪栅材料层进行一次光刻形成由自下而上的第一伪栅层、牺牲层、第二伪栅层共三层结构构成的伪栅,其中牺牲层作为第二伪栅层的刻蚀停止层,相应地,在去除伪栅的工艺中,先采用干法刻蚀去除第二伪栅层,干法刻蚀停止在牺牲层构成的刻蚀停止层上,虽然第二伪栅层的上表面凹凸不平,且不同区域的晶体管中第二伪栅层的厚度不同,但是由于刻蚀停止层与第二伪栅层的刻蚀选择比很大,去除第二伪栅层后的牺牲层上表面平整度较高,去掉牺牲层,这样剩余的第一伪栅层表面厚度均匀,湿法刻蚀去掉第一伪栅层的过程对衬底的影响很小,提高了晶体管的性能。
进一步,对第二伪栅材料层进行P型离子注入,可以降低后续干法刻蚀去除第二伪栅材料层的刻蚀速率,将刻蚀时间延长,有益于提高干法刻蚀的可控制性,在干法刻蚀停止时获得更平整的表面。
附图说明
图1、图2是现有采用金属栅极的晶体管的形成方法示意图;
图3是本发明晶体管的形成方法一实施例的流程图;
图4至图13为图3所示方法中各步骤形成的晶体管的侧视图。
具体实施方式
现有技术晶体管的金属栅极形成工艺中去除伪栅的步骤中,在伪栅密集的区域与伪栅疏松的区域,伪栅的高度不同,即使在同一晶体管中,受工艺精度的制约,伪栅的顶部上表面也是不平整的,这样在经过伪栅的干法刻蚀之后,残余的伪栅厚度不均匀,在之后的湿法刻蚀残余的伪栅时较厚部位的残余的伪栅可能刻蚀不净,或是较薄部位的伪栅下方的衬底受湿法刻蚀而损伤。
为了解决上述技术问题,本发明提供一种晶体管的形成方法,在形成伪栅的工艺中,形成由自下而上的第一伪栅层、牺牲层、第二伪栅层共三层构成的伪栅,其中牺牲层作为第二伪栅层的刻蚀停止层,可以在干法刻蚀第二伪栅层之后使剩余的第一伪栅层表面厚度均匀,湿法刻蚀去掉第一伪栅层时,衬底能够保持良好的形貌,从而提高晶体管的性能。
参考图3,示出了本发明晶体管的形成方法一实施例的流程图,本发明晶体管的形成方法包括以下大致步骤:
步骤S1,提供衬底;
步骤S2,在所述衬底表面形成第一伪栅材料层,并对第一伪栅材料层进行N型离子注入;
步骤S3,在所述第一伪栅材料层表面形成牺牲材料层;
步骤S4,在所述牺牲材料层表面形成第二伪栅材料层,并对第二伪栅材料层进行P型离子注入;
步骤S5,对所述第一伪栅材料层、牺牲材料层、第二伪栅材料层进行光刻,形成伪栅,所述伪栅包含第一伪栅材料层形成的第一伪栅层、牺牲材料层形成的牺牲层、第二伪栅材料层形成的第二伪栅层;
步骤S6,在所述伪栅侧壁形成侧墙,所述伪栅、侧墙构成伪栅结构;
步骤S7,在所述伪栅结构露出的衬底中形成源区、漏区;
步骤S8,在所述衬底上形成露出伪栅结构表面的层间介质层;
步骤S9,以牺牲层作为刻蚀停止层,干法刻蚀去除所述伪栅结构中的第二伪栅层;
步骤S10,去除所述牺牲层;
步骤S11,湿法刻蚀去除第一伪栅层,在伪栅原位置处形成开口;
步骤S12,在所述开口中形成金属栅极结构。
在去除伪栅的工艺中,先采用干法刻蚀去除第二伪栅层,干法刻蚀停止在牺牲层构成的刻蚀停止层上,虽然之前第二伪栅层的上表面凹凸不平,但是由于干法刻蚀对所述牺牲层的刻蚀强度很低,干法刻蚀很容易停止在所述牺牲层上。这样去除第二伪栅层后的牺牲层上表面平整度较高,去掉牺牲层,剩余的第一伪栅层厚度均匀,湿法刻蚀去掉第一伪栅层对衬底的影响也较小,使得最终形成的晶体管性能更佳。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。参考图4至图13,示出了图3所示方法中各步骤形成的晶体管的侧视图。
参考图4,执行步骤S1,提供衬底100。在本实施例中,所述衬底100为硅衬底,在其他实施例中,所述衬底100还可以为锗硅衬底或绝缘体上硅衬底等其它半导体衬底,对此本发明不做任何限制。
具体地,在本实施例中,在所述衬底100上同时形成NMOS管与PMOS管,所以在提供衬底100后,还需要在衬底100中形成隔离结构101,所述隔离结构101为浅沟槽隔离结构,在其他实施例中,所述隔离结构还可以为局部氧化隔离。所述隔离结构101用于隔离NMOS管与PMOS管的源区和漏区。在其他实施例中,也可以不形成所述隔离结构101。
本实施例,在衬底100上形成伪栅之前,还在所述衬底100表面形成伪栅介质材料层(未示出),所述伪栅介质材料层用于形成伪栅介质层,伪栅介质层能够在去除伪栅的过程中起到保护衬底100的作用。在本实施例中,所述伪栅介质材料层的材料为氮化硅,在其他实施例中,所述伪栅介质材料层的材料还可以为氧化硅等其他材料,本发明对此不作限制。在其他实施例中,也可以不形成所述伪栅介质材料层。
结合参考图4、图5,执行步骤S2,在衬底100上形成第一伪栅材料层102,并对第一伪栅材料层102进行N型离子注入。
本实施例中,第一伪栅材料层102形成在所述伪栅介质材料层的表面。
具体的,所述第一伪栅材料层102的材料为多晶硅,所述第一伪栅材料层102的作用是形成第一伪栅层,作为伪栅的一部分,在金属栅极结构形成之前需要被去除,所以本发明对第一伪栅材料层102的材料不作限制。
若第一伪栅材料层102的厚度过小,则难以保证第一伪栅材料层102的成膜质量,若第一伪栅材料层102的厚度过大,则后续去除第一伪栅材料层102的时间相应延长,影响产能,并且第一伪栅材料层102厚度增大,其去除难度也相应增大,后续的湿法刻蚀难以保证将其去除干净。可选的,所述第一伪栅材料层102的厚度范围在2纳米到10纳米。
所述第一伪栅材料层102的厚度范围随生产工艺的进步而可能发生改变,本发明对此不作限制。
如图5所示,在本实施例中,对第一伪栅材料层进行N型离子注入(例如:可以采用磷、砷中的一种或几种离子进行N型离子注入),将N型离子103注入多晶硅中,可以加快之后去除第一伪栅层时湿法刻蚀对多晶硅刻蚀的速率,加快了生产节拍,节省产能。
进行N型离子注入的过程中还可以加入锗或碳等辅助离子,本发明对此不作限制。
在其他实施例中,根据对第一伪栅材料层102去除工艺的其他要求,也可以采用其他离子对第一伪栅材料层102进行离子注入,本发明对此不作限制。
需要说明的是,本发明对第一伪栅材料层是否进行离子注入并不做限制,在其他实施例中,还可以不对所述第一伪栅材料层进行离子注入,而采用本征半导体材料作为第一伪栅材料层102。
参考图6,执行步骤S3,在所述第一伪栅材料层102表面形成牺牲材料层104。
在本实施例中,采用化学气相沉积法形成所述牺牲材料层104。
在本实施例中,牺牲材料层104的材料为氧化硅,在其他实施例中,也可以采用如氮化硅、氮氧化硅、氮碳化硅等材料的一种或多种。
在本实施例中,所述牺牲材料层104为单层结构,在其他实施例中,所述牺牲材料层104还可以为多层堆叠结构。
需要注意的是,牺牲材料层104的材料需与第一、第二伪栅材料层的刻蚀选择比不同,牺牲材料层104的作用是形成伪栅结构中的牺牲层,牺牲层作为第二伪栅层的刻蚀停止层,需要在第二伪栅层的干法刻蚀中使干法刻蚀对多晶硅的去除速率远大于干法刻蚀对牺牲材料层104的刻蚀速率,以确保干法刻蚀能较准确地停止在牺牲层,且刻蚀停止后牺牲层上表面较平整。
若牺牲材料层104的厚度过小,则难以保证牺牲材料层104的成膜质量,之后对应形成的伪栅结构中较薄的牺牲层作为刻蚀停止层可能会在第二伪栅层的干法刻蚀中被刻穿,影响牺牲层下面的第一伪栅层。
若牺牲材料层104的厚度过大,则后续去牺牲层时,需要的刻蚀强度较大,可能在刻蚀净牺牲层后还影响到牺牲层下方的第一伪栅层的形貌,进而在之后工序中使伪栅介质层及衬底的形貌受到影响。
因而,在本实施例中,所述牺牲材料层104的厚度范围在2纳米到5纳米。
所述牺牲材料层104的厚度范围随生产工艺的进步可能发生改变,本发明对此不作限制。
结合参考图7、图8,执行步骤S4,在所述牺牲材料层104表面形成第二伪栅材料层105,并对第二伪栅材料层105进行P型离子注入。
所述第二伪栅材料层105的材料为多晶硅,所述第二伪栅材料层105的作用是形成第二伪栅层,作为伪栅的一部分,在金属栅极形成之前需要被去除,所以本发明对第二伪栅材料层105的材料不作限制。
在本实施例中,所述第二伪栅材料层105的厚度范围在40纳米到65纳米,第二伪栅材料层105的作用是形成伪栅结构中的第二伪栅层,由于后续去除第二伪栅层的干法刻蚀的刻蚀量难以精确控制,所以与第一伪栅材料层102相比,第所述第二伪栅材料层105的厚度相对较厚,这样之后去除伪栅时第二伪栅材料层106的干法刻蚀时间较长,便于控制。
所述第二伪栅材料层105的厚度范围随生产工艺的进步而可能发生改变,本发明对此不作限制。
需要注意的是,由于伪栅的作用是定义之后金属栅极的尺寸和位置,所以所述第一伪栅材料层102、牺牲材料层104、第二伪栅材料层105的总厚度需要与后续形成的金属栅极厚度一致,也就是说伪栅的厚度是参照金属栅极的厚度设置的。
可以采用硼、氟化硼中的一种或几种对第二伪栅材料层105进行P型离子注入,将P型离子106注入多晶硅中,能够降低之后去除第二伪栅层时干法刻蚀对多晶硅刻蚀的速率,使刻蚀时间延长,便于对干法刻蚀去除第二伪栅层作更精确地控制,使得去除第二伪栅层后的牺牲层表面更均匀。
在其他实施例中,根据对第二伪栅材料层105去除工艺的其他要求,也可以采用其他离子对第二伪栅材料层105离子注入,本发明对此不作限制。
需要说明的是,本发明对第二伪栅材料层105是否进行离子注入并不做限制,在其他实施例中,还可以不对所述第二伪栅材料层105进行离子注入,而采用本征半导体材料作为第二伪栅材料层105。
参考图9,执行步骤S5,在所述第二伪栅材料层105表面形成图形化的掩模层110,对所述伪栅介质材料层、第一伪栅材料层102、牺牲材料层104、第二伪栅材料层105进行光刻,形成伪栅。所述伪栅包含第一伪栅材料层102形成的第一伪栅层107、牺牲材料层104形成的牺牲层108、第二伪栅材料层105形成的第二伪栅层109,其中牺牲层108作为第二伪栅层109的刻蚀停止层。在光刻后,所述伪栅介质材料层形成伪栅介质层。
参考图10,执行步骤S6,在所述伪栅侧壁形成侧墙111,所述侧墙111材料为氮化硅,所述伪栅、侧墙111构成伪栅结构。
在本实施例中,所述侧墙111还形成于伪栅介质层侧壁,所述伪栅结构还包括伪栅介质层。
在本实施例中,伪栅结构包括所述NMOS管的伪栅结构、PMOS管的伪栅结构。
继续参考图10,执行步骤S7,以所述伪栅结构为掩模,在所述伪栅结构露出的衬底100中形成NMOS管与PMOS管的源区(未示出)、漏区(未示出)。
在本实施例中,在形成源区、漏区以后,在所述衬底100上形成刻蚀阻挡层112,作为后续工艺的刻蚀阻挡层,在其他实施例中,也可以不形成所述刻蚀阻挡层112。
继续参考图10,执行步骤S8,在所述衬底100上形成露出伪栅结构表面的层间介质层120。
具体地,在所述刻蚀阻挡层112及所述伪栅结构上形成层间介质层120并对所述层间介质层120进行化学机械研磨直至露出伪栅结构表面。
在本实施例中,采用化学气相沉积法形成所述层间介质层120。
具体地,所述层间介质层120的材料为氧化硅,但本发明对层间介质层105的材料不做限制。
参考图11,执行步骤S9,以牺牲层108作为刻蚀停止层,采用干法刻蚀去除所述伪栅结构中的第二伪栅层109。
具体地,在本实施例中,采用含氯气体或含溴气体对第二伪栅层109进行等离子体刻蚀,这样的好处在于,采用含氯气体或含溴气体对材料为多晶硅的第二伪栅层109进行干法刻蚀的刻蚀速率快,并且对氧化硅刻蚀速率很低,也就是说,对材料为氧化硅的层间介质层120损伤小,并且更容易停止在材料为氧化硅的牺牲层109上。
等离子体刻蚀为干法刻蚀的一种,具有刻蚀速率高、均匀性和选择性好等优点,在其他实施例中,也可以采用其他干法刻蚀工艺去除所述第二伪栅层109。
参考图12,执行步骤S10,去除所述牺牲层108,具体地,在本实施例中,采用SiCoNi方法对材料为氧化硅的牺牲层108进行干法刻蚀。
SiCoNi方法是一种采用包括氢气、三氟化氮与氨气的刻蚀方法,SiCoNi方法对多晶硅的刻蚀速率很低,由于所述第一伪栅层107的材料为多晶硅,所以SiCoNi方法对剩余的第一伪栅层107刻蚀速率很低,采用SiCoNi方法去除牺牲层108后,第一伪栅层107上表面平整度较高,即第一伪栅层107的厚度均匀。
在其他实施例中,也可以采用其他刻蚀剂进行干法刻蚀去除所述牺牲层108。
在其他实施例也可以采用湿法刻蚀去除所述牺牲层108。例如采用HF溶液进行湿法刻蚀去除所述牺牲层108。
参考图13,执行步骤S11,湿法刻蚀去除第一伪栅层107,在伪栅原位置处形成开口(未标出)。具体地,在本实施例中,湿法刻蚀的刻蚀剂采用四甲基氢氧化铵溶液(TMAH),
采用四甲基氢氧化铵溶液的好处在于,四甲基氢氧化铵溶液具有强碱性,且刻蚀过程较为稳定,且能够快速有效的去除所述第一伪栅层107。
在本发明的形成方法中,由于基于牺牲层的阻挡作用,在去除第二伪栅层的干法刻蚀后所述第一伪栅层107的厚度均匀,在使用一定量的四甲基氢氧化铵溶液对第一伪栅层107进行刻蚀时,第一伪栅层107的底部被同时刻蚀干净,这样可以确保第一伪栅层107下方的伪栅介质层在湿法刻蚀第一伪栅层107后的完整性。
此外,由于牺牲层108形成于第一伪栅层107与第二伪栅层109中间,在去除第二伪栅层109的过程中,第一伪栅层107形貌完整,使得在湿法刻蚀去除第一伪栅层107时,所需要的刻蚀量是固定的,相应的,可以对应所需要的刻蚀量而采取一定量的四甲基氢氧化铵溶液,对湿法刻蚀进行更精确的控制。
在其他实施例中,湿法刻蚀的刻蚀剂还可以采用氢氧化钾(KOH)溶液或其他溶液,本发明对此不作限制。
去除第一伪栅层107之后,还需要湿法刻蚀去除伪栅介质层,由于之前湿法刻蚀第一伪栅层107的精确控制,确保了伪栅介质层的完整性,这样在去除伪栅介质层时,不会损伤到衬底100,从而使伪栅介质层下方的衬底100能保持较好的形貌。去除伪栅介质层后,所述对应伪栅形状的开口的深度增大。
执行步骤S12,在所述开口中形成金属栅极结构。所述金属栅极结构包括栅介质层以及金属栅极。形成栅介质层以及金属栅极的工艺为本领域惯用技术,在此不再赘述。至此,完成了晶体管的形成方法。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (12)
1.一种晶体管的形成方法,其特征在于,包括:
提供衬底;
在所述衬底上形成第一伪栅材料层;
在所述第一伪栅材料层表面形成牺牲材料层;
在所述牺牲材料层表面形成第二伪栅材料层;
对所述第一伪栅材料层、牺牲材料层和第二伪栅材料层进行光刻,形成伪栅,所述伪栅包含第一伪栅材料层形成的第一伪栅层、牺牲材料层形成的牺牲层以及第二伪栅材料层形成的第二伪栅层;
在所述伪栅侧壁形成侧墙,所述伪栅和所述侧墙构成伪栅结构;
在所述伪栅结构露出的衬底中形成源区、漏区;
在所述衬底上形成露出伪栅结构表面的层间介质层;
以所述牺牲层作为刻蚀停止层,干法刻蚀去除所述伪栅结构中的第二伪栅层;
去除所述牺牲层;
湿法刻蚀去除第一伪栅层,在伪栅原位置处形成开口;
在所述开口中形成金属栅极结构。
2.如权利要求1所述的形成方法,其特征在于,在形成第一伪栅材料层的步骤以后,形成牺牲材料层的步骤之前,还包括:对第一伪栅材料层进行N型离子注入。
3.如权利要求1所述的形成方法,其特征在于,在形成第二伪栅材料层的步骤以后,还包括:对第二伪栅材料层进行P型离子注入。
4.如权利要求1所述的形成方法,其特征在于,所述第一伪栅材料层、第二伪栅材料层的材料均为多晶硅。
5.如权利要求1所述的形成方法,其特征在于,形成牺牲材料层的步骤包括,使所述牺牲材料层的材料包括氮化硅、氧化硅、氮氧化硅、氮碳化硅中的一种或多种。
6.如权利要求1所述的形成方法,其特征在于,形成第一伪栅材料层的步骤包括,所述第一伪栅材料层的厚度范围在2纳米到10纳米。
7.如权利要求1所述的形成方法,其特征在于,形成牺牲材料层的步骤包括,所述牺牲材料层的厚度范围在2纳米到5纳米。
8.如权利要求1所述的形成方法,其特征在于,形成第二伪栅材料层的步骤包括,所述第二伪栅材料层的厚度范围在40纳米到65纳米。
9.如权利要求1所述的形成方法,其特征在于,干法刻蚀去除所述第二伪栅层的步骤包括:采用含氯气体或含溴气体对第二伪栅层进行等离子体刻蚀。
10.如权利要求1所述的形成方法,其特征在于,去除牺牲层的步骤包括:采用SiCoNi方法去除所述牺牲层。
11.如权利要求1所述的形成方法,其特征在于,去除牺牲层的步骤包括:采用湿法刻蚀去除所述牺牲层。
12.如权利要求1所述的形成方法,其特征在于,湿法刻蚀去除第一伪栅层的步骤包括:采用四甲基氢氧化铵溶液或氢氧化钾溶液对第一伪栅层进行湿法刻蚀。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310655000.0A CN104701167B (zh) | 2013-12-05 | 2013-12-05 | 晶体管的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310655000.0A CN104701167B (zh) | 2013-12-05 | 2013-12-05 | 晶体管的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104701167A true CN104701167A (zh) | 2015-06-10 |
CN104701167B CN104701167B (zh) | 2017-09-22 |
Family
ID=53348163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310655000.0A Active CN104701167B (zh) | 2013-12-05 | 2013-12-05 | 晶体管的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104701167B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104701262A (zh) * | 2013-12-10 | 2015-06-10 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的形成方法 |
CN105575788A (zh) * | 2014-10-17 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
CN105590861A (zh) * | 2014-11-13 | 2016-05-18 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的制造方法 |
CN106444365A (zh) * | 2015-08-12 | 2017-02-22 | 中芯国际集成电路制造(上海)有限公司 | 晶圆刻蚀的控制方法及晶圆制造方法 |
CN108022881A (zh) * | 2016-10-28 | 2018-05-11 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
CN110718465A (zh) * | 2018-07-12 | 2020-01-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5994193A (en) * | 1998-02-04 | 1999-11-30 | Advanced Micro Devices, Inc. | Method of making high performance MOSFET with integrated poly/metal gate electrode |
JP2004228258A (ja) * | 2003-01-22 | 2004-08-12 | Renesas Technology Corp | 半導体装置の製造方法 |
US20080085590A1 (en) * | 2006-10-05 | 2008-04-10 | Liang-Gi Yao | Method of making FUSI gate and resulting structure |
CN102222692A (zh) * | 2010-04-14 | 2011-10-19 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
-
2013
- 2013-12-05 CN CN201310655000.0A patent/CN104701167B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5994193A (en) * | 1998-02-04 | 1999-11-30 | Advanced Micro Devices, Inc. | Method of making high performance MOSFET with integrated poly/metal gate electrode |
JP2004228258A (ja) * | 2003-01-22 | 2004-08-12 | Renesas Technology Corp | 半導体装置の製造方法 |
US20080085590A1 (en) * | 2006-10-05 | 2008-04-10 | Liang-Gi Yao | Method of making FUSI gate and resulting structure |
CN102222692A (zh) * | 2010-04-14 | 2011-10-19 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104701262A (zh) * | 2013-12-10 | 2015-06-10 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的形成方法 |
CN104701262B (zh) * | 2013-12-10 | 2017-11-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的形成方法 |
CN105575788A (zh) * | 2014-10-17 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
CN105575788B (zh) * | 2014-10-17 | 2019-01-22 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
CN105590861A (zh) * | 2014-11-13 | 2016-05-18 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的制造方法 |
CN105590861B (zh) * | 2014-11-13 | 2020-04-07 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的制造方法 |
CN106444365A (zh) * | 2015-08-12 | 2017-02-22 | 中芯国际集成电路制造(上海)有限公司 | 晶圆刻蚀的控制方法及晶圆制造方法 |
CN106444365B (zh) * | 2015-08-12 | 2020-03-10 | 中芯国际集成电路制造(上海)有限公司 | 晶圆刻蚀的控制方法及晶圆制造方法 |
CN108022881A (zh) * | 2016-10-28 | 2018-05-11 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
CN108022881B (zh) * | 2016-10-28 | 2020-05-08 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
CN110718465A (zh) * | 2018-07-12 | 2020-01-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN110718465B (zh) * | 2018-07-12 | 2023-03-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104701167B (zh) | 2017-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102569050B (zh) | 一种金属栅极的形成方法 | |
CN104701167A (zh) | 晶体管的形成方法 | |
US9123773B1 (en) | T-shaped single diffusion barrier with single mask approach process flow | |
US9123743B2 (en) | FinFETs and methods for forming the same | |
CN105097521A (zh) | 半导体器件的形成方法 | |
KR20110081819A (ko) | 스플릿 게이트 메모리 셀을 제조하기 위한 방법 | |
CN104900495A (zh) | 自对准双重图形化方法及鳍式场效应晶体管的制作方法 | |
CN104752214A (zh) | 鳍式场效应管的形成方法 | |
US9129855B2 (en) | Non-volatile memory (NVM) and high-k and metal gate integration using gate-first methodology | |
CN105097533A (zh) | 半导体结构的形成方法 | |
CN104078366B (zh) | 双重图形化鳍式晶体管的鳍结构制造方法 | |
CN105514041A (zh) | 晶体管的形成方法 | |
CN104517901A (zh) | Cmos晶体管的形成方法 | |
CN104701141B (zh) | 一种半导体器件的形成方法 | |
CN106328694B (zh) | 半导体结构的形成方法 | |
CN104701151A (zh) | 栅极的形成方法 | |
CN107785265B (zh) | 半导体器件的形成方法 | |
CN107785318B (zh) | 半导体结构的制造方法 | |
CN106298929A (zh) | 鳍式场效应管的形成方法 | |
CN104217986A (zh) | 浅沟槽隔离结构的制作方法和nand闪存的制作方法 | |
CN104064469A (zh) | 半导体器件制造方法 | |
Du et al. | Optimization of sti oxide recess uniformity for finfet beyond 20nm | |
CN109698119B (zh) | 一种半导体器件的制造方法和半导体器件 | |
CN105575787A (zh) | 半导体结构的形成方法 | |
CN102468149A (zh) | 金属栅电极的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |