JP5713043B2 - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法 Download PDF

Info

Publication number
JP5713043B2
JP5713043B2 JP2013064490A JP2013064490A JP5713043B2 JP 5713043 B2 JP5713043 B2 JP 5713043B2 JP 2013064490 A JP2013064490 A JP 2013064490A JP 2013064490 A JP2013064490 A JP 2013064490A JP 5713043 B2 JP5713043 B2 JP 5713043B2
Authority
JP
Japan
Prior art keywords
trench
protective film
reaction chamber
gas
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013064490A
Other languages
English (en)
Other versions
JP2013254936A (ja
Inventor
洋平 小田
洋平 小田
理崇 野田
理崇 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013064490A priority Critical patent/JP5713043B2/ja
Priority to US14/391,038 priority patent/US9299576B2/en
Priority to DE201311002348 priority patent/DE112013002348T5/de
Priority to PCT/JP2013/002650 priority patent/WO2013168372A1/ja
Priority to CN201380024233.9A priority patent/CN104285283B/zh
Priority to TW102116065A priority patent/TWI518777B/zh
Publication of JP2013254936A publication Critical patent/JP2013254936A/ja
Application granted granted Critical
Publication of JP5713043B2 publication Critical patent/JP5713043B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • H01L21/30655Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Description

本発明は、エッチングによってトレンチが形成された半導体基板の製造方法に関するものである。
従来より、低オン抵抗を得つつ高耐圧を得るために、P型領域とN型領域とが面方向に繰り返し配置されることによってPNコラム構造が形成されたスーパージャンクション構造を有する半導体基板を用いて半導体装置を構成することが知られている。
上記半導体基板の製造方法として、例えば、特許文献1には次の方法が提案されている。すなわち、まず、複数のチップ形成領域を有する半導体ウェハの各チップ形成領域に対してトレンチを形成する。その後、Cガスをプラズマ化してトレンチの壁面に保護膜を形成する保護膜形成ステップ、Cガスを排気する排気ステップ、SFガスをプラズマ化してトレンチの底面に形成された保護膜を除去し、さらにトレンチを掘り下げるエッチングステップの各ステップを繰り返し行うことにより、所望の深さを有するトレンチを形成する。
これによれば、各トレンチにエピタキシャル膜を埋め込む等することによってPNコラム構造を有する半導体基板が製造される。そして、一般的な半導体製造プロセスを行った後にチップ単位に分割することにより、PNコラム構造を有する半導体装置が製造される。
また、保護膜を形成した後にCガスを排気しているため、エッチング工程の際にCガスとSFガスとが混合することを抑制することができる。このため、エッチング工程の際に保護膜の強度が低下することを抑制することができ、半導体ウェハにダメージが印加されることを抑制することができる。
特開2008−205436号公報
しかしながら、上記製造方法では、エッチングステップにて保護膜を除去したときにフッ素系の反応ガスが生成され、この反応ガスがトレンチ内に滞留してしまう。また、エッチングステップでは、通常、SFプラズマを半導体ウェハの面方向と垂直方向から照射して半導体ウェハを処理することにより行うが、半導体ウェハの中央部と外縁部とではSFプラズマの流速が異なる。具体的には、半導体ウェハの中央部に照射されるSFプラズマの方が外縁部に照射されるSFプラズマより流速が大きくなる。
このため、トレンチ内に反応ガスが滞留していると、半導体ウェハの中央部に形成されたトレンチの底面にSFプラズマ中のラジカルが到達する割合と、半導体ウェハの外縁部に形成されたトレンチの底面にSFプラズマ中のラジカルが到達する割合とが異なる。したがって、半導体ウェハの面内において、各チップ形成領域でのエッチングレートがばらついてしまう。つまり、半導体ウェハの面内において、各チップ形成領域に形成されるトレンチの深さがばらついてしまう。
そして、このように各チップ形成領域に形成されるトレンチの深さがばらついている半導体ウェハを用いてPNコラム構造を有する半導体装置を製造すると、チップ毎に耐圧がばらついてしまう。
本発明は上記点に鑑みて、半導体ウェハの面内において、各チップ形成領域に形成されるトレンチの深さがばらつくことを抑制することができる半導体基板の製造方法を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、表面に所定のパターニングを施したマスク材(21)を形成した半導体ウェハ(20)を反応チャンバ(10)内に導入する導入ステップと、反応チャンバ内に第1ガスを導入し、当該第1導入ガスをプラズマ化して半導体ウェハを処理することにより、半導体ウェハにマスク材のパターンに従ってトレンチ(22)を形成するエッチングステップと、反応チャンバ内に第2導入ガスを導入し、当該第2導入ガスをプラズマ化して半導体ウェハを処理することにより、トレンチの壁面に保護膜(23)を形成する保護膜形成ステップと、反応チャンバ内に第3導入ガスを導入し、当該第3導入ガスをプラズマ化して半導体ウェハを処理することにより、トレンチの底面に形成された保護膜を除去する保護膜除去ステップとを行い、半導体ウェハにマスク材を残した状態でエッチングステップ、保護膜形成ステップ、保護膜除去ステップを繰り返し行うことにより、トレンチを掘り下げていき、トレンチの開口部の幅に対する深さの割合で示されるアスペクト比が10以上となった後のトレンチに対してさらにエッチングステップを行う前であって、保護膜除去ステップの後に、反応チャンバ内を排気する排気ステップを少なくとも1回行うことを特徴としている。
これによれば、アスペクト比が10以上となった後のトレンチに対してさらにエッチングステップを行う前であって、保護膜除去ステップの後に少なくとも排気ステップを1回行っているため、排気ステップによってトレンチ内に滞留している反応ガスを排気(除去)することができる。このため、エッチングステップにてさらにトレンチを掘り下げる際、半導体ウェハの面内において、各チップ形成領域でエッチングレートがばらつくことを抑制することができる。つまり、半導体ウェハの面内において、各チップ形成領域に形成されるトレンチの深さがばらつくことを抑制することができる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第1実施形態における半導体基板の製造方法に用いられるエッチング装置の模式図である。 本発明の第1実施形態における半導体基板の製造工程を示す断面図である。 45〜50μmの深さを有するようにトレンチを形成したときのトレンチの深さばらつきを示す図であり、(a)は排気ステップを行わずにトレンチを形成したときのトレンチの深さばらつきを示す図、(b)は第1実施形態における半導体基板の製造方法によってトレンチを形成したときのトレンチの深さばらつきを示す図である。 Siウェハに形成されたトレンチを模式的に示す図である。 Siウェハのチップ形成領域を示す平面模式図である。 45〜50μmの深さを有するトレンチを形成したときの反応チャンバ内の圧力とトレンチの深さばらつきとの関係を示す図である。 45〜50μmの深さを有するトレンチを形成したときのエッチングステップの際の反応チャンバ内の圧力に対する排気ステップの際の反応チャンバ内の圧力の比と、トレンチの深さばらつきとの関係を示す図である。 45〜50μmの深さを有するトレンチを形成したときのエッチングステップの際の反応チャンバ内の圧力に対する排気ステップの際の反応チャンバ内の圧力の比と、トレンチの深さばらつきとの関係を示す図である。 45〜50μmの深さを有するトレンチを形成したときの反応チャンバ内の圧力とテーパ角との関係を示す図である。 45〜50μmの深さを有するトレンチを形成したときのエッチングステップの際の反応チャンバ内の圧力に対する排気ステップの際の反応チャンバ内の圧力の比と、トレンチの深さばらつきとの関係を示す図である。 アスペクト比とトレンチの深さばらつきとの関係を示す図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
(第1実施形態)
本発明の第1実施形態について図面を参照しつつ説明する。なお、本実施形態の半導体基板の製造方法は、特に、PNコラム構造を構成するためのトレンチが形成された半導体基板の製造方法に適用されると好適である。まず、本実施形態の半導体基板の製造方法に用いられるエッチング装置について説明する。
図1に示されるように、エッチング装置1は反応チャンバ10を備えている。反応チャンバ10は、真空室を構成するものであり、ガス導入口11およびガス排気口12を有している。ガス導入口11には、複数種のガス導入が行えるように導入するガス種の数に応じたガスライン11a〜11cが接続され、各ガスライン11a〜11cにはそれぞれ切替バルブ13a〜13cが備えられている。そして、各切替バルブ13a〜13cを制御することによって反応チャンバ10内に所望のガス種を導入できると共に反応チャンバ10内への流量を制御することができるようになっている。
なお、本実施形態では、エッチングステップを行うためのSFガス、保護膜形成ステップを行うためのCガス、保護膜除去ステップを行うためのOガスの3種類のガスを導入することができるように、ガス導入口11には3つのガスライン11a〜11cが備えられている。
ガス排気口12には排気バルブ14が備えられている。そして、この排気バルブ14および各ガスライン11a〜11cに備えられた切替バルブ13a〜13cによって反応チャンバ10内の圧力を所望の値にすることができるようになっている。
また、反応チャンバ10にはRFコイル15が内蔵されている。このRFコイル15は、プラズマ生成用の電源16から電力供給されることで反応チャンバ10内にRF電界を発生させるものである。
さらに、反応チャンバ10には、エッチング対象のSiウェハ20が配置される設置台17が備えられている。この設置台17は、バイアス用の電源18と接続されており、Siウェハ20に所定のバイアスを印加することができるようになっている。また、特に図示しないが、設置台17にはSiウェハ20を裏面側から冷却するための冷却用Heガスが導入される機構になっている。
以上が本実施形態におけるエッチング装置1の構成である。次に、上記エッチング装置1を用いた半導体基板の製造方法について図2を参照しつつ説明する。
本実施形態では、Siウェハ20にトレンチを形成するに際し、具体的には後述するが、エッチングステップ、保護膜形成ステップ、保護膜除去ステップ、排気ステップを繰り返し行うことにより、トレンチを所望の深さまで掘り下げる。
このとき、エッチングステップ、保護膜形成ステップ、保護膜除去ステップでは、ガス導入口11から切替バルブ13a〜13cを適宜開閉して所望のガス種を反応チャンバ10内に導入すると共に、ガス排気口12の排気バルブ14を適宜調整して排気し、反応チャンバ10内の圧力が所望の値になるようにして行う。
また、エッチングステップ、保護膜形成ステップ、保護膜除去ステップでは、プラズマ生成用の電源16に高周波電界を印加して導入したガス種によるプラズマを発生させ、バイアス用の電源18に高周波電界を印加してSiウェハ20にプラズマを照射することによってSiウェハ20をプラズマ処理することにより行う。
特に限定されるものではないが、例えば、プラズマ生成用の電源16に1400〜1500W程度の電力を投入して導入したガス種をプラズマ化し、バイアス用の電源18に0W〜50W程度の電力を投入してSiウェハ20をプラズマ処理することができる。また、プラズマ生成用の電源16およびバイアス用の電源18の周波数を、例えば、300kHzとすることができる。
以下に具体的な製造工程について説明するが、図2では、Siウェハ20における一部のみを示しており、実際にはSiウェハ20の全域で同様の工程が行われている。また、本実施形態では、Siウェハ20として複数のチップ形成領域を有する6インチのものを用いており、このSiウェハ20が本発明の半導体ウェハに相当している。
まず、図2(a)に示されるように、Siウェハ20の表面20aにパターニングが施されたSiOやレジスト等で構成されるマスク材21が形成されたものを用意し、このSiウェハ20を反応チャンバ10の設置台17に配置する。
そして、図2(b)に示されるように、Siウェハ20にトレンチ22を形成するエッチングステップを行う。エッチングステップでは、SFガスを反応チャンバ10内に約200〜300sccm導入して反応チャンバ10内の圧力を1〜2Paにする。そして、SFガスをプラズマ化し、Siウェハ20をSFプラズマによって1.0〜1.5秒間処理することにより、トレンチ22を形成する。なお、エッチングステップにおける圧力とは、SFガスを導入して反応チャンバ10内の圧力が所定圧力に上がってからSiウェハ20に対する処理が終了するまでの平均圧力のことである。
次に、図2(c)に示されるように、トレンチ22の壁面に保護膜23を形成する保護膜形成ステップを行う。保護膜形成ステップでは、Cガスを反応チャンバ10内に270sccm導入して反応チャンバ10内の圧力を1〜2Paにする。そして、Cガスをプラズマ化し、Siウェハ20をCプラズマによって0.5〜1.0秒間処理する。これにより、トレンチ22の壁面にフロロカーボン系のポリマー膜が形成される。このポリマー膜が本実施形態の保護膜23である。
なお、この工程では、バイアス用電源に0Wの電力を投入して保護膜23を形成することにより、保護膜23を形成する際にマスク材21がエッチングされることを抑制することができる。また、保護膜形成ステップにおける圧力とは、Cガスを導入して反応チャンバ10内の圧力が所定圧力に上がってからSiウェハ20に対する処理が終了するまでの圧力のことである。
続いて、図2(d)に示されるように、トレンチ22の底面に形成された保護膜23を除去する保護膜除去ステップを行う。保護膜除去ステップでは、Oガスを反応チャンバ10内に100〜150sccm導入して反応チャンバ10内の圧力を1〜2Paにする。そして、Oガスをプラズマ化し、Siウェハ20をOプラズマによって0.5〜1.0秒間処理することにより、トレンチ22の底面に形成された保護膜23を除去する。
なお、このステップを行うと、トレンチ22内にはOプラズマと保護膜23とが反応して生成されるフッ素系の反応ガス24が滞留する。図2中では、この反応ガス24を模式的に丸印で示してある。また、保護膜形成ステップにおける圧力とは、Oガスを導入して反応チャンバ10内の圧力が所定圧力に上がってからSiウェハ20に対する処理が終了するまでの平均圧力のことである。
次に、図2(e)に示されるように、保護膜除去ステップによって生成された反応ガス24を排気する排気ステップを行う。排気ステップは、具体的には後述するが、排気バルブ14を開にし、排気ステップの圧力が0.65Pa以下になるように0.2〜0.5秒間行う。これにより、反応チャンバ10内のガス(プラズマ)が排気されると共に、トレンチ22内に滞留している反応ガス24も排気される。
なお、排気ステップの圧力とは、排気ステップを開始して反応チャンバ10内の圧力が所定圧力に下がってから排気が終了するまでの平均圧力のことである。
その後、図2(f)に示されるように、トレンチ22を掘り下げるエッチングステップを行う。このエッチングステップでは、図2(a)と同様に、SFガスを反応チャンバ10内に200〜300sccm導入して反応チャンバ10内の圧力を2Paにする。そして、SFガスをプラズマ化し、Siウェハ20をSFプラズマによって1.0〜2.0秒間処理することにより、トレンチ22を掘り下げる。
このとき、図2(e)の排気ステップによって反応ガス24が排気されている。このため、Siウェハ20の面内において、各チップ形成領域に形成されている各トレンチ22の底面に達するSFプラズマ中のラジカルの割合がばらつくことを抑制することができる。つまり、Siウェハ20の面内において、各チップ形成領域でエッチングレートがばらつくことを抑制することができる。
その後、図2(g)に示されるように、上記保護膜形成ステップ、保護膜除去ステップ、排気ステップ、エッチングステップを繰り返し行うことにより、トレンチ22を所望の深さまで掘り下げる。
これにより、Siウェハ20の各チップ形成領域にトレンチ22が形成されたSiウェハ20が形成される。そして、このSiウェハ20にエピタキシャル膜を成長させたり、一般的な半導体製造プロセスを行った後にチップ単位に分割することにより、PNコラム構造を有する半導体基板を用いた半導体装置が製造される。
なお、本実施形態では、エッチングステップを行う際に導入されるSFが本発明の第1ガスに相当し、保護膜形成ステップを行う際に導入れるCガスが本発明の第2ガスに相当し、保護膜除去ステップを行う際に導入されるOガスが本発明の第3ガスに相当している。以上が本実施形態における半導体基板の製造方法である。
このような製造方法によれば、保護膜除去ステップの後に排気ステップを行っているため、トレンチ22内に滞留している反応ガス24を除去することができる。このため、エッチングステップにてトレンチ22を掘り下げる際、Siウェハ20の面内において、各チップ形成領域でエッチングレートがばらつくことを抑制することができる。つまり、Siウェハ20の面内において、各チップ形成領域に形成されるトレンチ22の深さがばらつくことを抑制することができる。
具体的には、図3に示されるように、排気ステップを行うことによって3σを小さくすることができ、トレンチ22の深さばらつきを0.9〜1.1%まで小さくすることができる。トレンチ22の深さばらつきとは、{3σ/Ave(平均)}×100で演算される値であり、図3中では%で示している。
なお、図3は深さが45〜50μmとなるようにトレンチ22を形成したときのものであり、トレンチ22の深さとは、図4に示されるように、Siウェハ20の表面20aからトレンチ22の底面までの長さLのことである。
また、図3は、図5に示すSiウェハ20の各チップ形成領域のうちチップ形成領域a〜iの9箇所に形成したトレンチ22を評価対象とした結果である。ここでは、各チップ形成領域a〜iは1辺が3〜5mmの正方形状とされ、それぞれ600〜800本のトレンチ22が所定方向に延設されている。また、Siウェハ20は、チップ形成領域cが設置台17の中心と一致するように配置されて処理されたものである。
さらに、図3において、ロットとは25枚のSiウェハ20のことであり、Aveとは25枚のSiウェハ20に形成されたトレンチ22の深さ平均である。
また、本実施形態では、排気ステップの際に反応チャンバ10内の圧力が0.65Pa以下となるようにしているため、排気ステップの効果を十分に得ることができる。
すなわち、図6に示されるように、排気ステップの際の反応チャンバ10内の圧力が0.65Paより高いと、反応ガス24を十分に除去することができず、トレンチ22の深さばらつきを十分に小さくすることができない。これに対し、排気ステップの際の反応チャンバ10内の圧力が0.65Pa以下になると、トレンチ22の深さばらつきが急峻に小さくなる。このため、本実施形態では、排気ステップの効果を十分に得ることができるように、排気ステップの際の反応チャンバ10内の圧力が0.65Pa以下となるようにしている。なお、図6は、深さが45〜50μmとなるようにトレンチ22を形成したときのものである。
また、図6からエッチングステップの際の反応チャンバ10内の圧力に対する排気ステップの際の反応チャンバ10内の圧力の比を導出することもできる。この場合には、図7に示されるように、エッチングステップの際の反応チャンバ10内の圧力に対する排気ステップの際の反応チャンバ10内の圧力の比を0.5以下とすることにより、排気ステップの効果を十分に得ることができるといえる。
なお、図8に示されるように、エッチングステップの際の反応チャンバ10内の圧力に対する排気ステップの際の反応チャンバ10内の圧力の比は、エッチングステップを行う際のSFガスの導入量には依存しない。そして、エッチングステップの際の反応チャンバ10内の圧力に対する排気ステップの際の反応チャンバ10内の圧力とは、(排気ステップの際の反応チャンバ10内の圧力)/(エッチングステップの際の反応チャンバ10内の圧力)のことである。
また、排気ステップは、反応チャンバ10内の圧力を小さくするほどトレンチ22内に滞留している反応ガス24を除去することができるが、圧力を小さくしすぎるとトレンチ22が逆テーパ形状となってしまう。
すなわち、エッチングステップの際にもSFと保護膜23との反応ガスが生成され、この反応ガスがトレンチ22内に滞留する。また、保護膜形成ステップを行う際、エッチングステップを行う際と同様に、Siウェハ20の中央部と外縁部とではCプラズマの流速が異なり、Siウェハ20の中央部に照射されるCプラズマの方が外縁部に照射されるCプラズマより流速が大きくなる。
このため、トレンチ22内に反応ガスが滞留していると、Siウェハ20の中央部に形成されたトレンチ22の底部にCプラズマ中のラジカルが到達する割合と、Siウェハ20の外縁部に形成されたトレンチ22の底部にCプラズマ中のラジカルが到達する割合とが異なる。このため、Siウェハ20の面内において、各チップ形成領域での保護膜23の厚さが異なり、特にSiウェハ20の外縁部に位置するチップ形成領域に形成される保護膜23の厚さが薄くなる。
したがって、保護膜除去ステップを行った際、特にSiウェハ20の外縁部に位置するチップ形成領域では、トレンチ22の底面のみならず側壁に形成された保護膜23も除去されてしまう。
そして、この状態でエッチングステップを行う場合、排気ステップにおける反応チャンバ10内の圧力を小さくしすぎると、エッチングステップの際のSFプラズマがトレンチ22の底面および底面側の側壁に到達し易くなるため、トレンチ22の一部(底面側の側壁)もエッチングされてしまい、逆テーパ形状のトレンチ22が形成される。
そして、このトレンチ22にエピタキシャル膜を埋め込むとトレンチ22内に空洞が形成されることがあり、このような半導体基板を用いて半導体装置を製造すると空洞によって耐圧が低下してしまう。
したがって、排気ステップは、図9に示されるように、反応チャンバ10内の圧力が0.25Pa以上となるようにすることが好ましい。つまり、排気ステップを行う際の圧力は、0.25Pa以上であって0.65以下とすることが好ましい。これにより、Siウェハ20の面内において、トレンチ22の深さばらつきを抑制しつつ、トレンチ22が逆テーパ形状となることを抑制することができる。
なお、図9は、深さが45〜50μmとなるようにトレンチ22を形成したときのものであり、エッチングステップを行う際のSFガスを約200〜300sccm導入し、図5中のチップ形成領域cに形成されたトレンチ22を評価したものである。また、テーパ角とは図4に示されるように、Siウェハ20の表面20aとトレンチ22の側壁との成す角度θのことである。
また、図9からエッチングステップの際の反応チャンバ10内の圧力に対する排気ステップの際の反応チャンバ10内の圧力の比を導出することもできる。この場合には、図10に示されるように、エッチングステップの際の反応チャンバ10内の圧力に対する排気ステップの際の反応チャンバ10内の圧力の比を0.2以下とすることにより、トレンチ22が逆テーパ形状となることを抑制できるといえる。
(他の実施形態)
上記第1実施形態では、保護膜除去ステップの際にOガスを反応チャンバ10内に導入していたが、保護膜除去ステップの際にSFガスを導入するようにしてもよい。つまり、本発明の第1、第3ガスとして共にSFガスを用いることもできる。
また、上記第1実施形態では、エッチングステップ、保護膜形成ステップ、保護膜除去ステップ、排気ステップを繰り返し行うことにより、トレンチ22を掘り下げる製造方法について説明した。しかしながら、排気ステップを毎回行わないようにしてもよい。すなわち、(トレンチ深さ)/(開口部の幅)で示されるアスペクト比が小さい場合には、トレンチ22内に反応ガス24が滞留しにくく、反応ガス24は自然にトレンチ22内から抜け出ていくため、アスペクト比が大きなトレンチ22を形成するエッチングステップの前から排気ステップを行うようにしてもよい。
具体的には、図11に示されるように、排気ステップを行わずにトレンチ22を形成した場合には、アスペクト比が10以上となるトレンチ22を形成すると、トレンチ22の深さばらつきが急峻に大きくなる。このため、アスペクト比が10以上となるトレンチ22を形成するエッチングステップの前から排気ステップを行うようにしてもよい。
すなわち、エッチングステップを行ってもアスペクト比が10以下となるトレンチ22を形成する場合には、エッチングステップ、保護膜形成ステップ、保護膜除去ステップを繰り返し行いながらトレンチ22を掘り下げる。そして、アスペクト比が10以上となるトレンチ22を形成するエッチングステップの前から排気ステップを組み込み、エッチングステップ、保護膜形成ステップ、保護膜除去ステップ、排気ステップを繰り返し行うことによってトレンチ22を掘り下げるようにしてもよい。
なお、図11における排気ありは、反応チャンバ10内の圧力が0.3Paとなるように排気ステップを行ったときのものである。
また、エッチングステップ、保護膜形成ステップ、保護膜除去ステップを複数回繰り返した後に排気ステップを行い、その後に再びエッチングステップ、保護膜形成ステップ、保護膜除去ステップを行って所望の深さを有するトレンチ22を形成するようにしてもよい。すなわち、排気ステップを少なくとも1回以上行うようにすれば、従来の半導体基板の製造方法と比較して、トレンチ22の深さがばらつくことを抑制することができる。
さらに、上記第1実施形態では、トレンチ22が逆テーパ形状になることを抑制するため、排気ステップにて反応チャンバ10内の圧力を0.25Pa以上にすることが好ましいと説明したが、次のようにしてもよい。すなわち、エッチングステップの後にも排気ステップを行うようにしてもよい。これによれば、エッチングステップの際に生成された反応ガスを排気することができる。このため、保護膜形成ステップの際にCプラズマがトレンチ22の底部に達しやすくなり、トレンチ22の底部に形成される保護膜23が薄くなることを抑制することができる。このため、エッチングステップにてトレンチ22を掘り下げた際にトレンチ22が逆テーパ形状となることを抑制することができる。
1 エッチング装置
10 反応チャンバ
11 ガス導入口
12 ガス排気口
20 Siウェハ(半導体ウェハ)
21 マスク材
22 トレンチ
23 保護膜
24 反応ガス

Claims (5)

  1. 表面に所定のパターニングを施したマスク材(21)を形成した半導体ウェハ(20)を反応チャンバ(10)内に導入する導入ステップと、
    前記反応チャンバ内に第1ガスを導入し、当該第1導入ガスをプラズマ化して前記半導体ウェハを処理することにより、前記半導体ウェハに前記マスク材のパターンに従ってトレンチ(22)を形成するエッチングステップと、
    前記反応チャンバ内に第2導入ガスを導入し、当該第2導入ガスをプラズマ化して前記半導体ウェハを処理することにより、前記トレンチの壁面に保護膜(23)を形成する保護膜形成ステップと、
    前記反応チャンバ内に第3導入ガスを導入し、当該第3導入ガスをプラズマ化して前記半導体ウェハを処理することにより、前記トレンチの底面に形成された保護膜を除去する保護膜除去ステップと、を行い、
    前記半導体ウェハに前記マスク材を残した状態で前記エッチングステップ、前記保護膜形成ステップ、前記保護膜除去ステップを繰り返し行うことにより、前記トレンチを掘り下げていき、
    前記トレンチの開口部の幅に対する深さの割合で示されるアスペクト比が10以上となった後の前記トレンチに対してさらに前記エッチングステップを行う前であって、前記保護膜除去ステップの後に、前記反応チャンバ内を排気する排気ステップを少なくとも1回行うことを特徴とする半導体基板の製造方法。
  2. 前記エッチングステップ、前記保護膜形成ステップ、前記保護膜除去ステップ、前記排気ステップを繰り返し行うことによって前記トレンチを掘り下げることを特徴とする請求項1に記載の半導体基板の製造方法。
  3. 前記排気ステップは、前記反応チャンバ内の圧力が0.65Pa以下となるように行うことを特徴とする請求項1または2に記載の半導体基板の製造方法。
  4. 前記エッチングステップの際の前記反応チャンバ内の圧力に対する前記排気ステップの際の前記反応チャンバ内の圧力の比が0.5以下とされていることを特徴とする請求項1または2に記載の半導体基板の製造方法。
  5. 前記エッチングステップの後であって前記保護膜形成ステップの前に、前記反応チャンバ内を排気する前記排気ステップを行うことを特徴とする請求項1ないしのいずれか1つに記載の半導体基板の製造方法。
JP2013064490A 2012-05-07 2013-03-26 半導体基板の製造方法 Active JP5713043B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2013064490A JP5713043B2 (ja) 2012-05-07 2013-03-26 半導体基板の製造方法
US14/391,038 US9299576B2 (en) 2012-05-07 2013-04-19 Method of plasma etching a trench in a semiconductor substrate
DE201311002348 DE112013002348T5 (de) 2012-05-07 2013-04-19 Herstellungsverfahren für ein Halbleitersubstrat
PCT/JP2013/002650 WO2013168372A1 (ja) 2012-05-07 2013-04-19 半導体基板の製造方法
CN201380024233.9A CN104285283B (zh) 2012-05-07 2013-04-19 半导体基板的制造方法
TW102116065A TWI518777B (zh) 2012-05-07 2013-05-06 Semiconductor substrate manufacturing method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012106014 2012-05-07
JP2012106014 2012-05-07
JP2013064490A JP5713043B2 (ja) 2012-05-07 2013-03-26 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP2013254936A JP2013254936A (ja) 2013-12-19
JP5713043B2 true JP5713043B2 (ja) 2015-05-07

Family

ID=49550441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013064490A Active JP5713043B2 (ja) 2012-05-07 2013-03-26 半導体基板の製造方法

Country Status (6)

Country Link
US (1) US9299576B2 (ja)
JP (1) JP5713043B2 (ja)
CN (1) CN104285283B (ja)
DE (1) DE112013002348T5 (ja)
TW (1) TWI518777B (ja)
WO (1) WO2013168372A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150371889A1 (en) * 2014-06-20 2015-12-24 Applied Materials, Inc. Methods for shallow trench isolation formation in a silicon germanium layer
CN105448737A (zh) * 2014-09-30 2016-03-30 联华电子股份有限公司 用以形成硅凹槽的蚀刻制作工艺方法与鳍式场效晶体管
JP6492286B2 (ja) * 2015-09-25 2019-04-03 パナソニックIpマネジメント株式会社 素子チップの製造方法
US20170092470A1 (en) * 2015-09-28 2017-03-30 Applied Materials, Inc. Plasma reactor for processing a workpiece with an array of plasma point sources
JP2017079273A (ja) * 2015-10-21 2017-04-27 パナソニックIpマネジメント株式会社 プラズマ処理方法
JP6524419B2 (ja) * 2016-02-04 2019-06-05 パナソニックIpマネジメント株式会社 素子チップの製造方法
JP6604476B2 (ja) * 2016-03-11 2019-11-13 パナソニックIpマネジメント株式会社 素子チップの製造方法
JP2018110156A (ja) * 2016-12-28 2018-07-12 キヤノン株式会社 半導体装置、その製造方法およびカメラ
JP6925900B2 (ja) * 2017-07-20 2021-08-25 岩谷産業株式会社 切断加工方法
DE102020115687B4 (de) 2020-06-15 2024-05-16 Infineon Technologies Ag Herstellung von halbleitervorrichtungen durch dünnen und zerteilen
CN113113302B (zh) * 2021-03-11 2024-05-03 武汉光迅科技股份有限公司 刻蚀方法及刻蚀设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162177A (ja) 1995-12-12 1997-06-20 Sony Corp ドライエッチング方法及びその装置
ATE251341T1 (de) 1996-08-01 2003-10-15 Surface Technology Systems Plc Verfahren zur ätzung von substraten
DE69934986T2 (de) 1998-07-23 2007-11-08 Surface Technoloy Systems Plc Verfahren für anisotropes ätzen
JP2004311673A (ja) 2003-04-07 2004-11-04 Denso Corp 半導体装置の製造方法
EP1691402A4 (en) * 2003-12-01 2008-07-23 Matsushita Electric Ind Co Ltd PLASMA ETCHING PROCESS
JP2008504975A (ja) * 2004-06-29 2008-02-21 ウナクシス ユーエスエイ、インコーポレイテッド 時分割多重化エッチング処理時にアスペクト比に依存するエッチングを低減する方法と装置
US7205226B1 (en) * 2005-02-24 2007-04-17 Lam Research Corporation Sacrificial layer for protection during trench etch
JP2008205436A (ja) 2007-01-26 2008-09-04 Toshiba Corp 微細構造体の製造方法
JP2009141307A (ja) 2007-11-15 2009-06-25 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP5223878B2 (ja) * 2010-03-30 2013-06-26 株式会社デンソー 半導体装置の製造方法
CN102751160B (zh) * 2012-07-13 2016-02-10 中微半导体设备(上海)有限公司 刻蚀装置及对应的刻蚀方法
CN103730411B (zh) * 2013-11-15 2017-01-25 中微半导体设备(上海)有限公司 一种深硅通孔刻蚀方法

Also Published As

Publication number Publication date
DE112013002348T5 (de) 2015-01-29
WO2013168372A1 (ja) 2013-11-14
US20150118849A1 (en) 2015-04-30
JP2013254936A (ja) 2013-12-19
CN104285283B (zh) 2018-01-26
TW201407681A (zh) 2014-02-16
CN104285283A (zh) 2015-01-14
TWI518777B (zh) 2016-01-21
US9299576B2 (en) 2016-03-29

Similar Documents

Publication Publication Date Title
JP5713043B2 (ja) 半導体基板の製造方法
TWI609423B (zh) Etching method for controlling shallow trench depth micro-loading effect
US7351664B2 (en) Methods for minimizing mask undercuts and notches for plasma processing system
JP2007194284A (ja) プラズマ処理方法、プラズマ処理装置、及び記憶媒体
JP2008198659A (ja) プラズマエッチング方法
TW201428849A (zh) 晶片蝕刻方法
JP5347342B2 (ja) 半導体装置の製造方法
TWI713486B (zh) 蝕刻方法(二)
JP2005056868A (ja) 炭化珪素半導体装置の製造方法
CN112119484B (zh) 等离子体处理方法
JP3950446B2 (ja) 異方性エッチング方法
CN109326519B (zh) 一种倾角硅槽刻蚀工艺
TWI570803B (zh) A deep silicon etch method
JP2009076711A (ja) 半導体装置の製造方法
JP6268767B2 (ja) 半導体装置の製造方法
JP5555871B2 (ja) 半導体素子の製造方法及び半導体素子
JP2009177006A (ja) 半導体装置の製造方法
JP7184252B2 (ja) エッチング方法およびエッチング装置
US20100038341A1 (en) Method of forming metal line of inductor
JP6082639B2 (ja) プラズマエッチング方法
KR100587085B1 (ko) 반도체소자의 제조방법
JP5918886B2 (ja) プラズマ処理方法
CN118280829A (zh) 一种刻蚀方法及刻蚀系统
TW202347785A (zh) 功率元件結構及製造方法
CN118280830A (zh) 一种刻蚀方法及刻蚀系统

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150223

R151 Written notification of patent or utility model registration

Ref document number: 5713043

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250