JP5713043B2 - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法 Download PDFInfo
- Publication number
- JP5713043B2 JP5713043B2 JP2013064490A JP2013064490A JP5713043B2 JP 5713043 B2 JP5713043 B2 JP 5713043B2 JP 2013064490 A JP2013064490 A JP 2013064490A JP 2013064490 A JP2013064490 A JP 2013064490A JP 5713043 B2 JP5713043 B2 JP 5713043B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- protective film
- reaction chamber
- gas
- pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000000758 substrate Substances 0.000 title claims description 22
- 230000001681 protective effect Effects 0.000 claims description 71
- 238000005530 etching Methods 0.000 claims description 67
- 230000015572 biosynthetic process Effects 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 235000012431 wafers Nutrition 0.000 description 68
- 239000007789 gas Substances 0.000 description 66
- 239000012495 reaction gas Substances 0.000 description 14
- 238000009434 installation Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229920002313 fluoropolymer Polymers 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
- H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Plasma Technology (AREA)
Description
本発明の第1実施形態について図面を参照しつつ説明する。なお、本実施形態の半導体基板の製造方法は、特に、PNコラム構造を構成するためのトレンチが形成された半導体基板の製造方法に適用されると好適である。まず、本実施形態の半導体基板の製造方法に用いられるエッチング装置について説明する。
上記第1実施形態では、保護膜除去ステップの際にO2ガスを反応チャンバ10内に導入していたが、保護膜除去ステップの際にSF6ガスを導入するようにしてもよい。つまり、本発明の第1、第3ガスとして共にSF6ガスを用いることもできる。
10 反応チャンバ
11 ガス導入口
12 ガス排気口
20 Siウェハ(半導体ウェハ)
21 マスク材
22 トレンチ
23 保護膜
24 反応ガス
Claims (5)
- 表面に所定のパターニングを施したマスク材(21)を形成した半導体ウェハ(20)を反応チャンバ(10)内に導入する導入ステップと、
前記反応チャンバ内に第1ガスを導入し、当該第1導入ガスをプラズマ化して前記半導体ウェハを処理することにより、前記半導体ウェハに前記マスク材のパターンに従ってトレンチ(22)を形成するエッチングステップと、
前記反応チャンバ内に第2導入ガスを導入し、当該第2導入ガスをプラズマ化して前記半導体ウェハを処理することにより、前記トレンチの壁面に保護膜(23)を形成する保護膜形成ステップと、
前記反応チャンバ内に第3導入ガスを導入し、当該第3導入ガスをプラズマ化して前記半導体ウェハを処理することにより、前記トレンチの底面に形成された保護膜を除去する保護膜除去ステップと、を行い、
前記半導体ウェハに前記マスク材を残した状態で前記エッチングステップ、前記保護膜形成ステップ、前記保護膜除去ステップを繰り返し行うことにより、前記トレンチを掘り下げていき、
前記トレンチの開口部の幅に対する深さの割合で示されるアスペクト比が10以上となった後の前記トレンチに対してさらに前記エッチングステップを行う前であって、前記保護膜除去ステップの後に、前記反応チャンバ内を排気する排気ステップを少なくとも1回行うことを特徴とする半導体基板の製造方法。 - 前記エッチングステップ、前記保護膜形成ステップ、前記保護膜除去ステップ、前記排気ステップを繰り返し行うことによって前記トレンチを掘り下げることを特徴とする請求項1に記載の半導体基板の製造方法。
- 前記排気ステップは、前記反応チャンバ内の圧力が0.65Pa以下となるように行うことを特徴とする請求項1または2に記載の半導体基板の製造方法。
- 前記エッチングステップの際の前記反応チャンバ内の圧力に対する前記排気ステップの際の前記反応チャンバ内の圧力の比が0.5以下とされていることを特徴とする請求項1または2に記載の半導体基板の製造方法。
- 前記エッチングステップの後であって前記保護膜形成ステップの前に、前記反応チャンバ内を排気する前記排気ステップを行うことを特徴とする請求項1ないし4のいずれか1つに記載の半導体基板の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013064490A JP5713043B2 (ja) | 2012-05-07 | 2013-03-26 | 半導体基板の製造方法 |
US14/391,038 US9299576B2 (en) | 2012-05-07 | 2013-04-19 | Method of plasma etching a trench in a semiconductor substrate |
DE201311002348 DE112013002348T5 (de) | 2012-05-07 | 2013-04-19 | Herstellungsverfahren für ein Halbleitersubstrat |
PCT/JP2013/002650 WO2013168372A1 (ja) | 2012-05-07 | 2013-04-19 | 半導体基板の製造方法 |
CN201380024233.9A CN104285283B (zh) | 2012-05-07 | 2013-04-19 | 半导体基板的制造方法 |
TW102116065A TWI518777B (zh) | 2012-05-07 | 2013-05-06 | Semiconductor substrate manufacturing method |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012106014 | 2012-05-07 | ||
JP2012106014 | 2012-05-07 | ||
JP2013064490A JP5713043B2 (ja) | 2012-05-07 | 2013-03-26 | 半導体基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013254936A JP2013254936A (ja) | 2013-12-19 |
JP5713043B2 true JP5713043B2 (ja) | 2015-05-07 |
Family
ID=49550441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013064490A Active JP5713043B2 (ja) | 2012-05-07 | 2013-03-26 | 半導体基板の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9299576B2 (ja) |
JP (1) | JP5713043B2 (ja) |
CN (1) | CN104285283B (ja) |
DE (1) | DE112013002348T5 (ja) |
TW (1) | TWI518777B (ja) |
WO (1) | WO2013168372A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150371889A1 (en) * | 2014-06-20 | 2015-12-24 | Applied Materials, Inc. | Methods for shallow trench isolation formation in a silicon germanium layer |
CN105448737A (zh) * | 2014-09-30 | 2016-03-30 | 联华电子股份有限公司 | 用以形成硅凹槽的蚀刻制作工艺方法与鳍式场效晶体管 |
JP6492286B2 (ja) * | 2015-09-25 | 2019-04-03 | パナソニックIpマネジメント株式会社 | 素子チップの製造方法 |
US20170092470A1 (en) * | 2015-09-28 | 2017-03-30 | Applied Materials, Inc. | Plasma reactor for processing a workpiece with an array of plasma point sources |
JP2017079273A (ja) * | 2015-10-21 | 2017-04-27 | パナソニックIpマネジメント株式会社 | プラズマ処理方法 |
JP6524419B2 (ja) * | 2016-02-04 | 2019-06-05 | パナソニックIpマネジメント株式会社 | 素子チップの製造方法 |
JP6604476B2 (ja) * | 2016-03-11 | 2019-11-13 | パナソニックIpマネジメント株式会社 | 素子チップの製造方法 |
JP2018110156A (ja) * | 2016-12-28 | 2018-07-12 | キヤノン株式会社 | 半導体装置、その製造方法およびカメラ |
JP6925900B2 (ja) * | 2017-07-20 | 2021-08-25 | 岩谷産業株式会社 | 切断加工方法 |
DE102020115687B4 (de) | 2020-06-15 | 2024-05-16 | Infineon Technologies Ag | Herstellung von halbleitervorrichtungen durch dünnen und zerteilen |
CN113113302B (zh) * | 2021-03-11 | 2024-05-03 | 武汉光迅科技股份有限公司 | 刻蚀方法及刻蚀设备 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09162177A (ja) | 1995-12-12 | 1997-06-20 | Sony Corp | ドライエッチング方法及びその装置 |
ATE251341T1 (de) | 1996-08-01 | 2003-10-15 | Surface Technology Systems Plc | Verfahren zur ätzung von substraten |
DE69934986T2 (de) | 1998-07-23 | 2007-11-08 | Surface Technoloy Systems Plc | Verfahren für anisotropes ätzen |
JP2004311673A (ja) | 2003-04-07 | 2004-11-04 | Denso Corp | 半導体装置の製造方法 |
EP1691402A4 (en) * | 2003-12-01 | 2008-07-23 | Matsushita Electric Ind Co Ltd | PLASMA ETCHING PROCESS |
JP2008504975A (ja) * | 2004-06-29 | 2008-02-21 | ウナクシス ユーエスエイ、インコーポレイテッド | 時分割多重化エッチング処理時にアスペクト比に依存するエッチングを低減する方法と装置 |
US7205226B1 (en) * | 2005-02-24 | 2007-04-17 | Lam Research Corporation | Sacrificial layer for protection during trench etch |
JP2008205436A (ja) | 2007-01-26 | 2008-09-04 | Toshiba Corp | 微細構造体の製造方法 |
JP2009141307A (ja) | 2007-11-15 | 2009-06-25 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
JP5223878B2 (ja) * | 2010-03-30 | 2013-06-26 | 株式会社デンソー | 半導体装置の製造方法 |
CN102751160B (zh) * | 2012-07-13 | 2016-02-10 | 中微半导体设备(上海)有限公司 | 刻蚀装置及对应的刻蚀方法 |
CN103730411B (zh) * | 2013-11-15 | 2017-01-25 | 中微半导体设备(上海)有限公司 | 一种深硅通孔刻蚀方法 |
-
2013
- 2013-03-26 JP JP2013064490A patent/JP5713043B2/ja active Active
- 2013-04-19 WO PCT/JP2013/002650 patent/WO2013168372A1/ja active Application Filing
- 2013-04-19 CN CN201380024233.9A patent/CN104285283B/zh active Active
- 2013-04-19 US US14/391,038 patent/US9299576B2/en active Active
- 2013-04-19 DE DE201311002348 patent/DE112013002348T5/de not_active Withdrawn
- 2013-05-06 TW TW102116065A patent/TWI518777B/zh active
Also Published As
Publication number | Publication date |
---|---|
DE112013002348T5 (de) | 2015-01-29 |
WO2013168372A1 (ja) | 2013-11-14 |
US20150118849A1 (en) | 2015-04-30 |
JP2013254936A (ja) | 2013-12-19 |
CN104285283B (zh) | 2018-01-26 |
TW201407681A (zh) | 2014-02-16 |
CN104285283A (zh) | 2015-01-14 |
TWI518777B (zh) | 2016-01-21 |
US9299576B2 (en) | 2016-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5713043B2 (ja) | 半導体基板の製造方法 | |
TWI609423B (zh) | Etching method for controlling shallow trench depth micro-loading effect | |
US7351664B2 (en) | Methods for minimizing mask undercuts and notches for plasma processing system | |
JP2007194284A (ja) | プラズマ処理方法、プラズマ処理装置、及び記憶媒体 | |
JP2008198659A (ja) | プラズマエッチング方法 | |
TW201428849A (zh) | 晶片蝕刻方法 | |
JP5347342B2 (ja) | 半導体装置の製造方法 | |
TWI713486B (zh) | 蝕刻方法(二) | |
JP2005056868A (ja) | 炭化珪素半導体装置の製造方法 | |
CN112119484B (zh) | 等离子体处理方法 | |
JP3950446B2 (ja) | 異方性エッチング方法 | |
CN109326519B (zh) | 一种倾角硅槽刻蚀工艺 | |
TWI570803B (zh) | A deep silicon etch method | |
JP2009076711A (ja) | 半導体装置の製造方法 | |
JP6268767B2 (ja) | 半導体装置の製造方法 | |
JP5555871B2 (ja) | 半導体素子の製造方法及び半導体素子 | |
JP2009177006A (ja) | 半導体装置の製造方法 | |
JP7184252B2 (ja) | エッチング方法およびエッチング装置 | |
US20100038341A1 (en) | Method of forming metal line of inductor | |
JP6082639B2 (ja) | プラズマエッチング方法 | |
KR100587085B1 (ko) | 반도체소자의 제조방법 | |
JP5918886B2 (ja) | プラズマ処理方法 | |
CN118280829A (zh) | 一种刻蚀方法及刻蚀系统 | |
TW202347785A (zh) | 功率元件結構及製造方法 | |
CN118280830A (zh) | 一种刻蚀方法及刻蚀系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140805 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141003 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150223 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5713043 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |