DE102020115687B4 - Herstellung von halbleitervorrichtungen durch dünnen und zerteilen - Google Patents

Herstellung von halbleitervorrichtungen durch dünnen und zerteilen Download PDF

Info

Publication number
DE102020115687B4
DE102020115687B4 DE102020115687.1A DE102020115687A DE102020115687B4 DE 102020115687 B4 DE102020115687 B4 DE 102020115687B4 DE 102020115687 A DE102020115687 A DE 102020115687A DE 102020115687 B4 DE102020115687 B4 DE 102020115687B4
Authority
DE
Germany
Prior art keywords
layer
semiconductor
semiconductor substrate
dopant
dicing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102020115687.1A
Other languages
English (en)
Other versions
DE102020115687A1 (de
Inventor
Felix Johannes Heinrich Ernst
Ingo Muri
Iris Moder
Bernhard Goller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102020115687.1A priority Critical patent/DE102020115687B4/de
Priority to US17/343,885 priority patent/US20210391218A1/en
Priority to CN202110659838.1A priority patent/CN113808913A/zh
Publication of DE102020115687A1 publication Critical patent/DE102020115687A1/de
Application granted granted Critical
Publication of DE102020115687B4 publication Critical patent/DE102020115687B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren umfasst:Bereitstellen eines Halbleitersubstrats (100, 200, 300, 400, 500, 700) miteiner Halbleitersubstratschicht (110) undeiner Halbleitervorrichtungsschicht (130);Umwandeln von Bereichen (130_1, 130_2) der Halbleitervorrichtungsschicht (130) in Dicing-Bereiche (180), die durch Ätzen entfernt werden können, durch Ablagern eines Dotierstoffes in den Dicing-Bereichen (180); undEntfernen der Halbleitersubstratschicht (110) und der Dicing-Bereiche (180) unter Verwendung von Dotierstoff-selektivem chemischen Ätzen.

Description

  • Technischer Bereich
  • Diese Offenbarung bezieht sich allgemein auf das Gebiet der Herstellung von Halbleitervorrichtungen und insbesondere auf das Gebiet des Waferdünnens und des Waferzerteilens.
  • Hintergrund
  • Halbleitervorrichtungen werden durch das Zerteilen eines Halbleiterwafers in eine Vielzahl von Halbleiterchips (in der Fachsprache auch Dies genannt) hergestellt. Das Zerteilen (Dicing) kann mit verschiedenen Techniken durchgeführt werden, z.B. Sägen, Laserschneiden oder Ätzen. Es ist bekannt, dass diese Techniken unterschiedliche Eigenschaften in Bezug auf Prozesszeit, Kantenverletzungsrisiken, Verlust von Halbleitermaterial usw. aufweisen.
  • Ein weiterer Aspekt der Herstellung von Halbleitervorrichtungen zielt darauf ab, dünne Halbleiterchips bereitzustellen. Die Herstellung dünner Halbleiterchips ist eine Herausforderung im Hinblick auf das Dünnen von Halbleiterwafern, die Handhabung von Halbleiterwafern und das Zerteilen von Halbleiterwafern. Außerdem kann die Funktionalität und Zuverlässigkeit von Produkten, die dünne Halbleiterchips enthalten, empfindlich von der Gesamtdickenvariation (Total Thickness Variation: TTV) der Halbleiterchips abhängen. Daher sollte eine hohe Ebenheit beim Waferdünnen erreichbar sein.
  • DE 103 28 876 A1 beschreibt ein Verfahren zur Zerteilung eines Wafers in einzelne Halbleiterchips. Dieses Verfahren beruht darauf, mittels Wasserstoffionen-Implantation Bereiche im Wafer zu erzeugen, die Hohlräume oder Mikrorisse enthalten. Mittels eines Ultraschallbades findet dann eine mechanische Zerteilung des Wafers entlang dieser geschwächten Bereiche statt.
  • US 2007 / 0 281 488 A1 offenbart die Herstellung von hinterschnittenen Gräben durch Dotierstoffdiffusion in einem Halbeitersubstrat.
  • US 2015 / 0 037 915 A1 offenbart die Erzeugung von Metallisierungen, die in Kontakt mit einer Halbleitervorrichtungsschicht stehen.
  • US 2009 / 0 121 337 A1 beschreibt das Rückschleifen eines Halbleitersubstrats zum Zweck der Chipvereinzelung.
  • US 7 482 251 B1 offenbart die Erzeugung von Seitenwandschutzschichten an Halbleiterchips.
  • US 8 071 429 B1 beschreibt einen Sensor-Chip mit einer Dicing-Kante, die durch chemisches Ätzen erzeugt ist.
  • US 2018 / 0 226 471 A1 beschreibt einen Wafer, dessen Dicing-Straßen unter anderem mittels Ätzens erzeugt werden.
  • DE 11 2013 002 348 T5 beschreibt einen Ätzprozess, der eine mehrfach gekrümmte Dicing-Kante an einer Halbleitervorrichtung erzeugt.
  • Kurzfassung
  • Gemäß einem Aspekt der Offenbarung wird ein Verfahren zur Herstellung einer Halbleitervorrichtung beschrieben. Das Verfahren umfasst das Bereitstellen eines Halbleitersubstrats. Das Halbleitersubstrat umfasst eine Halbleitersubstratschicht und eine Halbleitervorrichtungsschicht. Das Verfahren umfasst ferner das Umwandeln von Bereichen der Halbleitervorrichtungsschicht in Dicing-Bereiche, die durch Ätzen entfernt werden können, durch Ablagern eines Dotierstoffes in den Dicing-Bereichen, und das Entfernen der Halbleitersubstratschicht und der Dicing-Bereiche unter Verwendung von Dotierstoff-selektivem chemischen Ätzen.
  • Kurzbeschreibung der Zeichnungen
  • Die Elemente der Zeichnungen sind nicht unbedingt maßstabsgetreu zueinander. Gleiche Bezugszeichen bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen dargestellten Ausführungsformen können kombiniert werden, sofern sie sich nicht gegenseitig ausschließen, und/oder sie können selektiv weggelassen werden, wenn sie nicht als zwingend erforderlich beschrieben werden. Die Ausführungsformen sind in den Zeichnungen dargestellt und werden in der folgenden Beschreibung beispielhaft näher erläutert.
    • 1A zeigt eine schematische Querschnittsansicht eines beispielhaften Halbleitersubstrats mit einer Halbleitersubstratschicht und einer Halbleitervorrichtungsschicht.
    • 1B zeigt eine schematische Querschnittsansicht des beispielhaften Halbleitersubstrats aus 1A in einem Stadium der Herstellung, in dem Bereiche der Halbleitervorrichtungsschicht in Dicing-Bereiche umgewandelt werden.
    • 1C zeigt eine schematische Querschnittsansicht von Halbleitervorrichtungs-Chips, die aus dem in 1B gezeigten beispielhaften Halbleitersubstrat durch Entfernen der Halbleitersubstratschicht und der Bereiche der Halbleitervorrichtungsschicht durch Ätzen erzeugt wurden.
    • 2A zeigt eine schematische Querschnittsansicht eines beispielhaften Halbleitersubstrats mit einer Halbleitersubstratschicht, einer Halbleitervorrichtungsschicht und einer Halbleiter-Ätzstoppschicht, die zwischen der Halbleitersubstratschicht und der Halbleitervorrichtungsschicht angeordnet ist.
    • 2B zeigt eine schematische Querschnittsansicht des beispielhaften Halbleitersubstrats aus 2A in einem Stadium der Herstellung, in dem Bereiche der Halbleiter-Vorrichtungsschicht und Bereiche der Halbleiter-Ätzstoppschicht in Dicing-Bereiche umgewandelt werden.
    • 2C zeigt eine schematische Querschnittsansicht von Halbleitervorrichtungs-Chips, die aus dem in 2B dargestellten beispielhaften Halbleitersubstrat durch Entfernen der Halbleitersubstratschicht und der Dicing-Bereiche durch Ätzen erzeugt wurden.
    • 2D zeigt eine schematische Querschnittsansicht der Halbleitervorrichtungs-Chips aus 2C nach dem Entfernen der Ätzstoppschicht von den Halbleitervorrichtungs-Chips.
    • 3A zeigt eine schematische Querschnittsansicht eines beispielhaften Halbleitersubstrats, das eine Halbleitersubstratschicht, eine Halbleitervorrichtungsschicht, eine zwischen der Halbleitersubstratschicht und der Halbleitervorrichtungsschicht angeordnete Halbleiter-Ätzstoppschicht und eine zwischen der Halbleiter-Ätzstoppschicht und der Halbleitervorrichtungsschicht angeordnete Halbleiterkontaktschicht enthält.
    • 3B zeigt eine schematische Querschnittsansicht des beispielhaften Halbleitersubstrats aus 3A in einem Stadium der Herstellung, in dem Bereiche der Halbleiter-Vorrichtungsschicht, Bereiche der Halbleiterkontaktschicht und Bereiche der Halbleiter-Ätzstoppschicht in Dicing-Bereiche umgewandelt werden.
    • 3C zeigt eine schematische Querschnittsansicht von Halbleitervorrichtungs-Chips, die aus dem in 3B dargestellten beispielhaften Halbleitersubstrat durch Entfernen der Halbleitersubstratschicht und der Dicing-Bereiche durch Ätzen erzeugt wurden.
    • 3D zeigt eine schematische Querschnittsansicht der Halbleitervorrichtungs-Chips aus 3C nach dem Entfernen der Ätzstoppschicht von den Halbleitervorrichtungs-Chips.
    • 4A zeigt eine schematische Querschnittsansicht eines beispielhaften Halbleitersubstrats gemäß 1B, wobei eine integrierte Vorrichtung in der Halbleitervorrichtungsschicht ausgebildet ist.
    • 4B zeigt eine schematische Querschnittsansicht des beispielhaften Halbleitersubstrats aus 4A, das auf einem Träger angebracht ist, wobei die Halbleitervorrichtungsschicht dem Träger zugewandt ist.
    • 4C zeigt eine schematische Querschnittsansicht des beispielhaften Halbleitersubstrats aus 4B nach teilweiser Entfernung der Halbleitersubstratschicht.
    • 4D zeigt eine schematische Querschnittsansicht von Halbleitervorrichtungs-Chips, die aus dem in 4C gezeigten beispielhaften Halbleitersubstrat durch vollständiges Entfernen der Halbleitersubstratschicht und der Dicing-Bereiche zwischen den Halbleitervorrichtungs-Chips durch Ätzen erzeugt wurden.
    • 5A-5H zeigen schematische Querschnittsansichten von beispielhaften Stadien der Herstellung einer Halbleitervorrichtung durch Ausbilden von hochdotierten Dicing-Bereichen in der Halbleitervorrichtungsschicht gemäß einer ersten Ausführungsform und Entfernen der hochdotierten Halbleitersubstratschicht und der Dicing-Bereiche durch Dotierstoff-selektives chemisches Ätzen.
    • Die 6A-6B zeigen schematische Querschnittsansichten, die eine Variante der in den 5A-5H dargestellten beispielhaften Stadien der ersten Ausführungsform zeigen.
    • 7A-7C zeigen schematische Querschnittsansichten von beispielhaften Stadien der Herstellung einer Halbleitervorrichtung durch Ausbilden von hochdotierten Dicing-Bereichen in der Halbleitervorrichtungsschicht gemäß einer zweiten Ausführungsform und Entfernen der hochdotierten Halbleitersubstratschicht und der Dicing-Bereiche durch Dotierstoff-selektives chemisches Ätzen.
    • 8A-8B zeigen schematische Querschnittsansichten von beispielhaften Stadien eines ersten Beispiels der Weiterverarbeitung des Halbleitersubstrats nach dem Entfernen der Dicing-Bereiche.
    • 9A-9B zeigen schematische Querschnittsansichten von beispielhaften Stadien eines zweiten Beispiels der Weiterverarbeitung des Halbleitersubstrats nach dem Entfernen der Dicing-Bereiche.
    • 10 zeigt eine schematische Querschnittsansicht einer beispielhaften Halbleitervorrichtung mit abgerundeten Halbleiterchipkanten in einer vertikalen Dimension.
    • 11 zeigt eine Draufsicht auf eine beispielhafte Halbleitervorrichtung mit abgerundeten Halbleiterchipkanten in einer horizontalen Dimension.
  • Detaillierte Beschreibung
  • Es versteht sich, dass die Merkmale der verschiedenen hier beschriebenen beispielhaften Ausführungsformen und Beispiele miteinander kombiniert werden können, sofern nicht ausdrücklich anderes angegeben ist.
  • Wie in dieser Beschreibung verwendet, sind die Begriffe „abgeschieden“, „angeordnet auf“ oder „aufgebrachten“ oder ähnliche Begriffe nicht so zu verstehen, dass die Elemente oder Schichten direkt miteinander kontaktiert sein müssen; zwischen den „abgeschiedenen“, „angeordnet auf“ bzw. „aufgebrachten“ Elementen können Zwischenelemente oder -schichten vorgesehen sein. Gemäß der Offenbarung können die oben genannten und ähnlichen Begriffe jedoch optional auch die spezifische Bedeutung haben, dass die Elemente oder Schichten direkt miteinander kontaktiert werden, d.h. dass keine dazwischenliegenden Elemente oder Schichten zwischen den „abgeschiedenen“, „angeordnet auf“ bzw. „aufgebrachten“ Elementen vorgesehen sind.
  • Ferner können die Worte „über“ oder „unter“ in Bezug auf ein Teil, ein Element oder eine Materialschicht, das/die „über“ oder „unter“ einer Oberfläche geformt oder angeordnet ist, hier verwendet werden, um zu bedeuten, dass das Teil, das Element oder die Materialschicht „direkt auf“ oder „direkt unter“, d.h. in direktem Kontakt mit der implizierten Oberfläche, angeordnet (z.B. platziert, geformt, angeordnet, abgelagert usw.) ist. Das Wort „über“ oder „unter“, das in Bezug auf ein Teil, ein Element oder eine Materialschicht verwendet wird, das/die „über“ oder „unter“ einer Oberfläche geformt oder angeordnet ist, kann hier jedoch auch so verwendet werden, dass das Teil, das Element oder die Materialschicht „indirekt auf“ oder „indirekt unter“ der implizierten Oberfläche angeordnet (z.B. platziert, geformt, angeordnet, abgelagert usw.) ist, wobei ein oder mehrere zusätzliche Teile, Elemente oder Schichten zwischen der implizierten Oberfläche und dem Teil, dem Element oder der Materialschicht angeordnet sind.
  • Bezugnehmend auf 1 enthält ein Halbleitersubstrat 100 eine Halbleitersubstratschicht 110 und eine Halbleitervorrichtungsschicht 130.
  • Das Halbleitersubstrat 100 kann z.B. ein Halbleiterwafer sein. Das Halbleitersubstrat 100 kann aus einem beliebigen Halbleitermaterial bestehen, z.B. Si, SiC, SiGe, GaAs, GaN, AlGaN, InGaAs, InAlAs, usw. Ohne Verlust der Allgemeingültigkeit bezieht sich die folgende Beschreibung beispielhaft auf ein Halbleitersubstrat 100, das ein Silizium-Wafer ist, ist aber nicht darauf beschränkt.
  • Unter Bezugnahme auf 1B werden Bereiche 130_1 der Halbleitervorrichtungsschicht 130 in Dicing-Bereiche 180 umgewandelt, die durch Ätzen entfernt werden können. Die Umwandlung erfolgt durch Einbringen von Dotierstoffen in die Bereiche 130_1 der Halbleitervorrichtungsschicht 130. Auf diese Weise werden die Bereiche 130_1 so vorbereitet, dass sie bei der nachfolgenden Verarbeitung als Dicing-Bereiche 180 fungieren.
  • Die Halbleitervorrichtungsschicht 130 kann z.B. eine Epitaxieschicht sein.
  • Es ist vorgesehen, in den Bereichen 130_2 der Halbleitervorrichtungsschicht 130, die von den umgewandelten Bereichen 130_1 der Halbleitervorrichtungsschicht 130 begrenzt werden, integrierte Vorrichtungen (nicht dargestellt) auszubilden oder sie sind dort bereits gebildet worden. Mit anderen Worten, die Bereiche 130_2 der Halbleitervorrichtungsschicht 130 können Halbleiterchips entsprechen, die durch Zerteilen des Halbleitersubstrats 100 (z.B. Wafer) entlang der Dicing-Bereiche 180 hergestellt werden sollen.
  • Im Allgemeinen kann der Prozess der Umwandlung der Bereiche 130_1 der Halbleitervorrichtungsschicht 130 in Dicing-Bereiche 180 vor, während oder nach der Halbleiter-Front-End-of-Line (FEOL)-Bearbeitung durchgeführt werden, d.h. vor, während oder nach der Herstellung der elektronischen Vorrichtungen (z.B. Transistoren, Kondensatoren, Widerstände) in den Bereichen 130_2 der Halbleitervorrichtungsschicht 130.
  • Wie in 1C gezeigt, werden die Halbleitersubstratschicht 110 und die Dicing-Bereiche 180 unter Verwendung von Ätzen entfernt. Wie weiter unten noch näher beschrieben wird, kann die Halbleitersubstratschicht 110 zunächst durch andere Verfahren wie z.B. Schleifen teilweise entfernt werden. Nach dieser optionalen Teilentfernung kann die Halbleitersubstratschicht 110 dann durch Ätzen vollständig entfernt werden. Gleichzeitig mit diesem Ätzvorgang werden die Dicing-Bereiche 180 durch Ätzen entfernt.
  • Das Ätzen ist durch die Pfeile in 1C angedeutet. In dem in den 1A-1C dargestellten Beispiel können die Dicing-Bereiche 180 mit den Bereichen 130_1 der Halbleitervorrichtungsschicht 130 identisch sein, die zum Entfernen durch Ätzen umgewandelt wurden. In anderen Beispielen können die Dicing-Bereiche 180 weitere Schichten umfassen.
  • In den in den 1A-1C dargestellten Beispielen muss die Halbleitervorrichtungsschicht 130 außerdem ätzbeständig sein. Diese Ätzbeständigkeit kann entweder eine materialintrinsische Eigenschaft der Halbleitervorrichtungsschicht 130 sein (z.B. eine chemische Beständigkeit des Materials der Halbleitervorrichtungsschicht 130 gegenüber einem Ätzmittel), wie weiter unten anhand von Beispielen gezeigt wird, oder sie kann durch den Schutz der Halbleitervorrichtungsschicht 130 durch eine Ätzstoppschicht (nicht dargestellt) erreicht werden, die zwischen der Halbleitersubstratschicht 110 und der Halbleitervorrichtungsschicht 130 angeordnet ist.
  • Bezugnehmend auf 1C trennt das Entfernen der Halbleitersubstratschicht 110 und der Dicing-Bereiche 180 die Halbleiterchips 190. Anders ausgedrückt, der Prozess des Dünnens der Halbleitersubstratschicht 110 durch Ätzen beinhaltet gleichzeitig den Waferschneideprozess.
  • Das hier beschriebene Verfahren zur Chipvereinzelung kann als „Zerteilen nach Schleifen (dicing after grinding)“-Prozess bezeichnet werden (im Gegensatz zu den in der Technik bekannten „Zerteilen vor Schleifen (dicing before grinding)“-Prozessen (DBG)), da die Chipvereinzelung nach Beendigung des Schleifens beginnt (wenn das Schleifen zur teilweisen Entfernung der Halbleitersubstratschicht 110 verwendet wird). Außerdem ist kein Halbschnitt-Dicing in die Vorderseite des Halbleitersubstrats 100 erforderlich. Anders ausgedrückt, die Vorderseite des Halbleitersubstrats 100 (z.B. Wafer) kann für die Chipvereinzelung unbearbeitet bleiben.
  • Das Ätzen erfolgt durch chemisches Ätzen (im Gegensatz zu z.B. dem in der Technik bekannten anisotropen Plasmaätzen). Wie weiter unten näher erläutert wird, ist umfasst das chemische Ätzen ein Dotierstoff-selektives chemisches Ätzen. Das Dotierstoff-selektive chemische Ätzen kann durch nasschemisches Ätzen durchgeführt werden. Insbesondere kann isotropes Ätzen verwendet werden.
  • Hier und in allen anderen hier offenbarten Ausführungsformen kann die Halbleitervorrichtungsschicht 130 eine geringe Dicke haben, die z.B. gleich oder kleiner als 60 µm oder 50 µm oder 40 µm oder 30 µm oder 20 µm oder 15 µm sein kann. Die Dicke der Halbleiterchips 190 kann die gleichen Werte haben. Mit anderen Worten, die Offenbarung umfasst die Herstellung ultradünner Halbleiterwafer und Halbleiterchips 190. Aus diesen und anderen Gründen kann das Halbleitersubstrat 100 auf einen Träger aufgebracht sein (siehe 4B), wobei die Halbleitervorrichtungsschicht 130 dem Träger zugewandt ist.
  • Der Träger (in 2D nicht dargestellt) kann das Halbleitersubstrat 100 während des Dünnens (z.B. optionales Rückschleifen und Ätzen) und der Chipvereinzelung durch Ätzen stabilisieren. Außerdem ermöglicht der Träger (nicht dargestellt) die Handhabung der Halbleiterchips 190 nach der Trennung. Der Träger kann z.B. ein temporärer Träger sein, in dem Fall ist die Verbindung zwischen der Halbleitervorrichtungsschicht 130 und dem Träger eine reversible (lösbare) Verbindung.
  • In 2A ist ein Halbleitersubstrat 200 dargestellt. Das Halbleitersubstrat 200 enthält die Halbleitersubstratschicht 110, die Halbleitervorrichtungsschicht 130 und eine Ätzstoppschicht 210, die zwischen der Halbleitersubstratschicht 110 und der Halbleitervorrichtungsschicht 130 angeordnet ist. Mit Ausnahme der Ätzstoppschicht 210 kann das Halbleitersubstrat 200 mit dem Halbleitersubstrat 100 identisch sein, und es wird auf die obige Beschreibung verwiesen, um Wiederholungen zu vermeiden.
  • Die Halbleiter-Ätzstoppschicht 210 kann z.B. eine Epitaxieschicht sein.
  • Bezugnehmend auf 2B werden die Dicing-Bereiche 180 gebildet, indem die Bereiche 130_1 der Halbleitervorrichtungsschicht 130 und die Bereiche 210_1 der Halbleiter-Ätzstoppschicht 210 in die Dicing-Bereiche 180 umgewandelt werden. Anders ausgedrückt, die Bereiche 210_1 der Ätzstoppschicht 210 bilden einen Teil der Dicing-Bereiche 180. Im Hinblick auf den Umwandlungsprozess und andere Eigenschaften und Merkmale des Halbleitersubstrats 200, die in 2B dargestellt sind, wird auf die obige Beschreibung in Verbindung mit 1B verwiesen.
  • 2C zeigt den kombinierten Prozess des Entfernens der Halbleitersubstratschicht 110 und des Trennens der Halbleiterchips 190 durch Ätzen. Durch die Ätzstoppschicht 210 sind die Bereiche 130_2 der Halbleitervorrichtungsschicht 130 vor dem Ätzen geschützt. Wenn also ein anisotroper Ätzprozess verwendet wird, muss das Material der Halbleitervorrichtungsschicht nicht unbedingt ätzbeständig sein, wie es im Beispiel von 1C der Fall ist. Das heißt, wenn ein anisotroper Dotierstoff-selektiver chemischer Ätzprozess verwendet wird, kann die in den 2A-2D gezeigte Halbleitervorrichtungsschicht 130 eine höhere Dotierungsdichte aufweisen als im Beispiel der 1A-2C. Es kann zu einer leichten Seitenwandätzung der Halbleiterchips 190 kommen.
  • Abgesehen von den Unterschieden durch die Ätzstoppschicht 210 können die Prozesse, Eigenschaften und Handhabungsoptionen der Halbleiterchips 190 von 2C identisch sein mit der entsprechenden Offenbarung im Zusammenhang mit 1C, und es wird auf die entsprechende Beschreibung verwiesen, um Wiederholungen zu vermeiden.
  • 2D zeigt das (optionale) Entfernen der Bereiche 210_2 der Ätzstoppschicht 210 von den Halbleiterchips 190 nach der Chipvereinzelung.
  • Das in 3A gezeigte Halbleitersubstrat 300 kann mit dem Halbleitersubstrat 200 identisch sein, mit der Ausnahme, dass eine Halbleiterkontaktschicht 310 zwischen der Halbleitervorrichtungsschicht 130 und der Ätzstoppschicht 210 angeordnet ist. Die Halbleiterkontaktschicht 310 kann eine elektrisch leitende Schicht sein, die dazu bestimmt ist, nach dem Dicing als rückseitiger elektrischer Kontakt des Halbleiterchips 190 zu dienen. Wenn die Ätzstoppschicht 210 weggelassen wird (siehe z.B. 1A bis 1C), kann die Halbleiterkontaktschicht 310 zwischen der Halbleitervorrichtungsschicht 130 und der Halbleitersubstratschicht 110 angeordnet sein.
  • Bezugnehmend auf 3B wird auf die Beschreibung von 2B verwiesen, mit dem Unterschied, dass ein Bereich 310_1 der Halbleiterkontaktschicht 310 zusätzlich einen Teil des Dicing-Bereichs 180 bildet. Wenn das Material der Halbleiterkontaktschicht 310 intrinsisch ätzbar ist, ist eine Umwandlung dieser Schicht in einen ätzbaren Bereich 310_1 nicht unbedingt erforderlich. In vielen Fällen kann die Präparation des Dicing-Bereichs 180 jedoch auch eine Umwandlung der Bereiche 310_1 der Halbleiterkontaktschicht beinhalten. Im Hinblick auf alle weiteren Merkmale, Eigenschaften oder Verfahren wird auf die Beschreibung in Verbindung mit den 1B und 2B verwiesen.
  • 3C veranschaulicht den Chip-Vereinzelungsprozess. Der Chip Vereinzelungsprozess erfolgt durch Ätzen, um die (z.B. restliche) Halbleitersubstratschicht 110 zu entfernen und die Halbleiterchips 190 zu trennen, wie bereits im Zusammenhang mit den 1C und 2C beschrieben. Dabei kann es zu einer leichten Seitenwandätzung der Kontaktschicht 310 und möglicherweise auch der Halbleitervorrichtungsschicht 130 der Halbleiterchips 190 kommen.
  • Bezugnehmend auf 3D sind die Halbleiterchips 190 mit einem Bereich 310_2 der Halbleiterkontaktschicht 310 versehen. Dieser Bereich 310_2 der Halbleiterkontaktschicht 310 kann als ein rückseitiger elektrischer Kontakt des Halbleiterchips 190 dienen. Beispielsweise kann eine rückseitige Metallelektrode (nicht dargestellt) auf den Bereich 310_2 der Halbleiterkontaktschicht 310 aufgebracht werden.
  • Die 4A-4D zeigen Merkmale und Prozessvarianten anhand eines Halbleitersubstrats 400, die auf alle zuvor beschriebenen Prozesse und Halbleitersubstrate 100, 200, 300 anwendbar ist. Genauer gesagt umfasst das Halbleitersubstrat 400 eine Substratschicht 110 und Bereiche 130_2 einer Halbleitervorrichtungsschicht 130. Die Bereiche 130_1 der Halbleitervorrichtungsschicht 130, die durch Ätzen entfernt werden können, sind in den Dicing-Bereichen 180 vorgesehen.
  • In den Bereichen 130_2 der Halbleitervorrichtungsschicht 130 können integrierte Vorrichtungen vorgesehen sein. In dem in 4A gezeigten Beispiel kann ein Transistor implementiert sein. Beispielsweise kann die integrierte Vorrichtung ein Gate-Pad 414, ein Source-Pad 416 und ein Polymermaterial (z.B. Imid) 418 umfassen, das das Gate-Pad 414 und das Source-Pad 416 teilweise bedeckt.
  • Ferner kann über den umgewandelten Bereichen 130_1 der Halbleitervorrichtungsschicht 130 eine inerte Schicht 412 erzeugt worden sein, um die Dicing-Bereiche 180 an der Vorderseite des Halbleitersubstrats 400 (z.B. Wafer) abzudecken. Die inerte Schicht 412 kann z.B. ein Oxid, ein Nitrid, ein intrinsisches (undotiertes) polykristallines Silizium, ein organisches Material oder ein Metall umfassen oder daraus bestehen. In einigen Fällen kann die inerte Schicht 412 eine Hartpassivierungsschicht sein. Die inerte Schicht 412 kann wie in 4A gezeigt strukturiert sein. Die inerte Schicht 412 ist ätzresistent, d.h. sie kann als strukturierte Vorderseiten-Ätzstoppschicht wirken.
  • Bezugnehmend auf 4B kann das z.B. vollständig prozessierte Halbleitersubstrat 400 dann auf einem Träger 420 aufgebracht werden, wobei die Halbleitervorrichtungsschicht 130 (die bereits so strukturiert sein kann, dass sie aus den Bereichen 130_1 und 130_2 besteht) dem Träger 420 zugewandt ist. Der Träger 420 kann z.B. durch eine Klebeschicht 430 mit dem Halbleitersubstrat 400 verbunden sein. Die Klebeschicht 430 kann es dem Träger 420 ermöglichen, ein temporärer Träger zu sein, indem sie die Eigenschaft hat, den Träger 420 von dem Halbleitersubstrat 400 zu lösen. Das Ablösen des Trägers kann z.B. durch Energiezufuhr erfolgen.
  • Der Träger 420 kann aus einem mechanisch starren Material bestehen oder ein solches umfassen, das so konfiguriert ist, dass es das Halbleitersubstrat 400 während der anschließenden Bearbeitung stützt. Der Träger 420 kann z.B. Glas umfassen oder daraus bestehen. Der Träger 420 kann auch ein Halbleiterträger sein, z.B. ein Wafer.
  • In der folgenden Beschreibung wird das Verfahren zum Entfernen der Halbleitersubstratschicht 110 und der Dicing-Bereiche 180 beispielhaft durch chemisches Ätzen beschrieben. Chemisches Ätzen kann im Allgemeinen nasschemisches Ätzen und trockenchemisches Ätzen (z.B. plasmaunterstütztes chemisches Ätzen) umfassen. Ohne Verlust der Allgemeinheit bezieht sich die folgende Beschreibung auf die Anwendung eines nasschemischen Ätzmittels.
  • Der im Folgenden beschriebene Ätzprozess basiert auf Dotierstoff-selektivem Ätzen. Beim Dotierstoff-selektiven Ätzen hängt die Ätzrate stark von der Dotierungsdichte des Halbleitermaterials ab. Die unten im Zusammenhang mit dem Dotierstoff-selektiven chemischen Ätzen beschriebenen Merkmale, Prozesse und Eigenschaften gelten für alle hier beschriebenen Ausführungsformen.
  • Die Halbleitersubstratschicht 110 kann eine hochdotierte Halbleiterschicht sein, die eine Dotierungsdichte aufweist, die z.B. in einem Bereich zwischen 5×1018 cm-3 bis 3×1020 cm-3 liegt, insbesondere gleich oder größer als 1019 cm-3. Insbesondere kann die Dotierungsdichte in einem Bereich von 1-5×1019 cm-3 oder z.B. 3-4×1019 cm-3 liegen. Die Halbleitersubstratschicht 110 kann mit Bor, Arsen oder Phosphor dotiert sein. In einigen Anwendungen kann Arsen als Dotierstoff vorteilhaft sein, da es weniger diffundiert und schärfere Dotierprofile erzielt werden können. Die hochdotierte Halbleitersubstratschicht 110 kann z.B. eine Dicke zwischen etwa 500 µm und 1000 µm haben.
  • Die Halbleitervorrichtungsschicht 130 kann eine Dotierungsdichte von gleich oder weniger als 1018 cm-3, 5×1017 cm-3 oder 1017 cm-3 haben. Die Halbleitervorrichtungsschicht 130 kann z.B. mit Bor, Arsen, Phosphor oder Antimon dotiert sein. Im Allgemeinen kann der Dotierstoff der Halbleitervorrichtungsschicht 130 derselbe wie der Dotierstoff der Halbleitersubstratschicht 110 oder ein anderer sein. Ferner kann die Halbleitervorrichtungsschicht 130 unterschiedliche Dotierungsniveaus und/oder Materialien in unterschiedlichen Tiefen oder unterschiedlichen Bereichen der Halbleitervorrichtungsschicht 130 aufweisen, d.h. sie kann in Bezug auf Dotierungsniveaus und/oder Dotierungsmaterialien und/oder Dotierungstiefen und/oder Dotierungsbereiche strukturiert sein. Die Halbleitervorrichtungsschicht 130 kann eine Epitaxieschicht sein.
  • Wie in 4C gezeigt, kann die hochdotierte Halbleitersubstratschicht 110 des Vorrichtungs-Halbleitersubstrats 400 dann teilweise entfernt werden, z.B. durch Schleifen. Eine Dicke von z.B. 600-1000 µm der hochdotierten Halbleitersubstratschicht 110 kann entfernt werden. Das teilweise Entfernen kann bei etwa 5-60 µm, insbesondere bei 5-15 µm oder 5-10 µm Restdicke der hochdotierten Halbleitersubstratschicht 110 für das anschließende nasschemische Entfernen stoppen. Die Gesamtdickenvariation (TTV) nach dem partiellen Entfernen (z.B. Schleifen) kann z.B. auf einem 200 mm-Wafer 2-3 µm betragen. Für manche Vorrichtungen, und insbesondere wenn ultradünne Halbleiterchips 190 hergestellt werden sollen, kann diese TTV zu groß sein.
  • Wie in 4D gezeigt, kann der Rest der hochdotierten Halbleitersubstratschicht 110 dann durch Dotierstoff-selektives chemisches Ätzen vollständig entfernt werden. Das Entfernen durch Dotierstoff-selektives chemisches Ätzen kann z.B. eine Dicke zwischen 5-60 µm, insbesondere 5-15 µm oder 5-10 µm des Rests der hochdotierten Halbleitersubstratschicht 110 und zusätzlich die Dicing-Bereiche 180 entfernen. In dem in 4D gezeigten Beispiel endet das Dotierstoff-selektive chemische Ätzen an den Bereichen 130_2 der niedrig dotierten Halbleitervorrichtungsschicht 130. In anderen Beispielen, siehe z.B. 2A-2D und 3A-3D, kann das Dotierstoff-selektive chemische Ätzen an der Halbleiter-Ätzstoppschicht 210 (oder genauer gesagt an den nicht umgewandelten Bereichen 210_2 der Halbleiter-Ätzstoppschicht 210) enden. Die Halbleiter-Ätzstoppschicht 210 kann eine Epitaxieschicht sein.
  • Wie bereits oben erwähnt, werden die Dicing-Bereiche 180 im Laufe des Ätzprozesses entfernt, um eine Trennung der Chips zu ermöglichen. Die inerte Schicht 412 schützt die Klebeschicht 430 und/oder den Träger 420 und z.B. auch die Vorderseite der Halbleiterchips 190 davor, dem Ätzmittel ausgesetzt zu sein.
  • Für den Dotierstoff-selektiven chemischen Ätzprozess kann eine Dotierstoff-selektive nasschemische Lösung verwendet werden, die den Rest der hochdotierten Halbleitersubstratschicht 110 schnell ätzt, z.B. mit einer Rate von 3 -50 µm/min. Der Dotierstoff-selektive chemische Ätzprozess stoppt an der niedrig dotierten Halbleiter-Ätzstoppschicht 210, bevor er z.B. die hochdotierte Halbleiter-Vorrichtungsschicht 130 erreicht, oder, wenn keine niedrig dotierte Halbleiter-Ätzstoppschicht 210 vorhanden ist, stoppt er an den Bereichen 130_2 der niedrig dotierten Halbleiter-Vorrichtungsschicht 130.
  • Ein Dotierstoff-selektives Ätzmittel wie ein Ätzmittel mit R-COOH kann verwendet werden. Die R-Komponente kann eine Alkylgruppe wie z.B. eine Methyl oder eine Ethyl oder ein Propyl enthalten. Das Ätzmittel kann eine Mischung aus R-COOH, Flusssäure (HF) und Salpetersäure (HNO3) sein. Als Beispiel kann HNA verwendet werden. HNA ist ein Gemisch aus HF, HNO3, Essigsäure (CH3COOH) und Wasser. Eine typische Konzentration kann HF mit 10 Gew.-%, HNO3 mit 20 Gew.-% und CH3COOH mit 50 Gew.-% sein. Die HNA-Mischung ätzt hochdotiertes Silizium schnell, z.B. mit einer Ätzrate von 20-40 µm/min. Niedrig dotierte Materialien werden sehr langsam geätzt, z.B. mit einer Rate von ca. 0,2 µm/min oder weniger. Dabei entfernt das Ätzmittel die hochdotierte Substratschicht 110 und damit alle Rauhigkeiten und Inhomogenitäten, die durch den (optionalen) ersten Schleifprozess eingebracht wurden. Weiterhin trennt das Ätzmittel die Halbleiterchips 190. Die Chiptrennung durch Ätzen minimiert Haarrisse an den Kanten der Halbleiterchips 190.
  • Die 5A-5G zeigen Stadien eines beispielhaften Verfahrens zur Herstellung einer Halbleitervorrichtung durch Ausbilden hochdotierter Dicing-Bereiche 180 in der Halbleitervorrichtungsschicht 130. Das Verfahren beruht auf der Ablagerung eines Dotierstoffs in die Dicing-Bereiche durch Dotierstoffdiffusion.
  • In 5A ist ein Halbleitersubstrat 500 mit einer Substratschicht 110, einer Ätzstoppschicht 210 und einer Halbleitervorrichtungsschicht 130 dargestellt. Ferner kann das Halbleitersubstrat 500 eine optionale Halbleiterkontaktschicht 310 enthalten, die zwischen der (optionalen) Halbleiter-Ätzstoppschicht 210 und der Halbleitervorrichtungsschicht 130 angeordnet ist. Es wird auf die Beschreibung der 3A-3D verwiesen, in denen die Halbleiterkontaktschicht 310 bereits beschrieben wurde.
  • Die Dotierungsdichte der niedrig dotierten Halbleiter-Ätzstoppschicht 210 kann z.B. gleich oder kleiner als 1017 cm-3, oder 1016 cm-3, oder 1015 cm-3, oder 1014 cm-3 sein. Die niedrig dotierte Halbleiter-Ätzstoppschicht 210 kann eine Epitaxieschicht sein. Sie kann z.B. eine Schichtdicke von 200 nm bis 10 µm, insbesondere 1-6 µm, aufweisen. Es wird besonders darauf hingewiesen, dass sehr dünne Ätzstoppschichten 210 mit einer Dicke von gleich oder weniger als 1000 nm, 800 nm, 600 nm oder 400 nm denkbar sind.
  • Bezugnehmend auf 5B werden ein oder mehrere Gräben 510 in den Dicing-Bereichen 180 erzeugt. Die Erzeugung der Gräben 510 kann vor, während oder nach der FEOL-Verarbeitung erfolgen.
  • Wie in 5C gezeigt, können die Gräben 510 dann mit einem hochdotierten Füllmaterial gefüllt werden. Zum Beispiel können die Gräben 510 mit hochdotiertem polykristallinem Silizium gefüllt werden. Das Füllen kann eine Teilfüllung oder eine vollständige Füllung der Gräben 510 umfassen.
  • Bezugnehmend auf 5D wird der Dotierstoff im hochdotierten Füllmaterial in den Dicing-Bereich 180 ausdiffundieren gelassen. Der Diffusionsprozess kann entweder durch gezieltes Erwärmen erfolgen oder ein Prozess sein, der z.B. bei der FEOL-Bearbeitung automatisch abläuft. Durch die Diffusion wird der gesamte Dicing-Bereich 180 hochdotiert und damit empfänglich für Dotierstoff-selektives chemisches Ätzen.
  • Bezugnehmend auf 5E sind die Dicing-Bereiche 180 (d.h. Schnittfugenbereiche) optional mit einer inerten Schicht 412 abgedeckt. Weiterhin zeigt 5E die teilweise Entfernung der Substratschicht 110 z.B. durch Schleifen.
  • 5F zeigt das chemische Ätzen zur vollständigen Entfernung der Substratschicht 110 und zur Trennung der Halbleiterchips 190. Wie bereits erwähnt, kann ein Dotierstoff-selektives Seitenwandätzen erfolgen.
  • 5G veranschaulicht die Entfernung der Ätzstoppschicht 210. Das Entfernen der Ätzstoppschicht 210 kann ein isotropes Ätzen und/oder Polieren umfassen. Durch das Entfernen der Ätzstoppschicht 210 wird die Halbleiterkontaktschicht 310 freigelegt. Auf diese Weise wird der Halbleiterchip 190 mit einer elektrisch leitenden Rückseitenschicht versehen. Die elektrisch leitfähige Rückseitenschicht kann z.B. als Kontaktschicht zu einer Rückseiten-Elektrode des Halbleiterchips 190, z.B. einer Lastelektrode (z.B. Drain-Elektrode oder Source-Elektrode) einer integrierten Leistungsvorrichtung, dienen.
  • 5H veranschaulicht ein Detail von 5C. 5H veranschaulicht eine unvollständige Befüllung der Gräben 510, bei der ein Kernabschnitt der Gräben unverfüllt bleiben kann, um einen Hohlraum 520 zu bilden.
  • Die 6A-6B veranschaulichen eine Variante des in Verbindung mit den 5A-5H beschriebenen Verfahrens. Das in den 6A-6B dargestellte Verfahren beruht ebenfalls auf dem Ablagern eines Dotierstoffs in die Dicing-Bereiche 180 durch Dotierstoffdiffusion. Allerdings wird der Dotierstoff-Spender nicht in Gräben eingebracht, sondern auf die Dicing-Bereiche 180 (Schnittfugenbereiche) aufgebracht.
  • Genauer gesagt werden hochdotierte Dotierstoff-Spenderstrukturen 610 auf jedem der Dicing-Bereiche 180 gebildet, wie in 6A gezeigt (anstelle des Füllens der Gräben 510 durch einen Dotierstoff-Spender, wie in 5C gezeigt). Der Dotierstoff in den hochdotierten Dotierstoff-Spenderstrukturen 610 kann dann in die Dicing-Bereiche 180 ausdiffundieren. Der entsprechende Dotierstoffdiffusionsbereich 630 ist in 6B dargestellt. Der Dotierstoffdiffusionsbereich 630 wandelt die Bereiche der Halbleitervorrichtungsschicht 130 und, falls vorhanden, die optionale Halbleiterkontaktschicht 310 und/oder die optionale Ätzstoppschicht 210 in Dicing-Bereiche um, die durch Dotierstoff-selektives chemisches Ätzen entfernt werden können.
  • Der Diffusionsprozess kann durch Erwärmen durchgeführt werden. Außerdem kann eine isolierende Schicht 620, z.B. eine Hartpassivierungsschicht (z.B. eine Oxid- oder Nitrid- oder Oxid/Nitrid-Schicht), vor dem Erwärmen über der Halbleitervorrichtungsschicht 130 und den hochdotierten Dotierstoff-Spenderstrukturen 610 abgeschieden werden.
  • Ein weiteres Beispiel für die Ausbildung hochdotierter Dicing-Bereiche 180 in der Halbleitervorrichtungsschicht 130 ist in den 7A-7C dargestellt. Bezugnehmend auf 7A kann eine Photoresistschicht 710 entsprechend dem gewünschten Zerteilungsmuster abgelagert und strukturiert werden. Optional kann zuvor eine zusätzliche Oxidschicht (nicht dargestellt) aufgebracht und entsprechend der Photoresistschicht 710 strukturiert worden sein. Auf diese Weise werden die Dicing-Bereiche 180 des Halbleitersubstrats 700 freigelegt.
  • Der Dotierstoff wird dann durch einen Dotierstoff-Implantationsprozess in die Dicing-Bereiche 180 eingebracht. Die Implantation des Dotierstoffs ist durch Pfeile 715 angedeutet. Es kann eine hohe Implantationsdosis verwendet werden, um die erforderliche Dotierungsdichte in den Dicing-Bereichen 180 zu erhalten. Wie in 7A gezeigt, können mehrere Dotierstoff-Implantationsschritte mit unterschiedlichen Energien durchgeführt werden, um sicherzustellen, dass der Dicing-Bereich 180 über seine gesamte Tiefe eine ausreichend hohe Dotierdichte aufweist. Wie aus 7A ersichtlich, kann die Dotierstoffimplantation nicht nur die Halbleitervorrichtungsschicht 130, sondern auch die Ätzstoppschicht 210 (falls vorhanden) umwandeln, damit sie durch den nachfolgenden Dotierstoff-selektiven Ätzprozess entfernt werden kann. Obwohl in 7A nicht dargestellt, kann das Halbleitersubstrat 700 zusätzlich mit der Halbleiterkontaktschicht 310 ausgestattet sein (siehe 3A-3C, 5A-5G, 6), die optional auch in einen hochdotierten Schnittfugenbereich 310_1 umgewandelt werden kann.
  • Wie in 7B zu sehen ist, werden die Substratschicht 110 und der hochdotierte Dicing-Bereich 180 durch Dotierstoff-selektives Ätzen entfernt, während die niedrig dotierten Bereiche 210_2 der Ätzstoppschicht erhalten bleiben. Wie in 7B zu sehen ist, kann die Halbleitervorrichtungsschicht 130 z.B. eine mehrfach gekrümmte Querschnittsform aufweisen, die auf mehrere Dotierstoff-Implantationsprozesse hinweist. Im Allgemeinen ermöglicht die Verwendung von einem oder mehreren Implantationsprozessen für die Schnittfugendotierung die Gestaltung von Randbereichen der Halbleitervorrichtungsschicht 130 (d.h. der Kanten der Halbleiterchips 190) mit einem hohen Maß an Designvariabilität.
  • Unter Bezugnahme auf 7C kann dann der niedrig dotierte Bereich 210_2 der Ätzstoppschicht 210_1 durch isotropes Ätzen und/oder Polieren entfernt werden. Während dieses Prozesses wird auch der Schnittfugenbereich (d.h. der Dicing-Bereich 180) leicht geätzt. Die mehrfach gekrümmte Querschnittsform der Dicing-Kante des Bereichs 130_2 der Halbleitervorrichtungsschicht 130 kann leicht abgerundet oder abgeflacht sein (siehe z.B. 10, 11). Dennoch behalten die Kanten der Halbleiterchips 190 ihre charakteristische Form bei, die durch den hier beschriebenen Herstellungsprozess bestimmt wird.
  • Die in den 5A-5G und 7A-7C dargestellten Ausführungsformen sind Beispiele für die Umwandlung von Bereichen der Halbleitervorrichtungsschicht 130 in Dicing-Bereiche (Schnittfuge), die durch Ätzen entfernt werden können. Obwohl in den 5A-5G und 7A-7C nicht dargestellt, können beide Ausführungsformen das Konzept des Verbindens der Vorderseite des Halbleitersubstrats 500, 700 mit einem Träger 420 während der Verarbeitung verwenden. Beispielsweise kann das Halbleitersubstrat 500 nach der Grabenfüllung (5C) mit einem Träger 420 verbunden werden und das Halbleitersubstrat 700 kann nach der Dotierstoffimplantation (7A) und dem Entfernen der Photoresistschicht 710 mit einem Träger 420 verbunden werden.
  • Die 8A-8B zeigen ein erstes Beispiel für die Weiterverarbeitung des Halbleitersubstrats nach dem Entfernen der Dicing-Bereiche 180. Für die folgende Offenbarung wird beispielhaft das Halbleitersubstrat 400 verwendet, wobei die anderen Halbleitersubstrate 100-300, 500, 700 ebenfalls in der unten beschriebenen Weise bearbeitet werden könnten.
  • 8A zeigt eine Rückseitenmetallisierung des Halbleitersubstrats 400. Bei der Rückseitenmetallisierung wird eine Metallschicht 810 aufgebracht. Optional kann die Schnittfuge (ehemalige Dicing-Bereiche 180) mit einem Schnittfugenfüllmaterial 820 gefüllt werden. Das Schnittfugenfüllmaterial 820 kann ein Polymermaterial sein, z.B. Epoxidharz. Die Metallschicht 810 kann eine strukturierte Metallschicht sein, die die Rückseiten der Halbleiterchips 190 bedeckt. Die Metallschicht 810 kann so geformt sein, dass sie die Schnittfuge (ehemalige Dicing-Bereiche 180) nicht überlagert.
  • Wie in 8B gezeigt, werden die Halbleiterchips 190 vom Träger 420 demontiert (gelöst), z.B. durch Aktivierung (z.B. chemische Modifizierung) des lösbaren Klebstoffs 430. Die endgültige Trennung der Chips kann dann durch Schneiden durch das Trennfugenfüllmaterial 820 erfolgen. Dieser Schneidvorgang kann durch Laserschneiden erfolgen.
  • Die 9A-9B zeigen ein zweites Beispiel für die Weiterverarbeitung des Halbleitersubstrats 400 nach dem Entfernen der Dicing-Bereiche 180. Hier wird die gesamte Rückseite des Halbleitersubstrats 400 einschließlich des Schnittfugenbereichs (ehemalige Dicing-Bereiche 180) metallisiert. Die Metallisierung umfasst das Aufbringen einer Metallschicht 810 sowohl auf den Rückseiten der Bereiche 130_2 der Halbleitervorrichtungsschicht 130 als auch im Schnittfugenbereich.
  • 9B zeigt den Schneideschritt durch das Metallmaterial der Metallschicht 810, die den Schnittfugenbereich ausfüllt. Das Schneiden führt zur endgültigen Chiptrennung.
  • Während die Halbleiterchips 190 in 8B mit einer polymeren Seitenwandschutzschicht versehen sind, sind die Halbleiterchips 190 in 9B mit einer metallischen Seitenwandschicht versehen.
  • Wie in 10 gezeigt, kann eine beispielhafte Halbleiteranordnung, die einen Halbleiterchip 190 enthält, abgerundete Halbleiterchipkanten in einer vertikalen Dimension aufweisen. Alternativ oder zusätzlich, wie in 11 gezeigt, kann eine beispielhafte Halbleitervorrichtung, die einen Halbleiterchip 190 enthält, abgerundete Halbleiterchipkanten in einer horizontalen Dimension aufweisen. Diese und andere Ausgestaltungen der Chipkante können durch entsprechende Anpassung des Dotierprofils in der Schnittfuge frei gewählt werden. Dadurch kann das Auftreten von Haarrissen an den Kanten der Halbleiterchips 190 reduziert werden.
  • Im Allgemeinen erlaubt das hier vorgestellte Konzept der Chipvereinzelung durch kombiniertes Substrat- und Schnittfugenätzen, die Breite des Schnittfugenbereichs zu reduzieren, so dass ein größerer Anteil der Waferoberfläche genutzt werden kann. Außerdem können die Prozesskosten im Vergleich zu Standard-DBG-Chipvereinzelungsprozessen reduziert werden.
  • Die folgenden Beispiele beziehen sich auf weitere Aspekte der Offenbarung:
  • Beispiel 1 ist ein Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren das Bereitstellen eines Halbleitersubstrats mit einer Halbleitersubstratschicht und einer Halbleitervorrichtungsschicht; das Umwandeln von Bereichen der Halbleitervorrichtungsschicht in Dicing-Bereiche, die durch Ätzen entfernt werden können; und das Entfernen der Halbleitersubstratschicht und der Dicing-Bereiche unter Verwendung von Ätzen umfasst.
  • In Beispiel 2 kann der Gegenstand von Beispiel 1 optional umfassen wobei das Umwandeln das Ablagern eines Dotierstoffes in den Dicing-Bereichen umfasst.
  • In Beispiel 3 kann der Gegenstand von Beispiel 2 optional das Ablagern des Dotierstoffs in die Dicing-Bereiche durch Dotierstoff-Implantation umfassen.
  • In Beispiel 4 kann der Gegenstand von Beispiel 2 optional das Ablagern des Dotierstoffs in die Dicing-Bereiche durch Dotierstoffdiffusion umfassen.
  • In Beispiel 5 kann der Gegenstand von Beispiel 4 optional umfassen, wobei das Ablagern des Dotierstoffs in die Dicing-Bereiche durch Dotierstoffdiffusion umfasst: Erzeugen eines oder mehrerer Gräben in jedem der Dicing-Bereiche; Füllen des einen oder der mehreren Gräben eines Dicing-Bereichs mit einem hochdotierten Füllmaterial; und dem Dotierstoff in dem hochdotierten Füllmaterial ermöglichen, in den Dicing-Bereich auszudiffundieren.
  • In Beispiel 6 kann der Gegenstand von Beispiel 4 optional umfassen, wobei das Ablagern des Dotierstoffs in die Dicing-Bereiche durch Dotierstoffdiffusion umfasst: Ausbilden einer hochdotierten Dotierstoff-Spenderstruktur auf jedem der Dicing-Bereiche; und dem Dotierstoff in der hochdotierten Dotierstoff-Spenderstruktur ermöglichen, in den Dicing-Bereich auszudiffundieren.
  • In Beispiel 7 kann der Gegenstand eines beliebigen vorhergehenden Beispiels optional umfassen wobei die Halbleitersubstratschicht eine hochdotierte Schicht ist.
  • In Beispiel 8 kann der Gegenstand jedes vorhergehenden Beispiels optional umfassen wobei das Ätzen ein Dotierstoff-selektives chemisches Ätzen ist.
  • In Beispiel 9 kann der Gegenstand eines beliebigen vorhergehenden Beispiels optional umfassen wobei das Halbleitersubstrat ferner eine Halbleiter-Ätzstoppschicht umfasst, die zwischen der Halbleitersubstratschicht und der Halbleitervorrichtungsschicht angeordnet ist.
  • In Beispiel 10 kann der Gegenstand von Beispiel 9 optional das Umwandeln von Bereichen der Halbleiter-Ätzstoppschicht umfassen, um einen Teil der Dicing-Bereiche zu bilden, die durch Ätzen entfernt werden können.
  • In Beispiel 11 kann der Gegenstand von Beispiel 9 oder 10 optional umfassen wobei die Halbleiter-Ätzstoppschicht eine niedrig dotierte Halbleiterschicht ist.
  • In Beispiel 12 kann der Gegenstand eines beliebigen der Beispiele 9 bis 11 optional umfassen wobei das Halbleitersubstrat ferner eine Halbleiterkontaktschicht umfasst, die zwischen der Halbleiter-Ätzstoppschicht und der Halbleiter-Vorrichtungsschicht angeordnet ist.
  • In Beispiel 13 kann der Gegenstand eines beliebigen vorhergehenden Beispiels optional umfassen Erzeugen einer strukturierten Vorderseiten-Ätzstoppschicht über der Halbleitervorrichtungsschicht, um die Dicing-Bereiche abzudecken.
  • In Beispiel 14 kann der Gegenstand von Beispiel 13 optional umfassen wobei die strukturierte vorderseitige Ätzstoppschicht ein dielektrisches Hartpassivierungsmaterial oder ein Polymermaterial oder ein Metall umfasst.
  • In Beispiel 15 kann der Gegenstand eines beliebigen vorhergehenden Beispiels optional umfassen Bearbeiten des Halbleitersubstrats zur Bildung integrierter Vorrichtungen in der Halbleitervorrichtungsschicht; und danach Anbringen des Halbleitersubstrats auf einem Träger, wobei die Halbleitervorrichtungsschicht dem Träger zugewandt ist.
  • In Beispiel 16 kann der Gegenstand von Beispiel 15 optional umfassen wobei das Bearbeiten des Halbleitersubstrats nach dem Umwandeln der Bereiche der Halbleitervorrichtungsschicht in Dicing-Bereiche erfolgt.
  • In Beispiel 17 kann der Gegenstand von Beispiel 15 oder 16 optional umfassen wobei das Entfernen der Halbleitersubstratschicht und der Dicing-Bereiche unter Verwendung von Ätzen nach dem Anbringen des Halbleitersubstrats auf einen Träger erfolgt.
  • In Beispiel 18 kann der Gegenstand eines beliebigen vorhergehenden Beispiels optional umfassen wobei das Entfernen der Halbleitersubstratschicht und der Dicing-Bereiche umfasst teilweises Entfernen der Halbleitersubstratschicht durch Schleifen; gefolgt von vollständigem Entfernen der restlichen Halbleitersubstratschicht und der Dicing-Bereiche durch Ätzen.
  • Beispiel 19 ist eine Halbleitervorrichtung mit einem Halbleitervorrichtungs-Chip, wobei der Halbleitervorrichtungs-Chip umfasst: eine Halbleitervorrichtungsschicht, die eine integrierte Vorrichtung umfasst, wobei eine Dicing-Kante der Halbleitervorrichtungsschicht durch Dotierstoff-selektives chemisches Ätzen gebildet wurde.
  • In Beispiel 20 kann der Gegenstand von Beispiel 19 optional umfassen, wobei die Dicing-Kante der Halbleitervorrichtungsschicht eine mehrfach gekrümmte Querschnittsform aufweist, die indikativ für mehrere Dotierstoff-Implantationsprozesse ist.
  • In Beispiel 21 kann der Gegenstand von Beispiel 19 oder 20 optional eine Metallträgerschicht umfassen, die die Halbleitervorrichtungsschicht trägt, wobei die Metallträgerschicht einen Seitenwandschutz der Halbleitervorrichtungsschicht bereitstellt.
  • In Beispiel 22 kann der Gegenstand der Beispiele 19 oder 20 optional eine Metallträgerschicht, die die Halbleitervorrichtungsschicht trägt, und einen Seitenwandschutz der Halbleitervorrichtungsschicht, der ein Polymermaterial umfasst, umfassen.
  • In Beispiel 23 kann der Gegenstand eines beliebigen der Beispiele 19 bis 22 optional umfassen wobei eine Dicke der Halbleitervorrichtungsschicht gleich oder kleiner als 60 µm oder 50 µm oder 40 µm oder 30 µm oder 20 µm oder 15 µm ist.
  • In Beispiel 24 kann der Gegenstand eines beliebigen der Beispiele 19 bis 23 optional umfassen wobei die integrierte Vorrichtung eine Leistungsvorrichtung umfasst.

Claims (16)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren umfasst: Bereitstellen eines Halbleitersubstrats (100, 200, 300, 400, 500, 700) mit einer Halbleitersubstratschicht (110) und einer Halbleitervorrichtungsschicht (130); Umwandeln von Bereichen (130_1, 130_2) der Halbleitervorrichtungsschicht (130) in Dicing-Bereiche (180), die durch Ätzen entfernt werden können, durch Ablagern eines Dotierstoffes in den Dicing-Bereichen (180); und Entfernen der Halbleitersubstratschicht (110) und der Dicing-Bereiche (180) unter Verwendung von Dotierstoff-selektivem chemischen Ätzen.
  2. Verfahren nach Anspruch 1, wobei das Ablagern des Dotierstoffs in den Dicing-Bereichen (180) umfasst: Ablagern des Dotierstoffs in die Dicing-Bereiche (180) durch Dotierstoff-Implantation (715).
  3. Verfahren nach Anspruch 1, wobei das Ablagern des Dotierstoffs in den Dicing-Bereichen (180) umfasst: Ablagern des Dotierstoffs in die Dicing-Bereiche (180) durch Dotierstoffdiffusion.
  4. Verfahren nach Anspruch 3, wobei das Ablagern des Dotierstoffs in die Dicing-Bereiche (180) durch Dotierstoffdiffusion umfasst: Erzeugen eines oder mehrerer Gräben (510) in jedem der Dicing-Bereiche (180); Füllen des einen oder der mehreren Gräben (510) eines Dicing-Bereichs (180) mit einem hochdotierten Füllmaterial; und Ermöglichen dem Dotierstoff in dem hochdotierten Füllmaterial, in den Dicing-Bereich (180) auszudiffundieren.
  5. Verfahren nach Anspruch 3, wobei das Ablagern des Dotierstoffs in die Dicing-Bereiche (180) durch Dotierstoffdiffusion umfasst: Ausbilden einer hochdotierten Dotierstoff-Spenderstruktur auf jedem der Dicing-Bereiche (180); und Ermöglichen dem Dotierstoff in dem hochdotierten Füllmaterial, in den Dicing-Bereich (180) auszudiffundieren.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Halbleitersubstratschicht (110) eine hochdotierte Schicht ist.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Halbleitersubstrat (100, 200, 300, 400, 500, 700) ferner eine Halbleiter-Ätzstoppschicht (210) umfasst, die zwischen der Halbleitersubstratschicht (110) und der Halbleitervorrichtungsschicht (130) angeordnet ist.
  8. Verfahren nach Anspruch 7, das weiterhin umfasst: Umwandeln von Bereichen (210_1, 210_2) der Halbleiter-Ätzstoppschicht (210), um einen Teil der Dicing-Bereiche (180) zu bilden, die durch Ätzen entfernt werden können.
  9. Verfahren nach Anspruch 7 oder 8, wobei die Halbleiter-Ätzstoppschicht (210) eine niedrig dotierte Halbleiterschicht ist.
  10. Verfahren nach einem der Ansprüche 7 bis 9, wobei das Halbleitersubstrat (100, 200, 300, 400, 500, 700) ferner eine Halbleiterkontaktschicht (310) umfasst, die zwischen der Halbleiter-Ätzstoppschicht (210) und der Halbleiter-Vorrichtungsschicht (130) angeordnet ist.
  11. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: Erzeugen einer strukturierten Vorderseiten-Ätzstoppschicht über der Halbleitervorrichtungsschicht (130), um die Dicing-Bereiche (180) abzudecken.
  12. Verfahren nach Anspruch 11, wobei die strukturierte Vorderseiten-Ätzstoppschicht ein dielektrisches Hartpassivierungsmaterial oder ein Polymermaterial oder ein Metall umfasst.
  13. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: Bearbeiten des Halbleitersubstrats (100, 200, 300, 400, 500, 700) zur Bildung integrierter Vorrichtungen in der Halbleitervorrichtungsschicht (130); und danach Anbringen des Halbleitersubstrats (100, 200, 300, 400, 500, 700) auf einem Träger (420), wobei die Halbleitervorrichtungsschicht (130) dem Träger (420) zugewandt ist.
  14. Verfahren nach Anspruch 13, wobei das Bearbeiten des Halbleitersubstrats (100, 200, 300, 400, 500, 700) nach dem Umwandeln der Bereiche (130_1, 130_2) der Halbleitervorrichtungsschicht (130) in Dicing-Bereiche (180) erfolgt.
  15. Verfahren nach Anspruch 13 oder 14, wobei das Entfernen der Halbleitersubstratschicht (110) und der Dicing-Bereiche (180) unter Verwendung von Ätzen nach dem Anbringen des Halbleitersubstrats (100, 200, 300, 400, 500, 700) auf einen Träger (420) erfolgt.
  16. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Entfernen der Halbleitersubstratschicht (110) und der Dicing-Bereiche (180) umfasst: teilweises Entfernen der Halbleitersubstratschicht (110) durch Schleifen; gefolgt von vollständiges Entfernen der restlichen Halbleitersubstratschicht (110) und der Dicing-Bereiche (180) durch Ätzen.
DE102020115687.1A 2020-06-15 2020-06-15 Herstellung von halbleitervorrichtungen durch dünnen und zerteilen Active DE102020115687B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102020115687.1A DE102020115687B4 (de) 2020-06-15 2020-06-15 Herstellung von halbleitervorrichtungen durch dünnen und zerteilen
US17/343,885 US20210391218A1 (en) 2020-06-15 2021-06-10 Semiconductor device manufacturing by thinning and dicing
CN202110659838.1A CN113808913A (zh) 2020-06-15 2021-06-15 利用薄化和切分的半导体器件制造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020115687.1A DE102020115687B4 (de) 2020-06-15 2020-06-15 Herstellung von halbleitervorrichtungen durch dünnen und zerteilen

Publications (2)

Publication Number Publication Date
DE102020115687A1 DE102020115687A1 (de) 2021-12-16
DE102020115687B4 true DE102020115687B4 (de) 2024-05-16

Family

ID=78718866

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020115687.1A Active DE102020115687B4 (de) 2020-06-15 2020-06-15 Herstellung von halbleitervorrichtungen durch dünnen und zerteilen

Country Status (3)

Country Link
US (1) US20210391218A1 (de)
CN (1) CN113808913A (de)
DE (1) DE102020115687B4 (de)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10328876A1 (de) 2003-06-26 2005-02-03 Infineon Technologies Ag Verfahren zum Vereinzeln von Halbleiterchips aus einem Wafer
US20070281488A1 (en) 2006-06-02 2007-12-06 Wells David H Methods of fabricating intermediate semiconductor structures by selectively etching pockets of implanted silicon
US7482251B1 (en) 2006-08-10 2009-01-27 Impinj, Inc. Etch before grind for semiconductor die singulation
US20090121337A1 (en) 2005-11-10 2009-05-14 Yoshiyuki Abe Semiconductor device manufacturing method and semiconductor
US8071429B1 (en) 2010-11-24 2011-12-06 Omnivision Technologies, Inc. Wafer dicing using scribe line etch
DE112013002348T5 (de) 2012-05-07 2015-01-29 Denso Corporation Herstellungsverfahren für ein Halbleitersubstrat
US20150037915A1 (en) 2013-07-31 2015-02-05 Wei-Sheng Lei Method and system for laser focus plane determination in a laser scribing process
US20180226471A1 (en) 2017-02-03 2018-08-09 Infineon Technologies Ag Method of Manufacturing Semiconductor Devices by Using Epitaxy and Semiconductor Devices with a Lateral Structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3991872B2 (ja) * 2003-01-23 2007-10-17 松下電器産業株式会社 半導体装置の製造方法
US9356422B2 (en) * 2014-02-26 2016-05-31 Applied Optoelectronics, Inc. Scribe etch process for semiconductor laser chip manufacturing
DE102016120771B3 (de) * 2016-10-31 2018-03-08 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
US10847625B1 (en) * 2019-11-19 2020-11-24 Opnovix Corp. Indium-gallium-nitride structures and devices

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10328876A1 (de) 2003-06-26 2005-02-03 Infineon Technologies Ag Verfahren zum Vereinzeln von Halbleiterchips aus einem Wafer
US20090121337A1 (en) 2005-11-10 2009-05-14 Yoshiyuki Abe Semiconductor device manufacturing method and semiconductor
US20070281488A1 (en) 2006-06-02 2007-12-06 Wells David H Methods of fabricating intermediate semiconductor structures by selectively etching pockets of implanted silicon
US7482251B1 (en) 2006-08-10 2009-01-27 Impinj, Inc. Etch before grind for semiconductor die singulation
US8071429B1 (en) 2010-11-24 2011-12-06 Omnivision Technologies, Inc. Wafer dicing using scribe line etch
DE112013002348T5 (de) 2012-05-07 2015-01-29 Denso Corporation Herstellungsverfahren für ein Halbleitersubstrat
US20150037915A1 (en) 2013-07-31 2015-02-05 Wei-Sheng Lei Method and system for laser focus plane determination in a laser scribing process
US20180226471A1 (en) 2017-02-03 2018-08-09 Infineon Technologies Ag Method of Manufacturing Semiconductor Devices by Using Epitaxy and Semiconductor Devices with a Lateral Structure

Also Published As

Publication number Publication date
US20210391218A1 (en) 2021-12-16
CN113808913A (zh) 2021-12-17
DE102020115687A1 (de) 2021-12-16

Similar Documents

Publication Publication Date Title
DE102015112649B4 (de) Verfahren zum bilden eines halbleiterbauelements und halbleiterbauelement
DE102013203528B4 (de) Siliziumcarbid-Halbleiter-Herstellungsverfahren
DE112013004276B4 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips
DE60221426T2 (de) SOLARZELLE MIT RÜCKSEITE-KONTAKT und HERSTELLUNGSVERFAHREN dazu
DE102014114683B4 (de) Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff
DE112014002647B4 (de) Siliziumkarbid-Substrat und Verfahren zur Herstellung desselben, Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung und Verwendung des Siliziumkarbid-Substrats für die Siliziumkarbid-Halbleitervorrichtung
DE102017102127B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur
EP1891673B1 (de) Photodiode mit integrierter halbleiterschaltung und verfahren zur herstellung
DE112005003362T5 (de) Solarbatterie und Herstellungsverfahren für diese
DE112013006103T5 (de) Metallfolienunterstützte Herstellung von Dünnsilizium-Solarzellen
DE102013111496A1 (de) Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102016124207B4 (de) Verfahren zur bildung vergrabener isolierungsgebiete
WO2012130643A1 (de) Verfahren zum vereinzeln eines bauelementverbunds
DE102014110266B4 (de) Verfahren zum herstellen von halbleiterbauelementen
DE102015102579B4 (de) Halbleitervorrichtungen und Verfahren zur Ausbildung davon
DE102016109165B4 (de) Ein halbleiterbauelement und verfahren zum bilden einer mehrzahl von halbleiterbauelementen
DE3034894C2 (de)
DE102015102718A1 (de) Halbleitervorrichtung mit plattiertem Leiterrahmen und Verfahren zum Herstellen davon
DE102019002710A1 (de) SOI-Substrat und verwandte Verfahren
DE102013105631A1 (de) Träger für einen optoelektronischen Halbleiterchip und optoelektronisches Bauteil
WO2018109193A1 (de) Verfahren zur herstellung eines halbleiterbauelements
DE102015206113A1 (de) Verfahren zum bilden einer elektronischen vorrichtung, die ein abschlussgebiet mit einem isolatiionsgebiet aufweist
DE102020115687B4 (de) Herstellung von halbleitervorrichtungen durch dünnen und zerteilen
DE102011010248B3 (de) Ein Verfahren zum Herstellen eines Halbleiterbausteins
DE102014116834B4 (de) Halbleitereinzelchip aufweisend eine Maskierungsstruktur, die Teil von Chip-Vereinzelung-Schnittfugengebieten ist und diese definiert, Verfahren zum Ausbildung eines Halbleiterchips sowie zugehöriger Wafer

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division